JP2000058882A - 半導体メモリの光伝送 - Google Patents
半導体メモリの光伝送Info
- Publication number
- JP2000058882A JP2000058882A JP10249016A JP24901698A JP2000058882A JP 2000058882 A JP2000058882 A JP 2000058882A JP 10249016 A JP10249016 A JP 10249016A JP 24901698 A JP24901698 A JP 24901698A JP 2000058882 A JP2000058882 A JP 2000058882A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cpu
- optical transmission
- board
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Communication System (AREA)
- Memory System (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】ＣＰＵ，メモリコントローラと半導体メモリ間
のデータ伝送において高速化と不要電波輻射、データ間
のスキューの低減、接続されるメモリー素子数の制眼緩
和、メモリーボードの増設容易さを実現する。 【解決手段】ＣＰＵ，メモリーコントローラとメモリ素
子間を光伝送でつなぐ。具体的には、それぞれの出力を
ＬＥＤ等の発光素子につなぎ電気信号を光信号に変換
し、これを光ケーブル等を介して受光素子で受け、電気
信号に再変換する。このようにすれば、ＣＰＵ，コント
ローラ、メモリ素子は基板配線、接続される素子を駆動
する必要はなく、発光素子だけを駆動すればよいから、
駆動能力を大きくする必要はなく、不要電波輻射も減り
接続するメモリ素子、配線長の制限も無くなる。さら
に、光伝送では距離による遅延は無視できるから、光伝
送路長の影響を考慮する必要は無くなり、基板配置の制
限、増設ボードも容易に接続できる。
のデータ伝送において高速化と不要電波輻射、データ間
のスキューの低減、接続されるメモリー素子数の制眼緩
和、メモリーボードの増設容易さを実現する。 【解決手段】ＣＰＵ，メモリーコントローラとメモリ素
子間を光伝送でつなぐ。具体的には、それぞれの出力を
ＬＥＤ等の発光素子につなぎ電気信号を光信号に変換
し、これを光ケーブル等を介して受光素子で受け、電気
信号に再変換する。このようにすれば、ＣＰＵ，コント
ローラ、メモリ素子は基板配線、接続される素子を駆動
する必要はなく、発光素子だけを駆動すればよいから、
駆動能力を大きくする必要はなく、不要電波輻射も減り
接続するメモリ素子、配線長の制限も無くなる。さら
に、光伝送では距離による遅延は無視できるから、光伝
送路長の影響を考慮する必要は無くなり、基板配置の制
限、増設ボードも容易に接続できる。
Description
【０００１】
【従来の技術】半導体メモリ、例えばＤＲＡＭ（Ｄｙｎ
ａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｅｓｓ Ｍｅｍｏｒ
ｙ）においては、高速データ伝送の要求から、高速アク
セス、及びその実現手段としてクロック同期方式が主流
となりつつある。しかしデータの高速化、同期方式化に
伴い、次の問題があった。（１）半導体チップにおいて
高速スイッチング化実現のため出力回路を大きくせねば
ならず、チップサイズが大きくなる。対策として信号レ
ベルの少振幅化の提案も有るが、ノイズに弱い、配線長
を長くできない等の問題がある。（２）同期信号も高速
化するに従い、メモリ搭載モジュール間、メモリチップ
内での読み込みと出力間の遅延が問題となり、対策とし
て各モジュールに位相合わせ用のＰＬＬ回路の搭載、遅
延同期回路のチップ内導入、同期信号の入力、出力用と
複数化が提案、実行されているが、コスト増が問題とな
っている。（３）ＣＰＵ又はコントローラとメモリ間の
配線においてアドレス信号間、出力データ間の遅延時間
の差を小さくするため、配線長をそろえる必要がある。
（４）上記配線からの不要電波輻射が増える。対策とし
て同期信号にジッターをかけて周波数を分散させてい
る。（５）搭載メモリの大容量化の要請は強いが、ＣＰ
Ｕ，コントローラ、メモリチップとも、出力回路の駆動
能力が高速化に伴って限られて来るため、接続されるメ
モリチップの個数が制限されるのと別のボードのメモリ
を駆動するのは難しかった。
ａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｅｓｓ Ｍｅｍｏｒ
ｙ）においては、高速データ伝送の要求から、高速アク
セス、及びその実現手段としてクロック同期方式が主流
となりつつある。しかしデータの高速化、同期方式化に
伴い、次の問題があった。（１）半導体チップにおいて
高速スイッチング化実現のため出力回路を大きくせねば
ならず、チップサイズが大きくなる。対策として信号レ
ベルの少振幅化の提案も有るが、ノイズに弱い、配線長
を長くできない等の問題がある。（２）同期信号も高速
化するに従い、メモリ搭載モジュール間、メモリチップ
内での読み込みと出力間の遅延が問題となり、対策とし
て各モジュールに位相合わせ用のＰＬＬ回路の搭載、遅
延同期回路のチップ内導入、同期信号の入力、出力用と
複数化が提案、実行されているが、コスト増が問題とな
っている。（３）ＣＰＵ又はコントローラとメモリ間の
配線においてアドレス信号間、出力データ間の遅延時間
の差を小さくするため、配線長をそろえる必要がある。
（４）上記配線からの不要電波輻射が増える。対策とし
て同期信号にジッターをかけて周波数を分散させてい
る。（５）搭載メモリの大容量化の要請は強いが、ＣＰ
Ｕ，コントローラ、メモリチップとも、出力回路の駆動
能力が高速化に伴って限られて来るため、接続されるメ
モリチップの個数が制限されるのと別のボードのメモリ
を駆動するのは難しかった。
【０００２】
【課題を解決するための手段】ＣＰＵ、またはコントロ
ーラと半導体メモリ間の伝送を金属配線ではなく光を使
った光伝送で行う。具体的にはＬＥＤ等の発光素子とフ
ォトダイオード等の受光素子の組み合わせで行う。現在
のメモリデータ転送速度は１００ＭＨｚで２００、４０
０ＭＨｚの提案もあるが、ＬＥＤによる通信速度は２０
０〜４００ＭＨｚは一般的であり、１ＧＨｚも実用化さ
れている為、、充分対応でき、多重化も可能である。こ
の場合の発光素子、光ケーブルはＫＭ単位の遠距離であ
る必要は無いため、従来の出力通信用の様な大出力、低
損失でなくて良く、低コスト化可能である。このように
すれば、ＣＰＵ，コントローラ、メモリチップは発光素
子を駆動すれば良いため、大きな駆動能力は必要なく、
駆動能力によるメモリ数、配線長の制限はなくなる。ま
た不要電波輻射も大幅に少なくなる。さらに、光伝送で
は、ケーブルの長さによる到達時間差は無視できるか
ら、複雑な同期回路は不要で、ＣＰＵ，コントローラと
メモリ搭載のボードは別々に離れて設置する事もでき
る。このように本発明は単なる置き換えでなく、飛躍的
に性能、仕様の改善が図れるのが特徴である。
ーラと半導体メモリ間の伝送を金属配線ではなく光を使
った光伝送で行う。具体的にはＬＥＤ等の発光素子とフ
ォトダイオード等の受光素子の組み合わせで行う。現在
のメモリデータ転送速度は１００ＭＨｚで２００、４０
０ＭＨｚの提案もあるが、ＬＥＤによる通信速度は２０
０〜４００ＭＨｚは一般的であり、１ＧＨｚも実用化さ
れている為、、充分対応でき、多重化も可能である。こ
の場合の発光素子、光ケーブルはＫＭ単位の遠距離であ
る必要は無いため、従来の出力通信用の様な大出力、低
損失でなくて良く、低コスト化可能である。このように
すれば、ＣＰＵ，コントローラ、メモリチップは発光素
子を駆動すれば良いため、大きな駆動能力は必要なく、
駆動能力によるメモリ数、配線長の制限はなくなる。ま
た不要電波輻射も大幅に少なくなる。さらに、光伝送で
は、ケーブルの長さによる到達時間差は無視できるか
ら、複雑な同期回路は不要で、ＣＰＵ，コントローラと
メモリ搭載のボードは別々に離れて設置する事もでき
る。このように本発明は単なる置き換えでなく、飛躍的
に性能、仕様の改善が図れるのが特徴である。
【図１】光接続された、ＣＰＵ，コントローラ、メモリ
素子を搭載したメモリモジュール及び増設メモリボード
の例を示す。
素子を搭載したメモリモジュール及び増設メモリボード
の例を示す。
１．ＣＰＵ，コントローラ、メモリ搭載モジュール基板 ２．ＣＰＵ ３．コントローラ ４．光ケーブル ５．メモリ素子を搭載したモジュール ６．増設メモリボード
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｂ 10/12
Claims (1)
- 【請求項１】 ＣＰＵ，またはメモリコントローラと半
導体メモリ間のデータ伝送を光を介して行う。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10249016A JP2000058882A (ja) | 1998-07-31 | 1998-07-31 | 半導体メモリの光伝送 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10249016A JP2000058882A (ja) | 1998-07-31 | 1998-07-31 | 半導体メモリの光伝送 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058882A true JP2000058882A (ja) | 2000-02-25 |
Family
ID=17186762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10249016A Pending JP2000058882A (ja) | 1998-07-31 | 1998-07-31 | 半導体メモリの光伝送 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058882A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005531057A (ja) * | 2002-06-24 | 2005-10-13 | サムスン エレクトロニクス カンパニー リミテッド | 高速データを伝送する経路と低速データを伝送する経路とを備えるメモリモジュール及び、これを備えるメモリシステム |
| JP2007267155A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | メモリシステム |
| US7342258B2 (en) | 2002-05-13 | 2008-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device for performing the transmission of a signal in the relevant device by means of an optical interconnect |
| US7385655B2 (en) | 2002-09-02 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit device with optical sensors and optical shutters at specific locations |
| US7459726B2 (en) | 2003-02-12 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a light emitting element and a light receiving element |
| US7769253B2 (en) | 2002-09-02 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit device |
| US8283679B2 (en) | 2003-06-30 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having light-emitting element and light-receiving element for transmitting among circuits formed over the plurality of substrates |
| JP2012525627A (ja) * | 2009-04-29 | 2012-10-22 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 光学メモリ拡張 |
-
1998
- 1998-07-31 JP JP10249016A patent/JP2000058882A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7342258B2 (en) | 2002-05-13 | 2008-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device for performing the transmission of a signal in the relevant device by means of an optical interconnect |
| JP2005531057A (ja) * | 2002-06-24 | 2005-10-13 | サムスン エレクトロニクス カンパニー リミテッド | 高速データを伝送する経路と低速データを伝送する経路とを備えるメモリモジュール及び、これを備えるメモリシステム |
| US7385655B2 (en) | 2002-09-02 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit device with optical sensors and optical shutters at specific locations |
| US7769253B2 (en) | 2002-09-02 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit device |
| US7459726B2 (en) | 2003-02-12 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a light emitting element and a light receiving element |
| US8283679B2 (en) | 2003-06-30 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having light-emitting element and light-receiving element for transmitting among circuits formed over the plurality of substrates |
| JP2007267155A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | メモリシステム |
| JP2012525627A (ja) * | 2009-04-29 | 2012-10-22 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 光学メモリ拡張 |
| US8965212B2 (en) | 2009-04-29 | 2015-02-24 | Hewlett-Packard Development Company, L.P. | Optical memory expansion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1402376B1 (en) | Optical bus arrangement for computer system | |
| US6327205B1 (en) | Signal latching of high bandwidth DRAM arrays when skew between different components is higher than signal rate | |
| US5754948A (en) | Millimeter-wave wireless interconnection of electronic components | |
| KR100348726B1 (ko) | 방향성 결합식 메모리 모듈 | |
| US7366423B2 (en) | System having multiple agents on optical and electrical bus | |
| US6793408B2 (en) | Module interface with optical and electrical interconnects | |
| US8750338B2 (en) | Symmetrical clock distribution in multi-stage high speed data conversion circuits | |
| JP4001670B2 (ja) | クロック信号分配方法 | |
| JP2005228981A (ja) | 電子回路 | |
| KR100301054B1 (ko) | 데이터 입출력 버스의 전송 데이터율을 향상시키는 반도체 메모리장치 및 이를 구비하는 메모리 모듈 | |
| WO2004001603A1 (en) | Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the memory module | |
| US6178206B1 (en) | Method and apparatus for source synchronous data transfer | |
| KR20060111639A (ko) | 저 지연 광 메모리 버스 | |
| US6536025B2 (en) | Receiver deskewing of multiple source synchronous bits from a parallel bus | |
| JP2000058882A (ja) | 半導体メモリの光伝送 | |
| US7864909B2 (en) | Signal delay structure in high speed bit stream demultiplexer | |
| US6587907B1 (en) | System and method for generating a clock delay within an interconnect cable assembly | |
| US7328361B2 (en) | Digital bus synchronizer for generating read reset signal | |
| US20080267225A1 (en) | Hybrid High-Speed/Low-Speed Output Latch in 10 GBPS Interface with Half Rate Clock | |
| KR20020091821A (ko) | 신호수신회로, 반도체장치 및 시스템 | |
| US6788548B2 (en) | Adapter apparatus for memory modules | |
| US6918047B1 (en) | Apparatus for high data rate synchronous interface using a delay locked loop to synchronize a clock signal and a method thereof | |
| KR20030043409A (ko) | 두 개의 데이터 채널들을 가지는 메모리 모듈을 포함하는메모리 시스템 | |
| KR100564570B1 (ko) | 고속 데이터를 전송하는 경로와 저속 데이터를 전송하는경로를 구비하는 메모리 모듈 및 이를 구비하는 메모리시스템 | |
| JP3129252B2 (ja) | データ中継装置 |