KR20060111639A

KR20060111639A - 저 지연 광 메모리 버스

Info

Publication number: KR20060111639A
Application number: KR1020067013094A
Authority: KR
Inventors: 워렌 알. 모로우; 브랜든 씨. 바넷
Original assignee: 인텔 코오퍼레이션
Priority date: 2003-12-30
Filing date: 2004-12-23
Publication date: 2006-10-27
Also published as: US20050147414A1; EP1700150A1; WO2005066679A1; CN1886688A; TW200535482A; TWI290244B

Abstract

본 발명의 실시예들은 메모리 장치와 통신하기 위한 통합 회로를 포함한다. 이 통합 회로는 광 송신기를 가지고, 광 버스가 통합 회로의 광 송신기에 결합된다. N개의 광 수신기가 N개의 광 결합기를 통해서 광 버스에 결합된다. N개의 메모리 모듈이 N 개의 광 수신기에 결합된다. M 개의 메모리 장치들이 N 개의 메모리 모듈에 결합된다. 광 송신기는 상기 N 개의 메모리 모듈들과 통신하기 위한 신호를 제1 전기 신호로부터 광 신호로 변환한다. 광 버스는 광 신호를 전파한다. N 개의 광 결합기의 각각은 광 버스로부터의 광 신호의 1/N을 N 개의 광 수신기의 각각에 결합하고, N 개의 광 수신기의 각각은 광 신호의 1/N을 그와 관련된 메모리 장치를 위한 전기 신호로 변환한다.

지연, 광 송수신기, 광 버스, 광 신호, 전기 신호, 메모리 모듈

Description

저 지연 광 메모리 버스{A LOW LATENCY OPTICAL MEMORY BUS}

본 발명의 실시예들은 메모리 회로에 관한 것인데, 특정하게는 메모리 버스에 관한 것이다.

통상의 컴퓨터 칩셋은 FSB(front side bus)를 통해서 메모리 컨트롤러에 전기적 결합하는 프로세서를 포함한다. 메모리 컨트롤러는 메모리 버스를 통해서 하나 또는 그 이상의 메모리 모듈에 전기적 결합한다. 메모리 모듈들은 메모리 버스 에 플러그(plug)를 꽂아 접속하고, 메모리 장치들은 메모리 모듈들에 플러그를 꽂아 접속한다. 프로세서는 메모리 장치들로부터 판독할 수 있고 및/또는 메모리 장치들에 기입할 수 있다. 칩셋의 효율적인 동작을 위해서는, 프로세서는 메모리 장치들에 대해 고속의 액세스를 할 수 있어야 한다. 기술이 진보함에 따라, 칩셋의 성능을 향상시키기 위해 메모리 버스의 속도를 증가시키는 것이 공통적인 추세이다.

더 고속의 버스 속도를 지원하는 어떤 메모리 버스 아키텍처는 복수의 메모리 모듈을 사용한다. 이 아키텍처에서는, 몇 개의 메모리 모듈이 메모리 컨트롤러가 지원하는 각각의 메모리 채널용의 메모리 버스에 플러그를 꽂아 접속될 수 있다.

그러나, 이런 메모리 버스 아키텍처는 한계를 갖고 있다. 예를 들어, 복수의 메모리 모듈을 버스에 플러그를 꽂아 접속하는 것은 임피던스 비연속(impedance discontinuity)을 낳는다. 임피던스 비연속은 신호 반사들로 인한 전기적 잡음 및 시간 지연들을 일으킨다. 임피던스 비연속을 감축하는 한가지 방법은 메모리 모듈들을 버퍼링하는 것이다. 그러나, 버퍼링은 지연(latency)을 낳고 이는 성능 제한 요소로 마찬가지로 작용한다.

도면들에서, 유사한 참조 부호들은 동일하거나, 기능적으로 유사하거나, 및/또는 구조적으로 균등한 엘리먼트들을 일반적으로는 표시한다. 엘리먼트가 최초로 나타나는 도면은 도면 부호에서의 최좌측 숫자(들)로 표시된다.

도1은 본 발명의 실시예에 따른 메모리 서브시스템의 상위 레벨 개략도이다.

도2는 본 발명의 실시예에 따라 도1의 메모리 서브시스템을 동작시키기 위한 방법을 예시한 흐름도이다.

도3은 본 발명의 대안 실시예에 따라 도1의 메모리 서브시스템을 동작시키기 위한 방법을 예시한 흐름도이다.

도4는 본 발명의 실시예에 따른 컴퓨터 시스템의 상위 레벨 블록도이다.

도5는 본 발명의 대안 실시예에 따른 메모리 서브시스템의 상위 레벨 개략도이다.

도1은 본 발명의 실시예에 따른 메모리 서브시스템(100)의 상위 레벨 개략도이다. 메모리 서브시스템(100)은 메모리 장치들(104, 106, 및 108)과 같은 하나 또는 그 이상의 메모리 장치와 통신하기 위한 통합 회로(integrated circuit)(102)를 포함한다. 도시된 실시예에서, 통합 회로(102)는 광 송수신기(optical transceiver)(110)를 포함하는데, 이 광 송수신기는 광 송신기(112)와 광 수신기(114)를 포함한다. 광 송신기(112)는 광 버스(116)에 결합하고, 광 수신기(114)는 광 버스(117)에 결합한다.

도시된 실시예에서, 메모리 장치들(104, 106 및 108)은 메모리 모듈들(118, 120 및 122)에 각각 결합한다. 메모리 모듈들(118, 120 및 122)은 각각 광 송수신기들(124, 126 및 128)에 결합한다. 광 송수신기(124)는 광 수신기(130) 및 광 송신기(132)를 포함한다. 광 송수신기(126)는 광 수신기(134) 및 광 송신기(136)를 포함한다. 광 송수신기(128)는 광 수신기(138)와 광 송신기(140)를 포함한다. 광 수신기들(130, 134, 및 138)은 각각 광 결합기들(142, 144 및 146)을 통해서 광 버스(116)에 결합한다. 광 송신기들(132, 136 및 140)은 각각 광 결합기들(148, 150 및 152)를 통해서 광 버스(117)에 결합한다.

통합 회로(102)는 메모리 장치들(104, 106 및 108)과 통신하기 위한 임의의 장치일 수 있다. 일 실시예에서, 통합 회로(102)는 프로세서일 수 있다. 본 실시예에서, 통합 회로(102)는 본 발명의 실시예들을 구현하는 것을 포함하는 프로그래밍 명령어들을 실행하는 기능을 수행하는 임의의 적합한 장치일 수 있다. 예를 들어, 통합 회로(102)는 캘리포니아 산타 클라라에 소재한 인텔 코포레이션으로부터 얻을 수 있는 펜티엄® 프로세서 패밀리 중의 한 프로세서일 수 있다. 이 프로세서는 메모리 장치들(104, 106 및 108)로부터 판독하고 및/또는 메모리 장치들(104, 106 및 108)에 기입할 수 있다.

대안 실시예에서, 통합 회로(102)는 메모리 컨트롤러일 수 있다. 예를 들어, 통합 회로(102)는, 그외의 장치들이 메모리 장치들(104, 106 및 108)로부터 판독하고 및/또는 메모리 장치들(104, 106 및 108)로 기입하고자 시도하고 있을 때, 메모리 장치들(104, 106 및 108)에 대한 데이터 선들의 상태, 에러 체킹 등을 제어하고 모니터링하는 기능들을 수행할 수 있다.

메모리 장치들(104, 106 및 108)은 그 밖의 컴포넌트들에 의한 액세스를 받는 데이터(화소들, 프레임들, 오디오, 비디오 등) 및 소프트웨어(제어 로직, 명령어들, 코드, 컴퓨터 프로그램들 등)를 저장하는 기능들을 수행하는 임의의 적합한 메모리일 수 있다. 메모리 장치들(104, 106 및 108)은 특정 유형의 메모리 장치에 한정되지 않는다. 본 발명의 실시예들에서, 메모리 장치들(104, 106 및 108)은 임의의 공지된 판독 전용 메모리(ROM), 다이내믹 랜덤 액세스 메모리(DRAM), 스태틱 RAM(SRAM), 플래시 메모리 등과 같은 메모리 장치일 수 있다. 여기의 설명을 읽어 본 후에, 본 분야의 기술자는 여러 다른 유형의 메모리 장치들에 대해 본 발명의 실시예들을 어떻게 구현할지를 용이하게 알 수 있을 것이다.

일 실시예에서, 광 송수신기(110)는 이산 컴포넌트로 패키지화되거나 및/또는 통합 회로(102)에 본딩될 수 있다. 대안 실시예에서, 광 송수신기(110)는 단일 패키지 또는 단일 칩이 되도록 통합 회로(102)에 통합될 수 있다.

광 송신기(112)는, 그 입력으로서 전기 신호를 수신하고, 이 전기 신호를 처리하고, 처리된 전기 신호를 이용하여 LED 또는 레이저와 같은 광 전자(opto-electronic) 장치를 변조하여 송신 매체 상에서 송신될 수 있는 광 신호를 생성하는 기능을 수행하는 임의의 적합한 광 송신기일 수 있다. 적합한 광 송신기는 다이오드 레이저, 반도체 레이저, 수직 캐비티 표면 방출 레이저(VCSEL), 외부 캐비티 레이저(ECL), 또는 그외의 적합한 광 송신기를 포함할 수 있다. 광 송신기들(132, 136, 및 140)은 광 송신기(112)와 유사할 수 있다.

광 수신기(114)는 광 신호를 검출하고, 이 광 신호를 전기 신호로 변환하고, 증폭하고, 클록 복구하고, 필터링하고, 및/또는 추가의 전기적 신호 처리 기능들을 수행하는 임의의 적합한 광 수신기일 수 있다. 적합한 광 수신기는 P-I-N 검출기, 애벌런치 포토 다이오드(avalanche photodiode), 또는 그외의 광 수신기를 포함할 수 있다. 광 수신기들(130, 134, 및 138)은 광 수신기(114)에 유사할 수 있다.

광 버스들 (116) 및/또는 (117)의 물리적 계층(PHY)은 한 지점으로부터 다른 지점으로 광 신호들을 전파시키는 기능을 수행하는 임의의 적합한 송신 매체일 수 있다. 일 실시예에서, 광 버스들 (116) 및/또는 (117)은 송신 매체로서의 광 섬유(optical fiber)를 포함할 수 있다. 광 섬유는, 예를 들어, 통합 회로(102)가 소재하는 인쇄회로 기판(PCB)과 동일한 기판에 소재할 수 있고 종래의 전기통신 광 커넥터를 통해서 통합 회로(102)에 결합할 수 있다. 광 섬유는 PCB 내에 통합될 수도 있고 또는 자유 광 케이블로서 라우팅될 수도 있다.

대안 실시예에서, 광 버스들 (116) 및/또는 (117)은 송신 매체로서의 광 도파관(들)을 포함할 수 있다.

또 다른 실시예에서, 광 버스들 (116) 및/또는 (117)은 송신 매체로서의 자유 공간을 포함할 수 있다. 본 실시예에서, 통합 회로(102)는 광 결합기들(142, 144, 146, 148, 150 및 152)과 정렬될 수 있고, 이들과 명확한 가시선(line of sight)을 가질 수 있다.

메모리 모듈들(118, 120, 및 122)은 메모리 장치들(104, 106 및 108)과 같은 메모리 장치들이 삽입될 수 있는 소형 인쇄 회로 기판(PCB)일 수 있다. 메모리 모듈들(118, 120, 및 122)은 특정 유형의 메모리 모듈에만 국한되지 않는다. 일 실시예에서, 메모리 모듈들(118, 120 및 122)은 듀얼 인 라인 메모리 모듈들(DIMMs)이다. 다른 실시예에서, 메모리 모듈들(118, 120 및 122)은 단일 인 라인 메모리 모듈들(SIMMs)이다. 여기의 개시를 읽어 본 후에, 본 분야의 기술자는 여러 그 밖의 유형의 메모리 모듈에 대해 본 발명의 실시예를 어떻게 구현할지를 쉽게 알 수 있을 것이다.

광 결합기들(142, 144 및 146)은 광 버스(116)로부터의 광 신호의 전부 또는 일부를 광 송수신기(124, 126 및/또는 128)에 결합시키는 기능을 수행하는 임의의 적합한 광 결합기일 수 있다. 광 버스(116)가 도파관이고 광 결합기들(142, 144, 및 146)이 지향성 결합기 도파관들(즉, 이버네슨트 결합기들(evanescent couplers))인 실시예에서, 광 결합기들(142, 144 및 146)은 광 버스(116)에 매우 근접하도록 배치된다.

광 버스(116) 내에서 전파하는 이버네슨트 테일(evanescent tail)이, 광 신호가 광 버스(116) 내에서 전파되면서 광 결합기들(142, 144 및 146) 내에 부분적으로 있게 된다. 광 결합기들(142, 144 및 146) 내에 있게 되는 이버네슨트 테일은 광 결합기들(142, 144 및 146) 내에서 광 파동(optical wave)들을 일으키고(excite), 전력이 광 버스(116)로부터 광 결합기들(142, 144 및 146)로 점차적으로 전달된다. 광 버스(116)로부터 광 결합기들(142, 144 및 146)로 전달되는 전력의 비율은, 광 버스(116)와 광 결합기들(142, 144 및 146) 간의 상호 작용 길이와 이들 간의 거리를 조절함으로써 결정될 수 있다.

예를 들어, 상호 작용 길이는, 만일 광 버스(116) 상에 N 개의 광 결합기가 있다면, 광 신호 중의 1/N이 (여기서 N은 메모리 서브시스템에서의 메모리 모듈들의 개수) 그 관련된 광 송수신기에 대한 각각의 광 결합기에 결합되도록 맞추어질 수 있다. 즉, 만일 광 버스(116) 상에 네 개의 광 결합기가 있다면, 광 버스(116) 내에서 전파하는 광 신호의 25％가 각각의 이버네슨트 결합기 내로 및 그 관련된 광 송수신기 상으로 결합할 것이다. 최종의 이버네슨트 결합기는 광 신호의 잔여 전력을 결합 분리(couple off)시킨다.

대안 실시예에서, 광 결합기들(142, 144 및 146) 은 빔 분배기(beam splitter)들일 수 있다. 각각의 빔 분배기는 광 버스(116) 내에서 전파하는 광 신호의 일부(예로, 1/N)를 그와 관련된 광 송수신기로 지향시킬 수 있다. 광 신호 내의 잔여 전력은 더 통과해 나아가서 다음 차례의 빔 분배기까지 가는데, 이 빔 분배기는 광 버스(116) 내에서 전파하는 광 신호의 일부(예로, 1/N)를 그와 관련된 광 송수신기로 인도한다. 최종의 빔 분배기는 광 버스(116) 내에서 전파하는 광 신호의 잔여 전력을 그와 관련된 광 송수신기로 인도한다.

또 다른 실시예에서, 광 결합기들(142, 144 및 146)은 광 섬유들일 수 있다. 각각의 광 섬유는 광 버스(116) 내에서 전파하는 광 신호의 일부(예로, 1/N)를 그와 관련된 광 송수신기에 결합시킬 수 있다. 다음 차례의 광 섬유는 광 버스(116) 내에서 전파하는 광 신호의 일부(예로, 1/N)를 그와 관련된 광 송수신기로 결합시킨다. 최종의 광 섬유는 광 버스(116) 내에서 전파하는 광 신호의 잔여 전력을 그와 관련된 광 송수신기로 인도한다.

광 결합기들(148, 150 및 152)은 광 송수신기들(124, 126 및/또는 128)로부터의 광 신호를 광 버스(117)에 결합시키는 기능을 수행하는 임의의 적합한 광 결합기들일 수 있다. 광 버스(117)가 도파관이고 광 결합기들(148, 150 및 152)이 도파관(즉, 이버네슨트 결합기들)인 실시예에서, 광 결합기들(148, 150 및 152)은 광 버스(117)에 매우 근접하도록 배치된다.

광 결합기들(148, 150 및 152) 내에서 전파하는 이버네슨트 테일은, 광 신호들이 광 결합기들(148, 150 및 152) 내에서 전파되면서 광 버스(117) 내에 부분적으로 있게 된다. 광 버스(117) 내에 있게 되는 이버네슨트 테일은 광 버스(117) 내에서 광 파동들을 일으키고, 전력이 광 결합기들(148, 150 및 152)로부터 광 버스(117)로 점차적으로 전달된다. 일 실시예에서, 광 결합기들(148, 150 및 152)은 광 버스(117)에 결합한 광 섬유들일 수 있다.

도2는 본 발명의 실시예에 따라서 메모리 서브시스템(100)을 동작시키는 프로세스(200)를 도시한 흐름도인데, 여기서 통합 회로(102)는 메모리 장치들(104, 106, 및 108)로 전송하고 있는 것으로 한다. 통합 회로(102)는 판독 요청 또는 기입 요청을 수행하고 있을 수 있는데, 이 경우에 이는 제어 신호들 및/또는 데이터를 전기 신호의 형태로 광 송수신기(110)에게 보낼 수 있다. 대안으로는, 통합 회로(102)는 메모리 장치들(104, 106, 및 108)에 기입하고 있을 수 있는데, 이 경우에 통합 회로는 데이터를 전기 신호의 형태로 광 송수신기(110)로 보낼 수 있다.

프로세스(200)의 동작들은, 본 발명의 실시예들을 이해하는 데에 가장 도움이 되는 방식으로 차례로 수행되는 다수의 이산 블록으로 기술되었다. 그러나, 이들이 기술되는 순서가, 이런 동작들이 이 순서에 반드시 의존한다거나 또는 이 동작들이 상기 블록들이 제시된 순서에 따라서 수행되어야 한다는 점을 내포하는 것으로 해석해서는 안 된다.

물론, 프로세스(200)도 예시적 프로세스에 불과하며, 그 밖의 프로세스들도 본 발명의 실시예들을 구현하는 데에 사용될 수 있다. 머신 판독 가능 명령어들을 저장한 머신 액세스 가능 매체가 사용되어 머신(예로, 프로세서)으로 하여금 프로세스(200)를 수행하도록 야기할 수 있다.

블록(202)에서, 광 송수신기(110)는 전기 신호를 광 신호로 변환한다.

블록(204)에서, 광 버스(116)는 광 신호를 전파시킨다.

블록(206)에서, 광 결합기(142)는 광 버스(116) 내에서 전파하는 광 신호의 1/N을 광 수신기(130)에 결합시키고, 광 결합기(144)는 광 버스(116) 내에서 전파하는 광 신호의 1/N을 광 수신기(134)에 결합시키고, 광 결합기(146)는 광 버스(116) 내에서 전파하는 광 신호의 최종의 1/N을 광 수신기(138)에 결합시킨다.

블록(208)에서, 광 송수신기(124)는 광 신호의 1/N을 전기 신호로 변환하고, 광 송수신기(126)는 광 신호의 1/N을 전기 신호로 변환하고, 광 송수신기(128)는 광 신호의 1/N을 전기 신호로 변환한다.

블록(210)에서, 메모리 모듈(118)은 자신의 전기 신호를 메모리 장치(104)에 결합시키고, 메모리 모듈(120)은 자신의 전기 신호를 메모리 장치(106)에 결합시키고, 메모리 모듈(122)은 자신의 전기 신호를 메모리 장치(108)에 결합시킨다. 일 실시예에서, 메모리 장치들(104, 106 및 108)은, 판독 요청 또는 기입 요청을 긍정 응답(acknowledge)함으로써 또는 만일 적합하다면 전기 신호들에 포함된 데이터를 저장함으로써, 전기 신호들에 응답할 수 있다.

도3은 본 발명의 실시예에 따라서 메모리 서브시스템(100)을 동작시키는 프로세스(300)를 도시한 흐름도인데, 여기서 메모리 장치들(104, 106 및 108)은 통합 회로(102)로 전송하고 있는 것으로 하다. 메모리 장치들(104, 106 및 108)은 통합 회로(102)로부터 판독 요청 또는 기입 요청에 응답할 수 있는데, 이 경우에 이는 제어 신호들 및/또는 데이터를 전기 신호의 형태로 광 송수신기(124)에게 보낸다.

프로세스(300)의 동작들은 본 발명의 실시예들을 이해하는 데에 가장 도움이 되는 방식으로 차례로 수행되는 다수의 이산 블록으로 기술되어 있다. 그러나, 이들이 기술되는 순서는, 이런 동작들이 반드시 순서에 의존한다거나 또는 이 동작들이 블록들이 제시된 순서에 따라 수행되어야 하는 것은 내포하는 것으로 해석해서는 안된다.

물론, 프로세스(300)는 예시적 프로세스에 불과하고, 그 밖의 프로세스들이 본 발명의 실시예들을 구현하는 데에 사용될 수 있다. 머신 판독 가능 명령어들을 갖는 머신 액세스 가능 매체는 머신(예로 프로세서)으로 하여금 프로세스(300)를 수행하도록 야기하는 데에 사용될 수 있다.

블록(302)에서, 광 송수신기(124)는 메모리(104)로부터의 전기 신호를 광 신호로 변환하고, 광 송수신기(126)는 메모리(106)로부터의 전기 신호를 광 신호로 변환하고, 광 송수신기(128)는 메모리(108)로부터의 전기 신호를 광 신호로 변환한다.

블록(304)에서, 광 결합기(148)는 광 송수신기(124)로부터의 광 신호를 광 버스(117)에 결합시키고, 광 결합기(150)는 광 송수신기(126)로부터의 광 신호를 광 버스(117)에 결합시키고, 광 결합기(152)는 광 송수신기(128)로부터의 광 신호를 광 버스(117)에 결합시킨다.

블록(306)에서, 광 버스(117)는 광 결합기들(148, 150 및 152)로부터의 광 신호들을 광 송수신기(110)로 전파시킨다.

블록(308)에서, 광 송수신기(110)는 광 신호들을 전기 신호들로 변환한다. 일 실시예에서, 통합 회로(102)는 전기 신호들에 포함된 데이터를 판독함으로써 전기 신호들에 응답할 수 있다.

본 발명의 실시예들에 따라 다수의 메모리 모듈을 사용하면, 메모리 서브시스템(100)이 고속의 연산들을 지원하도록 할 수 있다. 광 결합기들(142, 144, 146, 150 및 152)을 사용하면, 종래의 메모리 서브시스템에서 발견되는 임피던스 불일치(mismatch)를 제거할 수 있다. 이는, 광 버스 (116 또는 117)로 플러그되는 다수의 메모리 모듈이 있지만, 광 주파수들을 반송파로 사용하는 것이 반사파들을 관리하고 신호 무결성(integrity)을 관리하면서 광의 일부를 결합시키도록 도파관들을 사용하는 것을 허용해 주기 때문이다. 그 결과, 신호 반사들로 인한 전기적 잡음 및 시간 지연들이 제거될 수 있다.

임피던스 불일치가 본 발명의 실시예들을 사용하여 제거되기 때문에, 메모리 모듈들은 임피던스 비연속을 보상하도록 버퍼링될 필요가 없다. 그 결과, 이런 버퍼링에 의해 야기되는 지연(즉, 다음 차례의 메모리 모듈 내로 판독되기 전에 하나의 메모리 모듈 내로 데이터가 판독되기 위해 대기해야만 하는 데서 오는 지연)들이 그에 따라 제거되었다. 광-전자 변환 및 전자-광 변환들에 관련된 지연이 생길 수 있는데, 이 지연은 적합한 송수신기 장치들 및 회로들에 의해 (버퍼링의 경우와 비교하여) 작게 유지될 수 있다.

일반적인 지연 관련 문제들이 본 발명의 실시예들에 따른 광 결합기들의 사용에 의해 제거되었다. 이는 광 버스(116 또는 117) 내에서 전파하는 광 신호의 광 전력의 부분들을 결합 분리(coupling off)하는 것이 다음의 광 송수신기 및 그와 관련 메모리 모듈을 통해서 나아가게 될 광 신호에 영향을 주지 않기 때문이다. 이는 메모리 서브시스템(100)이 다음 차례의 메모리 모듈 내로 판독되기 전에 한 메모리 모듈 내로 데이터가 판독되는 것을 대기할 필요가 없다는 것을 의미한다.

도4는 본 발명의 실시예에 따른 컴퓨터 시스템(400)의 상위 레벨 블록도이다. 도시된 실시예에서, 컴퓨터 시스템(400)은 메모리 서브시스템(100)을 포함한다. 예시적 컴퓨터 시스템(400)은 그래픽 컨트롤러(402), 이더넷(Ethernet) 컨트롤러 (404), 및 PCI 컨트롤러(408)에 결합한다.

그래픽 컨트롤러(402)는 커맨드들 및 데이터를 수신하고 디스플레이 신호들(예로, RGB 포맷으로 된 것)을 발생시키는 기존의 기능을 수행한다. 그래픽 컨트롤러 기술은 공지되어 있다.

이더넷 컨트롤러(404)는 주변 장치들을 이더넷 버스 또는 케이블로 연결하는 기존의 기능을 수행한다. 이더넷 컨트롤러 기술도 공지되어 있다.

PCI 컨트롤러(406)는 메모리 서브시스템(102)을 PCI 버스 계층 구조와 인터페이싱하는 기존의 기능을 수행한다. PCI 컨트롤러는 공지되어 있다.

본 발명의 실시예들이 두 개의 단방향 광 버스(116 및 117)에 대하여 기술되었지만, 본 발명의 실시예들은 이것에만 국한되는 것은 아니다. 예를 들어 도5는 양방향 광 버스(502)가 구현되는 본 발명의 대안 실시예에 따른 메모리 서브시스템(500)의 상위 레벨 개략도이다.

일 실시예에서, 광 송수신기들(124, 126 및 128)로 전파하는 광 신호는 광 송수신기(110)로 전파하는 광 신호들과 함께 광 버스(502) 상으로 진행한다. 광 결합기들(504, 506, 508, 510, 510 및 514)은 각각의 방향에 대해 최적화될 수 있다. 광 분리가 예를 들어 비대칭 결합기를 사용하여 마찬가지로 구현될 수 있다. 본 개시를 읽어 본 후에, 당업자는 이런 양방향 버스를 사용하여 본 발명의 실시예들을 어떻게 구현할지를 쉽게 알 수 있을 것이다.

대안 실시예에서, 통합 회로(102)와 각각의 메모리 모듈(118, 120 및 122) 간에 결합된 별개의 광 버스가 있을 수 있다. 본 개시를 읽어 본 후에, 당업자는 각각의 메모리 모듈용의 개별 버스를 사용하여 본 발명의 실시예들을 어떻게 구현할지를 쉽게 알 수 있을 것이다.

본 발명의 실시예들은 하드웨어, 소프트웨어, 또는 이것들의 결합을 사용하여 구현될 수 있다. 소프트웨어를 이용한 구현들에서, 이 소프트웨어는 머신 액세스가능 매체 상에 저장될 수 있다.

머신 액세스 가능 매체로는, 머신(예로, 컴퓨터, 네트워크 장치, PDA, 제조 툴, 하나 또는 그 이상의 프로세서 세트를 갖는 임의 장치 등)에 의해 액세스 가능한 형태로 정보를 제공(즉, 저장 및/또는 전송)하는 임의의 메커니즘을 포함한다. 예를 들어, 머신 액세스 가능 매체로는, 기록가능 및 기록 불가능 매체(예로, ROM, RAM, 자기 디스크 저장 매체, 광 저장 매체, 플래시 메모리 장치들 등) 뿐만이 아니라, 전기적, 광학적, 음향학적, 또는 그외의 형태의 전파되는 신호들(예로, 반송파들, 적외선 신호들, 디지털 신호들 등)을 포함한다.

본 발명의 도시된 실시예들에 대한 이상의 설명은 모든 가능한 실시예들을 남김없이 제시한 것도 아니고, 본 발명의 실시예들을 개시된 형태에만 정확히 한정하기 위한 것도 아니다. 본 발명의 특정 실시예들 및 예들이 예시적 목적을 위해 기술되었지만, 여러 균등의 변형이, 당업자가 알 수 있는 바와 같이, 본 발명의 실시예들의 범위 내에서 가능하다. 이런 변형들은 이상의 상세한 설명을 비추어 볼 때, 본 발명의 실시예들에 대해 이루어질 수 있다.

이상의 설명에서, 특정 프로세스들, 재료들, 장치들과 같은 다수의 특정 상세 사항들이 제시되어 본 발명의 실시예들의 철저한 이해를 제공한다. 그러나, 당업자는 본 발명의 실시예들이, 하나 또는 그 이상의 특정한 상세 사항 없이, 또는 그 밖의 방법들, 컴포넌트들 등에 의해, 실시될 수 있다는 것을 알 것이다. 그 외의 경우에, 공지된 구조들 또는 동작들은 본 발명의 이해를 방해하지 않도록 하기 위해, 상세히 보여지거나 설명되지는 않았다.

본 명세서를 통해서, '일 실시예' 또는 '실시예'라고 언급한 것은, 실시예와 연계하여 설명된 특정의 특징, 구조, 프로세스, 블록 또는 특성이 본 발명의 적어도 일 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서의 여러 곳에서 '일 실시예에서' 또는 '실시예에서' 라는 문구들이 나타날 때, 이 문구들이 반드시 모두 동일 실시예를 언급하는 것으로 생각해서는 안 된다. 이런 특정의 특징들, 구조들, 또는 특성들은 하나 또는 그 이상의 실시예에서 임의의 적합한 방식으로 결합될 수 있다.

이하의 청구범위에서 사용되는 용어들은 본 발명의 실시예들을 명세서 및 청구범위에 개시된 특정의 실시예들에만 한정하는 것으로 해석해서는 안 된다. 오히려, 본 발명의 실시예들의 범위는 이하의 청구범위에 의해서만 결정되어야 하는데, 이 청구범위는 청구범위 해석의 확립된 원칙에 따라서 해석해야 할 것이다.

Claims

메모리와 통신하는 통합 회로 -상기 통합 회로는 광 송신기를 가짐- 와,

상기 광 송신기에 결합된 광 버스와,

N 개의 광 결합기를 통해서 상기 광 버스에 결합된 N 개의 광 수신기와,

상기 N 개의 광 수신기에 결합된 N 개의 메모리 모듈과,

상기 N 개의 메모리 모듈에 결합된 하나 또는 그 이상의 메모리 장치

를 포함하고,

상기 광 송신기는 상기 메모리 장치들과 통신하기 위한 신호를 제1 전기 신호로부터 광 신호로 변환하고, 상기 광 버스는 상기 광 신호를 전파하고, 상기 N 개의 광 결합기의 각각은 상기 광 버스로부터의 상기 광 신호의 1/N 을 자신과 관련된 광 수신기에 결합시키고, 각각의 광 수신기는 상기 광 신호의 1/N을 전기 신호들의 제2 세트로 변환하고, 상기 N 개의 메모리 모듈은 상기 전기 신호들의 제2 세트를 상기 메모리 장치들에 결합시키는

장치.
제1항에 있어서, 상기 통합 회로는 메모리 컨트롤러인 장치.
제1항에 있어서, 상기 통합 회로는 프로세서인 장치.
제1항에 있어서, 상기 광 버스는 도파관, 광 섬유, 또는 자유 공간(free space) 중의 적어도 하나를 포함하는 장치.
제1항에 있어서, 상기 광 송신기는 레이저를 포함하는 장치.
제1항에 있어서, 상기 결합기들은 지향성(directional) 결합기들인 장치.
제6항에 있어서, 상기 지향성 결합기들은 도파관 또는 광 섬유를 포함하는 장치.
제1항에 있어서, 상기 결합기들은 자유 공간 결합기들인 장치.
제8항에 있어서, 상기 자유 공간 결합기들은 빔 분배기(beam splitter)들인 장치.
머신에 의해 액세스될 때, 상기 머신으로 하여금,

메모리 장치들과 통신하기 위한 신호를 제1 전기 신호로부터 광 신호로 변환하는 단계와,

상기 광 신호를 광 버스 상에서 N 개의 광 결합기로 전파하는 단계와,

상기 광 버스로부터의 상기 광 신호의 1/N을 N 개의 광 수신기의 각각 에게 결합시키는 단계와,

각각의 광 수신기가 상기 광 신호의 1/N을 전기 신호들의 제2 세트로 변환하는 단계와,

N 개의 메모리 모듈을 통해서 상기 전기 신호들의 제2 세트를 하나 또는 그 이상의 메모리 장치에 결합시키는 단계

를 포함하는 동작들을 수행하도록 야기하는 데이터를 포함하는 머신 액세스 가능 매체를 포함하는 제품.
제10항에 있어서, 상기 머신 액세스 가능 매체는 상기 머신으로 하여금 상기 광 신호를 도파관 또는 광 섬유 상에서 전파하는 단계를 포함하는 동작들을 수행하도록 야기하는 데이터를 더 포함하는 제품.
제11항에 있어서, 상기 머신 액세스가능 매체는 상기 머신으로 하여금 상기 광 버스로부터의 상기 광 신호의 1/N을 지향성 결합기를 통해서 N 개의 광 수신기의 각각에게 결합시키는 단계를 포함하는 동작들을 수행하도록 야기하는 데이터를 더 포함하는 제품.
제10항에 있어서, 상기 머신 액세스가능 매체는 상기 머신으로 하여금 자유 공간을 통해서 상기 광 신호를 전파하는 단계를 포함하는 동작들을 수행하도록 야기하는 데이터를 더 포함하는 제품.
제13항에 있어서, 상기 머신 액세스 가능 매체는 상기 머신으로 하여금 상기 광 버스로부터의 상기 광 신호의 1/N을 빔 분배기를 통해서 N개의 광 수신기의 각각에게 결합시키는 단계를 포함하는 동작들을 수행하도록 야기하는 데이터를 더 포함하는 제품.
통합 회로와 통신하기 위한 하나 또는 그 이상의 메모리 장치 -상기 통합 회로는 광 수신기를 가짐- 와,

상기 메모리 장치들에 결합된 N 개의 메모리 모듈과,

상기 N 개의 메모리 모듈에 결합된 N 개의 광 송신기와,

상기 광 수신기에 결합된 광 버스

를 포함하고,

상기 N 개의 광 송신기의 각각은 상기 통합 회로와 통신하기 위한 신호를 전기 신호로부터 광 신호로 변환하고, 상기 광 버스는 상기 광 신호들을 상기 광 수신기로 전파하고, 상기 광 수신기는 상기 광 신호들을 전기 신호들로 변환하는

장치.
제15항에 있어서, 상기 통합 회로는 메모리 컨트롤러인 장치.
제15항에 있어서, 상기 통합 회로는 프로세서인 장치.
제15항에 있어서, 상기 광 버스는 도파관, 광 섬유, 또는 자유 공간 중의 적어도 하나를 포함하는 장치.
제15항에 있어서, 상기 광 수신기는 광 검출기를 포함하는 장치.
제15항에 있어서, 상기 결합기들은 지향성 결합기들인 장치.
제20항에 있어서, 상기 지향성 결합기들은 도파관 또는 광 섬유를 포함하는 장치.
메모리와 통신하고 광 송신기를 갖는 통합 회로와, 상기 광 송신기에 결합된 광 버스와, N 개의 광 결합기를 통해서 상기 광 버스에 결합된 N개의 광 수신기와, 상기 N 개의 광 수신기에 결합된 N 개의 메모리 모듈과, 상기 N 개의 메모리 모듈에 결합된 하나 또는 그 이상의 메모리 장치와, 상기 통합 회로에 결합된 그래픽 컨트롤러를 포함하고,

상기 광 송신기는 상기 메모리 장치들과 통신하기 위한 신호를 제1 전기 신호로부터 광 신호로 변환하고, 상기 광 버스는 상기 광 신호를 전파하고, 상기 N 개의 광 결합기의 각각은 상기 광 버스로부터의 상기 광 신호의 1/N을 자신과 관련된 광 수신기에 결합시키고, 각각의 광 수신기는 상기 광 신호의 1/N을 전기 신호 들의 제2 세트로 변환하고, 상기 N개의 메모리 모듈들은 상기 전기 신호들의 상기 제2 세트를 상기 메모리 장치들에 결합시키는

장치.
제23항에 있어서, 상기 통합 회로는 메모리 컨트롤러인 장치.
제22항에 있어서, 상기 통합 회로는 프로세서인 장치.
통합 회로와 통신하기 위한 하나 또는 그 이상의 메모리 장치 -상기 통합 회로는 광 수신기를 가짐- 와, 상기 메모리 장치들에 결합된 N개의 메모리 모듈과, 상기 N개의 메모리 모듈에 결합된 N 개의 광 송신기와, 상기 광 수신기에 결합된 광 버스와, 상기 통합 회로에 결합된 그래픽 컨트롤러를 포함하고,

상기 N개의 광 송신기의 각각은 상기 통합 회로와 통신하기 위한 신호를 전기 신호로부터 광 신호로 변환하고, 상기 광 버스는 상기 광 신호들을 상기 광 수신기로 전파하고, 상기 광 수신기는 상기 광 신호들을 전기 신호들로 변환하는

시스템.
제25항에 있어서, 상기 통합 회로는 메모리 컨트롤러인 시스템.
제25항에 있어서, 상기 통합 회로는 프로세서인 시스템.