KR102131070B1 - 코히런트 수신을 수행하는 광 인터페이스 모듈, 이를 포함하는 광 메모리 모듈 및 광 메모리 시스템 - Google Patents

Abstract

광 메모리 모듈은, 데이터를 저장하는 하나 이상의 메모리 장치들 및 상기 메모리 장치들과 외부 장치 사이의 광 통신을 매개하는 적어도 하나의 광 인터페이스 모듈을 포함한다. 상기 광 인터페이스 모듈은, 수신된 광을 분할하여 송신용 광 및 수신용 광을 제공하는 입출력 광 분배부, 상기 송신용 광 및 송신 전기 신호에 기초하여 변조 동작을 수행하여 송신 광 신호를 발생하는 전광 변환부, 및 상기 수신용 광 및 수신 광 신호에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호를 발생하는 코히런트 광전 변환부를 포함한다.

Description

코히런트 수신을 수행하는 광 인터페이스 모듈, 이를 포함하는 광 메모리 모듈 및 광 메모리 시스템{Optical interface module for coherent reception, optical memory module and optical memory system including the same}

본 발명은 광 통신에 관한 것으로서, 더욱 상세하게는 코히런트 수신을 수행하는 광 인터페이스 모듈, 이를 포함하는 광 메모리 모듈 및 광 메모리 시스템에 관한 것이다.

반도체 집적 회로의 동작 속도가 증가함에 따라서, 복수의 장치들의 동작 속도뿐만 아니라 이들 사이의 통신을 위한 버스의 동작 속도 또한 증가하여야 한다. 예를 들어, 메모리 콘트롤러와 메모리 장치를 연결하는 메모리 버스의 동작 속도를 증가하는 것이 요구된다. 전기적 채널을 이용하여 메모리 버스를 구현하는 경우에는 커패시턴스 및 인덕턴스 등의 특성과 관련하여 신호 왜곡, 잡음, 지연 등의 원하지 않는 현상이 심화되어 메모리 버스의 신뢰성이 저하되고 동작 속도의 증가에 제약이 따른다.

이와 같은 전기적 채널의 문제를 해결하기 위하여, 광 채널을 이용하여 구현된 광 통신 버스가 개발되고 있다. 광 통신 버스에 의하여 동작 속도가 향상될 뿐만 아니라, 광 신호는 전기적 신호보다 간섭이 적어 전송 데이터의 신뢰성도 향상될 수 있다. 그러나 고속 및/또는 고용량의 메모리 시스템을 구현하고자 하는 경우에는, 메모리 콘트롤러에 연결되는 광 연결 메모리 모듈(optically-connected memory module)의 수가 증가함에 따라 필요한 광원의 수가 증가하여 비용 및 전력 소모가 증가하고 상기 메모리 콘트롤러에 연결되는 광 연결 메모리 모듈의 수가 제한될 수 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은, 소모 전력을 감소시키고 시스템 확장 용이성을 향상시킬 수 있는 광 인터페이스 모듈을 제공하는 것이다.

또한 본 발명의 일 목적은 상기 광 인터페이스 모듈을 포함하여 소모 전력을 감소시키고 시스템 확장 용이성을 향상시킬 수 있는 광 메모리 모듈을 제공하는 것이다.

또한 본 발명의 일 목적은 상기 광 인터페이스 모듈을 포함하여 소모 전력을 감소시키고 시스템 확장 용이성을 향상시킬 수 있는 메모리 시스템을 제공하는 것이다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 광 메모리 모듈은, 데이터를 저장하는 하나 이상의 메모리 장치들 및 상기 메모리 장치들과 외부 장치 사이의 광 통신을 매개하는 적어도 하나의 광 인터페이스 모듈을 포함한다. 상기 광 인터페이스 모듈은, 수신된 광을 분할하여 송신용 광 및 수신용 광을 제공하는 입출력 광 분배부, 상기 송신용 광 및 송신 전기 신호에 기초하여 변조 동작을 수행하여 송신 광 신호를 발생하는 전광 변환부, 및 상기 수신용 광 및 수신 광 신호에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호를 발생하는 코히런트 광전 변환부를 포함한다.

상기 전광 변환부는 상기 송신용 광 및 k비트(k는 자연수)의 독출 데이터 전기 신호에 기초하여 k비트의 독출 데이터 광 신호를 발생하는 k개(k 는 자연수)의 광 변조기들을 포함하고, 상기 코히런트 광전 변환부는 상기 수신용 광 및 k비트의 기입 데이터 광 신호에 기초하여 k비트의 기입 데이터 전기 신호를 발생하는 k개의 코히런트 수신기들을 포함할 수 있다.

일 실시예에서, 상기 코히런트 광전 변환부는 상기 수신용 광 및 p비트(p는 자연수)의 코맨드-어드레스 광 신호에 기초하여 p비트의 코맨드-어드레스 전기 신호를 발생하는 p개의 코히런트 수신기들을 더 포함할 수 있다.

상기 입출력 광 분배부는 상기 수신된 광을 2k+p개로 분할하여 분할된 광들을 각각 상기 k개의 광 변조기들 및 상기 k+p개의 코히런트 수신기들로 제공하는 1x(2k+p) 광 스플리터일 수 있다.

다른 실시예에서, 상기 광 메모리 모듈은 전기적 채널을 통하여 전달되는 p비트의 코맨드-어드레스 전기 신호를 수신하는 p개의 수신 버퍼들을 더 포함할 수 있다.

상기 입출력 광 분배부는 상기 수신된 광을 2k개로 분할하여 분할된 광들을 각각 상기 k개의 광 변조기들 및 상기 k개의 코히런트 수신기들로 제공하는 1x2k 광 스플리터일 수 있다.

상기 적어도 하나의 광 인터페이스 모듈은 복수의 광 인터페이스 모듈들을 포함하고, 상기 광 메모리 모듈은 광을 분할하여 분할된 광들을 각각 상기 복수의 광 인터페이스 모듈들로 제공하는 모듈 광 분배부를 더 포함할 수 있다.

상기 모듈 광 분배부는 상기 광 메모리 모듈의 외부에 배치되는 광원에서 생성된 광을 수신하거나 상기 광 메모리 모듈의 외부에 배치되는 글로벌 광 분배부로부터 제공되는 광을 수신할 수 있다.

상기 광 메모리 모듈은 광을 생성하여 상기 모듈 광 분배부로 생성된 광을 제공하는 인-모듈 광원을 더 포함할 수 있다.

일 실시예에서, 상기 전광 변환부는 제1 단방향 채널에 결합되어 상기 송신 광 신호를 상기 제1 단방향 채널로 출력하고, 상기 코히런트 광전 변환부는 제2 단방향 채널에 결합되어 상기 수신 광 신호를 상기 제2 단방향 채널을 통하여 수신할 수 있다.

다른 실시예에서, 상기 광 메모리 모듈은 송수신 경로 결합부를 더 포함할 수 있다. 상기 송수신 경로 결합부는 양방향 채널에 결합되고, 상기 전광 변환부로부터의 상기 송신 광 신호를 상기 양방향 채널로 출력하고 상기 양방향 채널을 통하여 수신되는 상기 수신 광 신호를 상기 코히런트 광전 변환부로 전달할 수 있다.

상시 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 광 메모리 시스템은, 광을 생성하는 적어도 하나의 광원, 데이터를 저장하는 복수의 메모리 모듈들, 및 상기 메모리 모듈들을 제어하는 메모리 콘트롤러를 포함한다. 상기 메모리 모듈들 및 상기 메모리 콘트롤러의 각각은 상기 광원에서 생성된 광을 이용하여 상기 메모리 모듈들과 상기 메모리 콘트롤러 사이의 광 통신을 매개하는 적어도 하나의 광 인터페이스 모듈을 포함한다. 상기 광 인터페이스 모듈은, 수신된 광을 분할하여 송신용 광 및 수신용 광을 제공하는 입출력 광 분배부, 상기 송신용 광 및 송신 전기 신호에 기초하여 변조 동작을 수행하여 송신 광 신호를 발생하는 전광 변환부, 및 상기 수신용 광 및 수신 광 신호에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호를 발생하는 코히런트 광전 변환부를 포함한다.

상기 전광 변환부는 상기 송신용 광 및 독출 데이터 전기 신호의 각 비트에 기초하여 독출 데이터 광 신호의 각 비트를 발생하는 적어도 하나의 광 변조기를 포함하고, 상기 코히런트 광전 변환부는 상기 수신용 광 및 기입 데이터 광 신호의 각 비트에 기초하여 기입 데이터 전기 신호의 각 비트를 발생하는 적어도 하나의 코히런트 수신기를 포함할 수 있다.

상기 광 메모리 시스템은 상기 광원에서 생성된 광을 상기 복수의 메모리 모듈들에 분배하는 글로벌 광 분배부를 더 포함할 수 있다.

상기 글로벌 광 분배부는 상기 광원에서 생성된 광의 적어도 일부를 상기 메모리 콘트롤러에 분배할 수 있다.

상기 글로벌 광 분배부는, 상기 광원에서 생성된 광을 복수의 분할된 광들로 분할하여 상기 복수의 분할된 광들을 상기 복수의 메모리 모듈들에 각각 제공하는 적어도 하나의 광 스플리터를 포함할 수 있다.

상기 글로벌 광 분배부는, 상기 복수의 분할된 광들 각각이 상기 각각의 메모리 모듈의 광 변조 및 코히런트 수신에 필요한 임계 광 세기 이상의 광 세기를 가지도록 상기 복수의 분할된 광들 중 적어도 일부를 증폭하는 적어도 하나의 광 증폭기를 더 포함할 수 있다.

상기 글로벌 광 분배부는, 상기 메모리 콘트롤러로부터 제공된 제어 신호에 응답하여 상기 복수의 메모리 모듈들 중 활성화된 메모리 모듈에 상기 광원에서 생성된 광을 선택적으로 제공하는 적어도 하나의 광 스위치를 포함할 수 있다.

상기 광원은 상기 메모리 콘트롤러로부터 제공된 제어 신호에 응답하여 파장이 변경되는 광을 생성할 수 있다. 상기 글로벌 광 분배부는, 상기 광원에서 생성된 광을 파장에 따라 분할하여 서로 다른 파장들을 가지는 복수의 광들을 생성하고, 상기 복수의 광들을 상기 복수의 메모리 모듈들에 각각 제공하는 파장 분할 다중(Wavelength Division Multiplexing; WDM) 디멀티플렉서를 포함할 수 있다.

상기 광 메모리 시스템은 상기 광원에서 생성된 광을 상기 글로벌 광 분배부에서 1차적으로 분할하여 제1 분할 광들을 제공하고, 상기 제1 분할 광들의 각각을 상기 광 인터페이스 모듈의 입출력 광 분배부에서 2차적으로 분할하여 상기 송신용 광 및 상기 수신용 광을 제공할 수 있다.

상기 적어도 하나의 광원은 상기 복수의 메모리 모듈들에 생성된 광을 각각 제공하기 위한 복수의 광원들을 포함할 수 있다.

상기 복수의 메모리 모듈들 중 적어도 하나는 인-모듈 광원을 포함하는 마스터 메모리 모듈일 수 있다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 광 인터페이스 모듈은 수신된 광을 분할하여 송신용 광 및 수신용 광을 제공하는 입출력 광 분배부, 상기 송신용 광 및 송신 전기 신호에 기초하여 변조 동작을 수행하여 송신 광 신호를 발생하는 전광 변환부, 및 상기 수신용 광 및 수신 광 신호에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호를 발생하는 코히런트 광전 변환부를 포함한다.

상기 전광 변환부는 상기 송신용 광 및 상기 송신 전기 신호의 각 비트에 기초하여 상기 송신 광 신호의 각 비트를 발생하는 적어도 하나의 광 변조기를 포함하고, 상기 코히런트 광전 변환부는 상기 수신용 광 및 상기 수신 광 신호의 각 비트에 기초하여 상기 수신 전기 신호를 발생하는 적어도 하나의 코히런트 수신기를 포함할 수 있다.

본 발명의 실시예들에 따른 광 인터페이스 모듈, 이를 포함하는 광 메모리 모듈 및 광 메모리 시스템은, 수신 감도가 우수한 코히런트 수신 기술을 메모리 시스템에 적용함으로써 하나의 메모리 콘트롤러 또는 씨피유(CPU: central processing unit)와 같은 프로세서에 동시에 연결할 수 있는 메모리 모듈의 개수를 증가하여 시스템 확장 용이성을 향상시킬 수 있다.

또한 본 발명의 실시예들에 따른 광 인터페이스 모듈, 이를 포함하는 광 메모리 모듈 및 광 메모리 시스템은, 별도의 국부 발진 광원을 포함하지 않고, 광 변조를 위한 기존의 광원을 이용하여 수신 감도가 우수한 코히런트 수신 기술을 구현함으로써 광원의 수를 감소하여 장치 및 시스템의 사이즈 및 설계 부담을 증가시키지 않으면서 저전력 및 고신뢰도의 효율적인 광통신을 수행할 수 있다.

도 1은 본 발명의 실시예들에 따른 광 인터페이스 모듈을 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 메모리 시스템을 위한 광 인터페이스 모듈을 나타내는 도면이다.
도 3은 도 2의 광 인터페이스 모듈에 포함되는 코히런트 수신기의 일 예를 나타내는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 메모리 시스템을 위한 광 인터페이스 모듈을 나타내는 도면이다.
도 5는 본 발명의 실시예들에 따른 광 인터페이스 모듈을 나타내는 블록도이다.
도 6은 본 발명의 실시예들에 따른 광 메모리 모듈을 나타내는 블록도이다.
도 7은 본 발명의 실시예들에 따른 광원을 공유하는 복수의 메모리 모듈들을 포함하는 광 메모리 시스템을 나타내는 블록도이다.
도 8 내지 13은 도 7의 광 메모리 시스템의 실시예들을 나타내는 도면들이다.
도 14는 본 발명의 실시예들에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 15 및 16은 도 14의 메모리 콘트롤러에 포함되는 광 인터페이스 모듈의 실시예들을 나타내는 도면들이다.
도 17은 메모리 콘트롤러와 복수의 메모리 모듈들의 광 연결을 설명하기 위한 도면이다.
도 18 및 19는 본 발명의 실시예들에 따른 복수의 채널들을 가지는 광 메모리 시스템의 예들을 나타내는 블록도들이다.
도 20은 본 발명의 실시예들에 따른 광 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 21 및 22는 본 발명의 실시예들에 따른 광원 배치를 갖는 광 메모리 시스템을 나타내는 도면들이다.
도 23은 본 발명의 실시예들에 따른 개별적인 광원을 구비하는 복수의 메모리 모듈들을 포함하는 광 메모리 시스템을 나타내는 블록도이다.
도 24 및 25는 본 발명의 실시예들에 따른 광원 배치를 갖는 광 메모리 시스템을 나타내는 도면들이다.
도 26 및 27은 도 25의 광 메모리 시스템에 포함되는 메모리 모듈의 예들을 나타내는 도면들이다.
도 28 및 29는 본 발명의 실시예들에 따른 광 메모리 시스템의 확장 용이성 효과를 설명하기 위한 도면들이다.
도 30 및 31은 본 발명의 실시예들에 따른 시스템들을 나타내는 블록도들이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지 않는다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 실시예들에 따른 광 인터페이스 모듈을 나타내는 블록도이다.

도 1을 참조하면, 광 인터페이스 모듈(10)은 입출력 광 분배부 (input-output light distribution unit) (IOLDU) (30), 전광 변환부 (electrical-to-optical conversion unit) (E/O) (50) 및 코히런트 광전 변환부 (coherent optical-to-electrical conversion unit) (C-O/E) (70)를 포함한다.

입출력 광 분배부(30)는 수신된 광(LT)을 분할하여 송신용 광(LTT) 및 수신용 광(LTR)을 제공한다. 입출력 광 분 분배부(30)는 광 스플리터와 같은 수동 소자 또는 광 스위치와 같은 능동 소자일 수 있다. 입출력 광 분 분배부(30)는 도 7 내지 13을 참조하여 후술하는 글로벌 광 분배부와 동일 또는 유사한 구성을 가질 수 있다.

전광 변환부(50)는 송신용 광(LTT) 및 송신 전기 신호(EST)에 기초하여 변조 동작을 수행하여 송신 광 신호(OST)를 발생한다. 코히런트 광전 변환부(70)는 수신용 광(LTR) 및 수신 광 신호(OSR)에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호(ESR)를 발생한다. 입출력 광 분배부(30)가 수신하는 광(LT), 분할된 송신용 광(LTT) 및 수신용 광(LTR)은 모두 변조되지 않은 지속파(CW; continuous wave)이다. 전광 변환부(50)는 송신 전기 신호(EST)의 로직 레벨에 따라 지속파(CW)인 송신용 광(LTT)을 선택적으로 출력함으로써 송신 광 신호(OST)로서 송신 전기 신호(EST)의 로직 레벨에 상응하는 광 펄스들을 생성할 수 있다. 코히런트 광전 변환부(70)는 도 2 및 3을 참조하여 후술한다.

도 1에 도시된 송신 전기 신호(EST), 송신 광 신호(OST), 수신 전기 신호(ESR) 및 수신 광 신호(OSR)는 복수 비트의 신호들 일 수 있다. 송신용 광(LTT)과 수신용 광(LTR)의 각각은 송수신되는 신호들의 비트수에 상응하는 복수의 빔들로 분할될 수 있다. 후술하는 바와 같이, 전광 변환부(50)는 송신용 광(LTT) 및 송신 전기 신호(EST)의 각 비트에 기초하여 송신 광 신호(OST)의 각 비트를 발생하는 적어도 하나의 광 변조기(optical modulator)를 포함할 수 있다. 또한 코히런트 광전 변환부(70)는 수신용 광(LTR) 및 수신 광 신호(OSR)의 각 비트에 기초하여 수신 전기 신호(ESR)의 각 비트를 발생하는 적어도 하나의 코히런트 수신기(coherent receiver)를 포함할 수 있다.

도 1에 도시된 바와 같이, 전광 변환부(50)는 제1 단방향 채널(OTLT)에 결합되어 송신 광 신호(OST)를 제1 단방향 채널(OTLT)로 출력하고, 코히런트 광전 변환부(70)는 제2 단방향 채널(OTLR)에 결합되어 수신 광 신호(OSR)를 제2 단방향 채널(OTLR)을 통하여 수신할 수 있다. 즉 광 인터페이스 모듈(10)은 단방향 채널들(OTLT, OTLR)을 통하여 메모리 콘트롤러와 광 통신을 수행하는 구성을 가질 수 있다.

이와 같이, 본 발명의 실시예들에 따른 광 인터페이스 모듈(10)은 종래의 코히런트 수신에 요구되는 국부 발진 광원을 포함하지 않고, 광 변조를 위한 광을 분할하여 수신 감도가 우수한 코히런트 수신 기술을 구현함으로써 광원의 수를 감소하여 장치 및 시스템의 사이즈 및 설계 부담을 증가시키지 않으면서 저전력 및 고신뢰도의 효율적인 광통신을 수행할 수 있다.

도 2는 본 발명의 일 실시예에 따른 메모리 시스템을 위한 광 인터페이스 모듈을 나타내는 도면이다.

도 2를 참조하면, 광 인터페이스 모듈(11)은 입출력 광 분배부(IOLDU)(31), 전광 변환부(51) 및 코히런트 광전 변환부(71)를 포함한다.

입출력 광 분배부(31)는 수신된 광(LT)을 분할하여 송신용 광(LTT) 및 수신용 광(LTR)을 제공한다. 전광 변환부(51)는 송신용 광(LTT) 및 송신 전기 신호(EST)에 상응하는 독출 데이터 전기 신호(ERD)에 기초하여 변조 동작을 수행하여 송신 광 신호(OST)에 상응하는 독출 데이터 광 신호(ORD)를 발생한다. 코히런트 광전 변환부(71)는 수신용 광(LTR) 및 수신 광 신호(OSR)에 상응하는 기입 데이터 광 신호(OWD)와 코맨드-어드레스 광 신호(OCA)에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호(ESR)에 상응하는 기입 데이터 전기 신호(EWD)와 코맨드-어드레스 전기 신호(ECA)를 발생한다.

광 인터페이스 모듈(11)은 메모리 콘트롤러와 광 통신으로 데이터를 교환하는 구성을 가질 수 있다. 이를 위하여, 전광 변환부(51)는 송신용 광(LTT) 및 k비트(k는 자연수)의 독출 데이터 전기 신호(ERD)에 기초하여 k비트의 독출 데이터 광 신호(ORD)를 발생하는 k개(k 는 자연수)의 광 변조기들(OMD1~OMDk)을 포함할 수 있다. 코히런트 광전 변환부(71)는 수신용 광(LTR) 및 k비트의 기입 데이터 광 신호(OWD)에 기초하여 k비트의 기입 데이터 전기 신호(EWD)를 발생하는 k개의 코히런트 수신기들(CRX11~CRX1k)을 포함할 수 있다.

광 변조기들(OMD1~OMDk)의 각각은 상응하는 독출 데이터 전기 신호(ERD)의 각 비트 신호의 로직 레벨에 따라 지속파(CW; continuous wave)인 광을 선택적으로 출력함으로써 독출 광 신호(ORD)의 각 비트 신호로서 상기 로직 레벨에 상응하는 광 펄스들을 생성할 수 있다. 메모리 장치로부터 독출된 데이터는 광 신호(ORD)로서 상기 메모리 콘트롤러로 전송될 수 있다.

한편 광 인터페이스 모듈(11)은 상기 메모리 콘트롤러로부터 광 통신으로 코맨드 및 어드레스를 수신하는 구성을 가질 수 있다. 이를 위하여, 코히런트 광전 변환부(71)는 수신용 광(LTR) 및 p비트(p는 자연수)의 코맨드-어드레스 광 신호(OCA)에 기초하여 p비트의 코맨드-어드레스 전기 신호(ECA)를 발생하는 p개의 코히런트 수신기들(CRX21~CRX2p)을 더 포함할 수 있다.

이와 같이, 데이터가 k비트의 데이터 광 신호들(ORD, OWD)로 전송되고 코맨드-어드레스는 p비트의 광 신호(OCA)로 전송되는 경우, 입출력 광 분배부(31)는 수신된 광(LT)을 2k+p개로 분할하여 분할된 광들을 각각 k개의 광 변조기들(OMD1~OMDk) 및 k+p개의 코히런트 수신기들(CRX11~CRX1k, CRX21~CRX2p)로 제공하는 1x(2k+p) 광 스플리터로 구현될 수 있다.

도 3은 도 2의 광 인터페이스 모듈에 포함되는 코히런트 수신기의 일 예를 나타내는 블록도이다.

도 3을 참조하면, 각각의 코히런트 수신기(CRX)는 광 하이브리드(optical hybrid unit)(21), 광 검출부(photo detection unit)(22) 및 처리부(processing unit)(23)를 포함할 수 있다. 광 하이브리드(21)는 분할된 하나의 수신용 광(LTRi) 및 1비트의 수신 광 신호(OSRi)를 결합하여 결합된 광 신호를 제공한다. 광 검출부(22)는 상기 결합된 광 신호를 전기 신호로 변환하는 포토다이오드 등을 포함할 수 있다. 처리부(23)는 다양한 방식으로 상기 전기 신호를 처리하여 1비트의 수신 광 신호(OSRi)에 상응하는 1비트의 수신 전기 신호(ESRi)를 제공한다.

코히런트 수신 기술은 수신하고자 하는 신호와 이보다 큰 파워의 국부 발진(LO; local oscillation) 신호를 광 검출기에 동시에 입력하여 적은 파워의 신호를 수신 가능하게 하는 방법으로서, 코히런트 수신기의 수신감도는 직접 수신 기술에 비해 최대 300배 (25dB) 이상 우수하여 광 채널당 요구되는 입력 광원의 세기를 1/300 으로 감소시킬 수 있다. 또한, 본 발명의 실시예들에 따른 광 인터페이스 모듈은 종래의 코히런트 수신에 요구되는 국부 발진 광원을 포함하지 않고, 광 변조를 위한 광을 분할하여 수신 감도가 우수한 코히런트 수신 기술을 구현함으로써 광원의 수를 감소하여 장치 및 시스템의 사이즈 및 설계 부담을 증가시키지 않으면서 저전력 및 고신뢰도의 효율적인 광통신을 수행할 수 있다.

도 4는 본 발명의 일 실시예에 따른 메모리 시스템을 위한 광 인터페이스 모듈을 나타내는 도면이다.

도 4를 참조하면, 광 인터페이스 모듈(12)은 입출력 광 분배부(IOLDU)(32), 전광 변환부(52) 및 코히런트 광전 변환부(72)를 포함한다.

입출력 광 분배부(32)는 수신된 광(LT)을 분할하여 송신용 광(LTT) 및 수신용 광(LTR)을 제공한다. 전광 변환부(52)는 송신용 광(LTT) 및 송신 전기 신호(EST)에 상응하는 독출 데이터 전기 신호(ERD)에 기초하여 변조 동작을 수행하여 송신 광 신호(OST)에 상응하는 독출 데이터 광 신호(ORD)를 발생한다. 코히런트 광전 변환부(72)는 수신용 광(LTR) 및 수신 광 신호(OSR)에 상응하는 기입 데이터 광 신호(OWD)에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호(ESR)에 상응하는 기입 데이터 전기 신호(EWD)를 발생한다.

광 인터페이스 모듈(12)은 메모리 콘트롤러와 광 통신으로 데이터를 교환하는 구성을 가질 수 있다. 이를 위하여, 전광 변환부(52)는 송신용 광(LTT) 및 k비트(k는 자연수)의 독출 데이터 전기 신호(ERD)에 기초하여 k비트의 독출 데이터 광 신호(ORD)를 발생하는 k개(k 는 자연수)의 광 변조기들(OMD1~OMDk)을 포함할 수 있다. 코히런트 광전 변환부(72)는 수신용 광(LTR) 및 k비트의 기입 데이터 광 신호(OWD)에 기초하여 k비트의 기입 데이터 전기 신호(EWD)를 발생하는 k개의 코히런트 수신기들(CRX1~CRXk)을 포함할 수 있다.

광 변조기들(OMD1~OMDk)의 각각은 상응하는 독출 데이터 전기 신호(ERD)의 각 비트 신호의 로직 레벨에 따라 지속파(CW; continuous wave)인 광을 선택적으로 출력함으로써 독출 광 신호(ORD)의 각 비트 신호로서 상기 로직 레벨에 상응하는 광 펄스들을 생성할 수 있다. 메모리 장치로부터 독출된 데이터는 광 신호(ORD)로서 상기 메모리 콘트롤러로 전송될 수 있다.

한편 광 인터페이스 모듈(12)은 상기 메모리 콘트롤러로부터 전기 통신으로 코맨드 및 어드레스를 수신하는 구성을 가질 수 있다. 이를 위하여, 광 인터페이스 모듈(12)은 전기적 수신부(82)를 더 포함할 수 있다. 전기적 수신부(82)는 전기적 채널을 통하여 전달되는 p비트의 코맨드-어드레스 전기 신호(ECA)를 수신하여 버퍼링된 신호(IECA)를 제공하는 p개의 수신 버퍼들(RX1~RXp)을 포함할 수 있다.

이와 같이, 데이터가 k비트의 데이터 광 신호들(ORD, OWD)로 전송되고 코맨드-어드레스는 p비트의 전기 신호(ECA)로 전송되는 경우, 입출력 광 분배부(32)는 수신된 광(LT)을 2k개로 분할하여 분할된 광들을 각각 k개의 광 변조기들(OMD1~OMDk) 및 k개의 코히런트 수신기들(CRX1~CRXk)로 제공하는 1x2k 광 스플리터로 구현될 수 있다.

도 5는 본 발명의 실시예들에 따른 광 인터페이스 모듈을 나타내는 블록도이다.

도 5를 참조하면, 광 인터페이스 모듈(13)은 입출력 광 분배부(IOLDU)(33), 전광 변환부(E/O)(53) 및 코히런트 광전 변환부(C-O/E)(73)를 포함한다.

입출력 광 분배부(33)는 수신된 광(LT)을 분할하여 송신용 광(LTT) 및 수신용 광(LTR)을 제공한다. 입출력 광 분 분배부(33)는 광 스플리터와 같은 수동 소자 또는 광 스위치와 같은 능동 소자일 수 있다. 입출력 광 분 분배부(33)는 도 7 내지 13을 참조하여 후술하는 글로벌 광 분배부와 동일 또는 유사한 구성을 가질 수 있다.

전광 변환부(53)는 송신용 광(LTT) 및 송신 전기 신호(EST)에 기초하여 변조 동작을 수행하여 송신 광 신호(OST)를 발생한다. 코히런트 광전 변환부(73)는 수신용 광(LTR) 및 수신 광 신호(OSR)에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호(ESR)를 발생한다. 입출력 광 분배부(33)가 수신하는 광(LT), 분할된 송신용 광(LTT) 및 수신용 광(LTR)은 모두 변조되지 않은 지속파(CW; continuous wave)이다. 전광 변환부(53)는 송신 전기 신호(EST)의 로직 레벨에 따라 지속파(CW)인 송신용 광(LTT)을 선택적으로 출력함으로써 송신 광 신호(OST)로서 송신 전기 신호(EST)의 로직 레벨에 상응하는 광 펄스들을 생성할 수 있다. 코히런트 광전 변환부(70)는 도 2 및 3을 참조하여 전술한 바와 같다.

도 5에 도시된 송신 전기 신호(EST), 송신 광 신호(OST), 수신 전기 신호(ESR) 및 수신 광 신호(OSR)는 복수 비트의 신호들 일 수 있다. 송신용 광(LTT)과 수신용 광(LTR)의 각각은 송수신되는 신호들의 비트수에 상응하는 복수의 빔들로 분할될 수 있다. 전술한 바와 같이, 전광 변환부(53)는 송신용 광(LTT) 및 송신 전기 신호(EST)의 각 비트에 기초하여 송신 광 신호(OST)의 각 비트를 발생하는 적어도 하나의 광 변조기를 포함할 수 있다. 또한 코히런트 광전 변환부(73)는 수신용 광(LTR) 및 수신 광 신호(OSR)의 각 비트에 기초하여 수신 전기 신호(ESR)의 각 비트를 발생하는 적어도 하나의 코히런트 수신기를 포함할 수 있다.

도 1의 단방향 채널들(OTLT, OTLR)에 연결된 광 인터페이스 모듈(10)과 다르게 도 5의 광 인터페이스 모듈(13)은 양방향 채널(OTL)에 연결된 구성을 갖는다. 이를 위하여, 광 인터페이스 모듈(13)은 송수신 경로 결합부(90)를 더 포함할 수 있다. 송수신 경로 결합부(90)는 양방향 채널(OTL)에 결합되고, 전광 변환부(53)로부터의 송신 광 신호(OST)를 양방향 채널(OTL)로 출력하고, 양방향 채널(OTL)을 통하여 수신되는 수신 광 신호(OSR)를 코히런트 광전 변환부(73)로 전달한다. 송수신 경로 결합부(90)는 리플렉터(91), 빔 스플리터(또는 빔 커플러)(92) 등의 광학 소자를 포함할 수 있다.

이와 같이, 본 발명의 실시예들에 따른 광 인터페이스 모듈(13)은 종래의 코히런트 수신에 요구되는 국부 발진 광원을 포함하지 않고, 광 변조를 위한 광을 분할하여 수신 감도가 우수한 코히런트 수신 기술을 구현함으로써 광원의 수를 감소하여 장치 및 시스템의 사이즈 및 설계 부담을 증가시키지 않으면서 저전력 및 고신뢰도의 효율적인 광통신을 수행할 수 있다.

도 6은 본 발명의 실시예들에 따른 광 메모리 모듈을 나타내는 블록도이다.

도 6을 참조하면, 광 메모리 모듈(130)은 데이터를 저장하는 하나 이상의 메모리 장치들 및 상기 메모리 장치들과 외부 장치 사이의 광 통신을 매개하는 적어도 하나의 광 인터페이스 모듈(OPT)을 포함한다. 광 인터페이스 모듈(OPT)은 상기 메모리 장치들과 교신되는 전기 신호(ES) 및 상기 외부 장치와 교신되는 광 신호(OS)의 상호간을 변환한다. 전술한 바와 같이, 광 인터페이스 모듈(OPT)은 수신된 광을 분할하여 송신용 광 및 수신용 광을 제공하는 입출력 광 분배부, 상기 송신용 광 및 송신 전기 신호에 기초하여 변조 동작을 수행하여 송신 광 신호를 발생하는 전광 변환부, 및 상기 수신용 광 및 수신 광 신호에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호를 발생하는 코히런트 광전 변환부를 포함한다.

일 실시예에서, 도 6에 도시된 바와 같이, 광 메모리 모듈(130)은 복수의 광 인터페이스 모듈(OPT)들을 포함할 수 있다. 이 경우, 광 메모리 모듈(130)은 광을 분할하여 분할된 광들을 각각 복수의 광 인터페이스 모듈(OPT)들로 제공하는 모듈 광 분배부(MLDU)를 더 포함할 수 있다. 모듈 광 분배부(MLDU)는 도 7 내지 13을 참조하여 후술하는 글로벌 광 분배부와 동일 또는 유사한 구성을 가질 수 있다.

도 6에 도시된 광원(LS)은 후술하는 바와 같이 광 메모리 모듈, 마더 보드 혹은 시스템 외부에 존재할 수 있다. 일 실시예에서, 도 6에 도시된 바와 같이, 모듈 광 분배부(MLDU)는 광 메모리 모듈(130)의 외부에 배치되는 광원(LS)에서 생성된 광을 수신할 수 있다. 다른 실시예에서, 도 7 등에 도시된 바와 같이, 모듈 광 분배부(MLDU)는 광 메모리 모듈(130)의 외부에 배치되는 글로벌 광 분배부로부터 제공되는 광을 수신할 수 있다. 또 다른 실시예에서, 도 26에 도시된 바와 같이, 광 메모리 모듈(130)은 광을 생성하여 모듈 광 분배부(MLDU)로 생성된 광을 제공하는 인-모듈 광원을 더 포함할 수 있다.

도 7은 본 발명의 실시예들에 따른 광원을 공유하는 복수의 메모리 모듈들을 포함하는 광 메모리 시스템을 나타내는 블록도이다.

도 7을 참조하면, 광 메모리 시스템(100)은 광원(110), 복수의 메모리 모듈들(131, 133, 135, 137) 및 글로벌 광 분배부(GLDU)(200)를 포함한다. 도시의 편의상 메모리 콘트롤러는 그 도시를 생략하였다. 이하 광 메모리 시스템이라 함은 상기 메모리 콘트롤러를 포함하는 시스템을 지칭하는 것일 수도 있고 상기 메모리 콘트롤러를 제외하고 복수의 광 메모리 모듈들로 이루어진 시스템을 지칭하는 것일 수도 있다.

광원(110)은 복수의 메모리 모듈들(131, 133, 135, 137)이 광 신호(OS)를 송수신하는 데에 이용되는 광(LT)을 생성할 수 있다. 예를 들어, 광원(110)은 레이저 다이오드(laser diode; LD), 발광 다이오드(light emitting diode; LED) 등으로 구현될 수 있다.

복수의 메모리 모듈들(131, 133, 135, 137)은 메모리 콘트롤러에 광 신호(OS)를 전송하거나, 상기 메모리 콘트롤러로부터 광 신호(OS)를 수신할 수 있다. 이에 따라, 복수의 메모리 모듈들(131, 133, 135, 137)은 광 연결 메모리 모듈, 예를 들어 광 연결 듀얼 인라인 메모리 모듈(Optically Connected Dual Inline Memory Module; OCDIMM)이라 불릴 수 있다.

복수의 메모리 모듈들(131, 133, 135, 137) 각각은 복수의 메모리 장치들을 포함할 수 있다. 예를 들어, 상기 복수의 메모리 장치들은 DRAM(Dynamic random access memory), SRAM(Static random access memory), PRAM(Phase random access memory), FRAM(Ferroelectric random access memory), RRAM(Resistive random access memory), MRAM(Magnetic random access memory) 등으로 구현될 수 있다. 실시예에 따라, 복수의 메모리 모듈들(131, 133, 135, 137) 각각은 DIMM(dual in-line memory module) 또는 SIMM(single in-line memory module)일 수 있다.

복수의 메모리 모듈들(131, 133, 135, 137) 각각은 적어도 하나의 광 인터페이스 모듈(OPT)을 포함할 수 있다. 전술한 바와 같이, 광 인터페이스 모듈(OPT)은 수신된 광을 분할하여 송신용 광 및 수신용 광을 제공하는 입출력 광 분배부, 상기 송신용 광 및 송신 전기 신호에 기초하여 변조 동작을 수행하여 송신 광 신호를 발생하는 전광 변환부, 및 상기 수신용 광 및 수신 광 신호에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호를 발생하는 코히런트 광전 변환부를 포함한다.

광 인터페이스 모듈(OPT)은 광원(110)에서 생성된 광(LT)을 이용하여 상기 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호(OS)로 변환함으로써 상기 메모리 콘트롤러에 광 신호(OS)를 출력할 수 있다. 또한 광 인터페이스 모듈(OPT)은 광원(110)에서 생성된 광(LT)을 이용하여 상기 메모리 콘트롤러로부터 전송되는 광 신호(OS)에 대하여 코히런트 수신을 수행할 수 있다.

도 7에 도시된 바와 같이, 광원(110)에서 생성된 광(LT)을 글로벌 광 분배부(200)에서 1차적으로 분할하여 제1 분할 광들을 제공하고, 도 1에 도시된 바와 같이 상기 제1 분할 광들의 각각을 광 인터페이스 모듈(OPT)(10)의 입출력 광 분배부(30)에서 2차적으로 분할하여 송신용 광(LTT) 및 수신용 광(LTR)을 제공할 수 있다.

일 실시예에서, 상기 복수의 메모리 장치들로부터 출력된 상기 전기 신호는 상기 복수의 메모리 장치들로부터 독출된 데이터 신호이고, 복수의 메모리 모듈들(131, 133, 135, 137)은 상기 데이터 신호를 광 신호(OS)로 변환하여 상기 메모리 콘트롤러에 전송할 수 있다. 즉, 복수의 메모리 모듈들(131, 133, 135, 137)에 저장된 데이터가 상기 메모리 콘트롤러에 광 신호(OS)의 형태로 전송될 수 있다.

상기 메모리 콘트롤러는 복수의 메모리 모듈들(131, 133, 135, 137)의 동작을 제어하도록 복수의 메모리 모듈들(131, 133, 135, 137)에 데이터 신호, 커맨드 신호 및 어드레스 신호를 송신할 수 있다. 일 실시예에서, 상기 메모리 콘트롤러는 상기 데이터 신호, 상기 커맨드 신호 또는 상기 어드레스 신호 중 적어도 하나를 광 신호(OS)로 변환하여 복수의 메모리 모듈들(131, 133, 135, 137)에 전송할 수 있다. 즉, 상기 메모리 콘트롤러로부터 복수의 메모리 모듈들(131, 133, 135, 137)에 제공되는 기입 데이터, 커맨드 또는 어드레스가 광 신호의 형태로 전송될 수 있다. 예를 들어, 상기 메모리 콘트롤러는 복수의 메모리 모듈들(131, 133, 135, 137)에 상기 데이터 신호를 광 전송로를 통하여 광 신호의 형태로 전송하고, 상기 커맨드 신호 및 상기 어드레스 신호를 전기 신호의 형태로 전송할 수 있다. 다른 예에서, 상기 메모리 콘트롤러는 복수의 메모리 모듈들(131, 133, 135, 137)에 상기 데이터 신호, 상기 커맨드 신호 및 상기 어드레스 신호 모두를 상기 광 전송로를 통하여 상기 광 신호의 형태로 전송할 수 있다.

글로벌 광 분배부(200)는 광원(110)과 복수의 메모리 모듈들(131, 133, 135, 137) 사이에 연결되고, 광원(110)에서 생성된 광(LT)을 복수의 메모리 모듈들(131, 133, 135, 137)에 분배할 수 있다.

일 실시예에서, 글로벌 광 분배부(200)는 적어도 하나의 광 스플리터(optical splitter)를 포함할 수 있다. 상기 광 스플리터는 광원(110)에서 생성된 광(LT)을 복수의 분할된 광들로 분할하여 상기 복수의 분할된 광들을 복수의 메모리 모듈들(131, 133, 135, 137)에 각각 제공할 수 있다.

다른 실시예에서, 글로벌 광 분배부(200)는 적어도 하나의 광 스위치(optical switch)를 포함할 수 있다. 상기 광 스위치는 상기 메모리 콘트롤러로부터 제공된 제어 신호에 응답하여 복수의 메모리 모듈들(131, 133, 135, 137) 중 활성화된 메모리 모듈에 광원(110)에서 생성된 광(LT)을 선택적으로 제공할 수 있다. 예를 들어, 상기 광 스위치는 광원(110)과 복수의 메모리 모듈들(131, 133, 135, 137) 중 독출 동작을 수행하는 메모리 모듈을 연결함으로써 광원(110)에서 생성된 광(LT)이 상기 독출 동작을 수행하는 메모리 모듈에만 제공되도록 할 수 있다.

또 다른 실시예에서, 광원(110)은 상기 메모리 콘트롤러로부터 제공된 제어 신호에 응답하여 파장이 변경되는 광(LT)을 생성하고, 글로벌 광 분배부(200)는 파장 분할 다중(Wavelength Division Multiplexing; WDM) 디멀티플렉서를 포함할 수 있다.

상기 WDM 디멀티플렉서는 광원(110)에서 생성된 광(LT)을 파장에 따라 분할하여 서로 다른 파장들을 가지는 복수의 광들을 생성하고, 상기 복수의 광들을 복수의 메모리 모듈들(131, 133, 135, 137)에 각각 제공할 수 있다. 예를 들어, 상기 WDM 디멀티플렉서가 광원(110)에서 생성된 광(LT)을 파장 별로 분할하여 각 메모리 모듈(131, 133, 135, 137)에 상응하는 파장을 가지도록 분할된 광을 제공하고, 광원(110)이 상기 제어 신호에 응답하여 광(LT)의 파장을 독출 동작 또는 기입 동작을 수행하는 메모리 모듈에 상응하는 파장으로 변경함으로써, 광원(110)에서 생성된 광(LT)이 실질적으로 상기 독출 동작 또는 기입 동작을 수행하는 메모리 모듈에만 제공되도록 할 수 있다.

일 실시예에서, 실리콘 포토닉스(silicon photonics) 기술이 채용될 수 있고, 광원(110)은 III-V족 반도체 레이저, 하이브리드 실리콘 레이저(hybrid silicon laser), 올-실리콘 레이저(all-silicon laser) 등으로 구현될 수 있다. 광 인터페이스 모듈들(132, 134, 136, 138)에 포함되는 전광 변환부 및 코히런트 광전 변환부는 일반적인 반도체 제조 공정을 이용하여 구현될 수 있으며, 광원(110), 글로벌 광 분배부(200), 광 인터페이스 모듈들(132, 134, 136, 138)과 같은 구성요소들이 실리콘 도파로(silicon waveguide)를 통하여 서로 연결될 수 있다. 본 발명의 실시예들은 실리콘 포토닉스 기술에 한정되지 않고, 다양한 포토닉스 기술들이 채용될 수 있다.

전술한 바와 같이, 본 발명의 실시예들에 따른 광 메모리 시스템(100)에서, 광원(110)에서 생성된 광(LT)이 글로벌 광 분배부(200)에 의해 복수의 메모리 모듈들(131, 133, 135, 137)에 분배됨으로써, 복수의 메모리 모듈들(131, 133, 135, 137)은 광원(110)을 공유할 수 있다. 또한, 복수의 메모리 모듈들(131, 133, 135, 137)에 분배된 광이 도 1의 입출력 광 분배부(30)에 의해 재차 분배됨으로써 코히런트 수신을 위한 별도의 국부 발진 광원을 포함하지 않고, 광 변조를 위한 기존의 광원을 이용하여 수신 감도가 우수한 코히런트 수신 기술을 구현할 수 있다. 따라서 광원의 수를 감소하여 장치 및 시스템의 사이즈 및 설계 부담을 증가시키지 않으면서 저전력 및 고신뢰도의 효율적인 광통신을 수행할 수 있다.

도 8 내지 13은 도 7의 광 메모리 시스템의 실시예들을 나타내는 도면들이다. 이하 도 7의 설명과 중복되는 설명은 생략한다.

도 8을 참조하면, 광 메모리 시스템(100a)은 광원(110), 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 및 글로벌 광 분배부(GLDU)(200a)를 포함한다. 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)은 제1 내지 제4 광 인터페이스 모듈(OPT)들(132, 134, 136, 138)을 각각 포함할 수 있다.

글로벌 광 분배부(200a)는 광원(110)에서 생성된 광(LT1)을 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)에 포함된 제1 내지 제4 광 인터페이스 모듈(OPT)들(132, 134, 136, 138)에 분배할 수 있다. 글로벌 광 분배부(200a)는 광원(110)에서 생성된 광(LT1)을 분할하기 위한 적어도 하나의 1:2 광 스플리터(211, 212, 213)를 포함할 수 있다.

예를 들어, 글로벌 광 분배부(200a)는 제1 광 스플리터(211), 제2 광 스플리터(212) 및 제3 광 스플리터(213)를 포함할 수 있다. 제1 광 스플리터(211)는 광원(110)에서 생성된 광(LT1)을 제1 분할된 광(LT2) 및 제2 분할된 광(LT3)으로 분할할 수 있다. 제1 분할된 광(LT2)은 제1 메모리 모듈(131)에 포함된 제1 광 인터페이스 모듈(132)에 제공되고, 제2 분할된 광(LT3)은 제2 광 스플리터(212)에 제공될 수 있다. 또한, 제2 광 스플리터(212)는 제2 분할된 광(LT3)을 제3 분할된 광(LT4) 및 제4 분할된 광(LT5)으로 분할할 수 있다. 제3 분할된 광(LT4)은 제2 메모리 모듈(133)에 포함된 제2 광 인터페이스 모듈(134)에 제공되고, 제4 분할된 광(LT5)은 제3 광 스플리터(213)에 제공될 수 있다. 또한, 제3 광 스플리터(213)는 제4 분할된 광(LT5)을 제5 분할된 광(LT6) 및 제6 분할된 광(LT7)으로 분할할 수 있다. 제5 분할된 광(LT6)은 제3 메모리 모듈(135)에 포함된 제3 광 인터페이스 모듈(136)에 제공되고, 제6 분할된 광(LT7)은 제4 메모리 모듈(137)에 포함된 제4 광 인터페이스 모듈(138)에 제공될 수 있다.

이에 따라, 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)에 각각 포함된 제1 내지 제4 광 인터페이스 모듈들(132, 134, 136, 138)은 광원(110)에서 생성된 광(LT1)으로부터 분할된 광들(LT2, LT4, LT6, LT7)을 각각 수신할 수 있고, 분할된 광들(LT2, LT4, LT6, LT7)을 이용하여 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호로 변환하고, 메모리 콘트롤러로부터 전송된 광 신호를 코히런트 수신할 수 있다.

전술한 바와 같이, 본 발명의 일 실시예에 따른 광 메모리 시스템(100a)에서, 광원(110)에서 생성된 광(LT1)이 복수의 1:2 광 스플리터들(211, 212, 213)에 의해 복수의 메모리 모듈들(131, 133, 135, 137)에 분배됨으로써, 복수의 메모리 모듈들(131, 133, 135, 137)은 광원(110)을 공유할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 광 메모리 시스템(100a)은 적은 수의 광원을 포함할 수 있다.

도 9를 참조하면, 광 메모리 시스템(100b)은 광원(110), 제1 내지 제6 메모리 모듈들(131, 133, 135, 141, 143, 145) 및 글로벌 광 분배부(200b)를 포함한다. 제1 내지 제6 메모리 모듈들(131, 133, 135, 141, 143, 145)은 제1 내지 제6 광 인터페이스 모듈들(132, 134, 136, 142, 144, 146)을 각각 포함할 수 있다.

글로벌 광 분배부(200b)는 광원(110)에서 생성된 광(LT1)을 제1 내지 제6 메모리 모듈들(131, 133, 135, 141, 143, 145)에 포함된 제1 내지 제6 광 인터페이스 모듈들(132, 134, 136, 142, 144, 146)에 분배할 수 있다. 글로벌 광 분배부(200b)는 광원(110)에서 생성된 광(LT1)을 분할하기 위한 적어도 하나의 1:2 광 스플리터(211, 212, 213, 216, 217), 및 분할된 광이 각각의 광 인터페이스 모듈(132, 134, 136, 142, 144, 146)이 광 변조 및 코히런트 수신을 수행하는 데에 필요한 임계 광 세기(threshold optical power) 이상의 광 세기를 가지도록 상기 분할된 광을 증폭하는 적어도 하나의 광 증폭기(optical amplifier, 215)를 포함할 수 있다.

예를 들어, 글로벌 광 분배부(200b)는 제1 내지 제5 광 스플리터들(211, 212, 213, 216, 217) 및 광 증폭기(215)를 포함할 수 있다. 제1 광 스플리터(211)는 광원(110)에서 생성된 광(LT1)을 제1 분할된 광(LT2) 및 제2 분할된 광(LT3)으로 분할하여 제1 분할된 광(LT2)을 제1 메모리 모듈(131)에 포함된 제1 광 인터페이스 모듈(132)에 제공할 수 있다. 제2 광 스플리터(212)는 제2 분할된 광(LT3)을 제3 분할된 광(LT4) 및 제4 분할된 광(LT5)으로 분할하여 제3 분할된 광(LT4)을 제2 메모리 모듈(133)에 포함된 제2 광 인터페이스 모듈(134)에 제공할 수 있다. 또한, 제3 광 스플리터(213)는 제4 분할된 광(LT5)을 제5 분할된 광(LT6) 및 제6 분할된 광(LT7)으로 분할하여 제5 분할된 광(LT6)은 제3 메모리 모듈(135)에 포함된 제3 광 인터페이스 모듈(136)에 제공할 수 있다.

제6 분할된 광(LT7)은 광원(110)에서 생성된 광(LT1)이 제1 내지 제3 광 스플리터들(211, 212, 213)에 의해 분할되어 생성되므로, 제6 분할된 광(LT7)은 광원(110)에서 생성된 광(LT1)에 비해 낮은 광 세기를 가질 수 있다. 또한, 제6 분할된 광(LT7)은 각 전광 변환부(132, 134, 136, 142, 144, 146)가 광 변조 및 코히런트 수신을 수행하는 데에 필요한 임계 광 세기보다 낮은 광 세기를 가질 수 있다. 이 경우, 제6 분할된 광(LT7)이 상기 임계 광 세기 이상의 광 세기를 가지도록, 글로벌 광 분배부(200b)는 제6 분할된 광(LT7)을 증폭하는 광 증폭기(215)를 포함할 수 있다. 광 증폭기(215)는 제6 분할된 광(LT7)을 증폭하여 증폭된 광(LT8)을 생성할 수 있다.

제4 광 스플리터(216)는 증폭된 광(LT8)을 제7 분할된 광(LT9) 및 제8 분할된 광(LT10)으로 분할하여 제7 분할된 광(LT9)을 제4 메모리 모듈(141)에 포함된 제4 광 인터페이스 모듈(142)에 제공할 수 있다. 제5 광 스플리터(217)는 제8 분할된 광(LT10)을 제9 분할된 광(LT11) 및 제10 분할된 광(LT12)으로 분할하여 제9 분할된 광(LT11)을 제5 메모리 모듈(143)에 포함된 제5 광 인터페이스 모듈(144)에 제공하고, 제10 분할된 광(LT12)을 제6 메모리 모듈(145)에 포함된 제6 광 인터페이스 모듈(146)에 제공할 수 있다.

전술한 바와 같이, 본 발명의 다른 실시예에 따른 광 메모리 시스템(100b)은, 복수의 메모리 모듈들(131, 133, 135, 141, 143, 145)이 광원(110)을 공유함으로써, 적은 수의 광원을 포함할 수 있다. 또한, 광 메모리 시스템(100b)에 포함된 메모리 모듈들(131, 133, 135, 141, 143, 145)의 수가 증가되더라도, 광 분배부(200b)가 적어도 하나의 광 증폭기(215)를 포함함으로써 메모리 모듈들(131, 133, 135, 141, 143, 145)에 상기 임계 광 세기 이상의 광 세기를 가지는 광을 제공할 수 있다. 이에 따라, 본 발명의 다른 실시예에 따른 광 메모리 시스템(100b)은, 광 메모리 시스템(100b)에 포함된 메모리 모듈의 수를 용이하게 증가시킬 수 있고, 시스템 메모리 용량을 용이하게 확장시킬 수 있다.

도 10을 참조하면, 광 메모리 시스템(100c)은 광원(110), 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 및 글로벌 광 분배부(200c)를 포함한다. 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)은 제1 내지 제4 광 인터페이스 모듈들(132, 134, 136, 138)을 각각 포함할 수 있다.

글로벌 광 분배부(200c)는 광원(110)에서 생성된 광(LT1)을 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)에 포함된 제1 내지 제4 광 인터페이스 모듈들(132, 134, 136, 138)에 분배할 수 있다. 글로벌 광 분배부(200a)는 광원(110)에서 생성된 광(LT1)을 분할하기 위한 하나의 1:N 광 스플리터(220)를 포함할 수 있다.

광 스플리터(220)는 광원(110)에서 생성된 광(LT1)을 제1 분할된 광(LT2), 제2 분할된 광(LT3), 제3 분할된 광(LT4) 및 제4 분할된 광(LT5)으로 분할할 수 있다. 제1 분할된 광(LT2)은 제1 메모리 모듈(131)에 포함된 제1 광 인터페이스 모듈(132)에 제공되고, 제2 분할된 광(LT3)은 제2 메모리 모듈(133)에 포함된 제2 광 인터페이스 모듈(134)에 제공되며, 제3 분할된 광(LT4)은 제3 메모리 모듈(135)에 포함된 제3 광 인터페이스 모듈(136)에 제공되고, 제4 분할된 광(LT5)은 제4 메모리 모듈(137)에 포함된 제4 광 인터페이스 모듈(138)에 제공될 수 있다.

이에 따라, 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)에 각각 포함된 제1 내지 제4 광 인터페이스 모듈들(132, 134, 136, 138)은 광원(110)에서 생성된 광(LT1)으로부터 분할된 광들(LT2, LT3, LT4, LT5)을 각각 수신할 수 있고, 분할된 광들(LT2, LT3, LT4, LT5)을 이용하여 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호로 변환하고, 메모리 콘트롤러로부터 전송된 광 신호를 코히런트 수신할 수 있다.

전술한 바와 같이, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100c)에서, 광원(110)에서 생성된 광(LT1)이 하나의 1:N 광 스플리터(220)에 의해 복수의 메모리 모듈들(131, 133, 135, 137)에 분배됨으로써, 복수의 메모리 모듈들(131, 133, 135, 137)은 광원(110)을 공유할 수 있다. 이에 따라, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100c)은 적은 수의 광원을 포함할 수 있다.

도 11을 참조하면, 광 메모리 시스템(100d)은 광원(110), 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 및 글로벌 광 분배부(200d)를 포함한다. 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)은 제1 내지 제4 광 인터페이스 모듈들(132, 134, 136, 138)을 각각 포함할 수 있다.

글로벌 광 분배부(200d)는 광원(110)에서 생성된 광(LT1)을 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)에 포함된 제1 내지 제4 광 인터페이스 모듈들(132, 134, 136, 138)에 분배할 수 있다. 글로벌 광 분배부(200d)는 메모리 콘트롤러로부터 제공된 제어 신호에 응답하여 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 중 활성화된 메모리 모듈에 포함된 광 인터페이스 모듈에 광원(110)에서 생성된 광(LT)을 선택적으로 제공하기 위한 적어도 하나의 1:2 광 스위치(231, 233, 235)를 포함할 수 있다.

예를 들어, 글로벌 광 분배부(200d)는 제1 광 스위치(231), 제2 광 스위치(233) 및 제3 광 스위치(235)를 포함할 수 있다. 제1 광 스위치(231)는 상기 제어 신호에 응답하여 광원(110)과 제1 광 스위치(231) 사이의 제1 광 전송로(241)를 제1 광 스위치(231)와 제1 광 인터페이스 모듈(132) 사이의 제2 광 전송로(242) 또는 제1 광 스위치(231)와 제2 광 스위치(233) 사이의 제3 광 전송로(243)에 선택적으로 연결할 수 있다. 또한, 제2 광 스위치(233)는 상기 제어 신호에 응답하여 제3 광 전송로(243)를 제2 광 스위치(233)와 제2 광 인터페이스 모듈(134) 사이의 제4 광 전송로(244) 또는 제2 광 스위치(233)와 제3 광 스위치(235) 사이의 제5 광 전송로(245)에 선택적으로 연결할 수 있다. 또한, 제3 광 스위치(235)는 상기 제어 신호에 응답하여 제5 광 전송로(245)를 제3 광 스위치(235)와 제3 광 인터페이스 모듈(136) 사이의 제6 광 전송로(246) 또는 제3 광 스위치(235)와 제4 전광 변환부(138) 사이의 제7 광 전송로(248)에 선택적으로 연결할 수 있다.

일 실시예에서, 글로벌 광 분배부(200d)는 상기 메모리 콘트롤러로부터 상기 제어 신호로서 각각이 상응하는 메모리 모듈 또는 상응하는 랭크(rank)가 활성화 상태인지 여부를 나타내는 칩 선택 신호들(CSS1, CSS2, CSS3, CSS4)을 수신할 수 있다. 예를 들어, 제1 광 스위치(231)는 상기 메모리 콘트롤러로부터 상기 제어 신호로서 제1 메모리 모듈(131) 또는 제1 메모리 모듈(131)에 포함된 랭크가 활성화 상태인지 여부를 나타내는 제1 칩 선택 신호(CSS1)를 수신하고, 제2 광 스위치(233)는 상기 메모리 콘트롤러로부터 상기 제어 신호로서 제2 메모리 모듈(133) 또는 제2 메모리 모듈(133)에 포함된 랭크가 활성화 상태인지 여부를 나타내는 제2 칩 선택 신호(CSS2)를 수신하며, 제3 광 스위치(235)는 상기 메모리 콘트롤러로부터 상기 제어 신호로서 제3 메모리 모듈(135) 또는 제3 메모리 모듈(135)에 포함된 랭크가 활성화 상태인지 여부를 나타내는 제3 칩 선택 신호(CSS3) 및/또는 제4 메모리 모듈(137) 또는 제4 메모리 모듈(137)에 포함된 랭크가 활성화 상태인지 여부를 나타내는 제4 칩 선택 신호(CSS4)를 수신할 수 있다. 글로벌 광 분배부(200d)는 제1 칩 선택 신호(CSS1), 제2 칩 선택 신호(CSS2), 제3 칩 선택 신호(CSS3) 및/또는 제4 칩 선택 신호(CSS4)에 응답하여 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 중 활성화된 메모리 모듈 또는 활성화된 랭크를 포함하는 메모리 모듈에 광원(110)에서 생성된 광(LT)을 제공할 수 있다.

예를 들어, 제1 칩 선택 신호(CSS1)가 제1 메모리 모듈(131)이 활성화 상태인 것(즉 독출 동작 또는 기입 동작을 수행하는 것)을 나타내는 제1 로직 레벨을 가지고, 제2 및 제3 칩 선택 신호들(CSS2, CSS3)이 제2 로직 레벨을 가지는 경우, 제1 광 스위치(231)는 제1 로직 레벨을 가지는 제1 칩 선택 신호(CSS1)에 응답하여 제1 광 전송로(241)를 제2 광 전송로(242)에 연결할 수 있다. 이에 따라, 광원(110)에서 생성된 광(LT)이 제1 광 전송로(241) 및 제2 광 전송로(242)를 통하여 활성화 상태인 제1 메모리 모듈(131)에 포함된 제1 광 인터페이스 모듈(132)에 제공될 수 있다.

또한, 제2 칩 선택 신호(CSS2)가 제2 메모리 모듈(133)이 활성화 상태인 것을 나타내는 제1 로직 레벨을 가지고, 제1 및 제3 칩 선택 신호들(CSS1, CSS3)이 제2 로직 레벨을 가지는 경우, 제1 광 스위치(231)는 제2 로직 레벨을 가지는 제1 칩 선택 신호(CSS1)에 응답하여 제1 광 전송로(241)를 제3 광 전송로(243)에 연결하고, 제2 광 스위치(233)는 제1 로직 레벨을 가지는 제2 칩 선택 신호(CSS2)에 응답하여 제3 광 전송로(243)를 제4 광 전송로(244)에 연결할 수 있다. 이에 따라, 광원(110)에서 생성된 광(LT)이 제1 광 전송로(241), 제3 광 전송로(243) 및 제4 광 전송로(244)를 통하여 활성화 상태인 제2 메모리 모듈(133)에 포함된 제2 광 인터페이스 모듈(134)에 제공될 수 있다.

또한, 제3 칩 선택 신호(CSS3)가 제3 메모리 모듈(133)이 활성화 상태인 것을 나타내는 제1 로직 레벨을 가지고, 제1 및 제2 칩 선택 신호들(CSS1, CSS2)이 제2 로직 레벨을 가지는 경우, 제1 광 스위치(231)는 제2 로직 레벨을 가지는 제1 칩 선택 신호(CSS1)에 응답하여 제1 광 전송로(241)를 제3 광 전송로(243)에 연결하고, 제2 광 스위치(233)는 제2 로직 레벨을 가지는 제2 칩 선택 신호(CSS2)에 응답하여 제3 광 전송로(243)를 제5 광 전송로(245)에 연결하며, 제3 광 스위치(235)는 제1 로직 레벨을 가지는 제3 칩 선택 신호(CSS3)에 응답하여 제5 광 전송로(245)를 제6 광 전송로(246)에 연결할 수 있다. 이에 따라, 광원(110)에서 생성된 광(LT)이 제1 광 전송로(241), 제3 광 전송로(243), 제5 광 전송로(245) 및 제6 광 전송로(246)를 통하여 활성화 상태인 제3 메모리 모듈(135)에 포함된 제3 광 인터페이스 모듈(136)에 제공될 수 있다.

또한, 제4 메모리 모듈(137)이 활성화 상태이거나 독출 동작 또는 기입 동작을 수행하는 경우, 제1 내지 제3 칩 선택 신호들(CSS1, CSS2, CSS3)이 모두 제2 로직 레벨을 가질 수 있고, 제1 광 스위치(231)는 제2 로직 레벨을 가지는 제1 칩 선택 신호(CSS1)에 응답하여 제1 광 전송로(241)를 제3 광 전송로(243)에 연결하고, 제2 광 스위치(233)는 제2 로직 레벨을 가지는 제2 칩 선택 신호(CSS2)에 응답하여 제3 광 전송로(243)를 제5 광 전송로(245)에 연결하며, 제3 광 스위치(235)는 제2 로직 레벨을 가지는 제3 칩 선택 신호(CSS3)에 응답하여 제5 광 전송로(245)를 제7 광 전송로(247)에 연결할 수 있다. 이에 따라, 광원(110)에서 생성된 광(LT)이 제1 광 전송로(241), 제3 광 전송로(243), 제5 광 전송로(245) 및 제7 광 전송로(247)를 통하여 활성화 상태인 제4 메모리 모듈(137)에 포함된 제4 광 인터페이스 모듈(138)에 제공될 수 있다.

전술한 바와 같이, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100d)에서, 광원(110)에서 생성된 광(LT1)이 복수의 1:2 광 스위치들(231, 233, 235)에 의해 복수의 메모리 모듈들(131, 133, 135, 137)에 분배됨으로써, 복수의 메모리 모듈들(131, 133, 135, 137)은 광원(110)을 공유할 수 있다. 이에 따라, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100d)은 적은 수의 광원을 포함할 수 있다. 또한, 복수의 1:2 광 스위치들(231, 233, 235)은 광원(110)을 복수의 메모리 모듈들(131, 133, 135, 137) 중 활성화 상태인 또는 독출 동작을 수행하는 메모리 모듈에 연결함으로써, 상기 활성화 상태인 메모리 모듈에만 광원(110)에서 생성된 광(LT)을 제공할 수 있다.

이에 따라, 비활성화 상태(예를 들어, 대기(ready) 또는 유휴(idle) 상태)인 메모리 모듈에도 광을 제공하는 종래의 광 메모리 시스템에 비하여, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100d)은 상기 활성화 상태인 메모리 모듈에만 광(LT)을 제공함으로써 전력 소모를 감소시킬 수 있다. 게다가, 메모리 모듈들(131, 133, 135, 137)의 수가 증가하더라도 광원(110)의 수 또는 전력 소모가 증가하지 않으므로, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100d)은 메모리 모듈의 수가 용이하게 증가될 수 있고, 시스템 메모리 용량이 용이하게 확장될 수 있다.

도 12를 참조하면, 광 메모리 시스템(100e)은 광원(110), 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 및 글로벌 광 분배부(200e)를 포함한다. 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)은 제1 내지 제4 광 인터페이스 모듈들(132, 134, 136, 138)을 각각 포함할 수 있다.

글로벌 광 분배부(200e)는 광원(110)에서 생성된 광(LT1)을 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)에 포함된 제1 내지 제4 광 인터페이스 모듈들(132, 134, 136, 138)에 분배할 수 있다. 글로벌 광 분배부(200e)는 메모리 콘트롤러로부터 제공된 제어 신호에 응답하여 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 중 활성화된 메모리 모듈에 포함된 전광 변환부에 광원(110)에서 생성된 광(LT)을 선택적으로 제공하기 위한 하나의 1:N 광 스위치(250)를 포함할 수 있다.

광 스위치(250)는 상기 제어 신호에 응답하여 광원(110)과 광 스위치(250) 사이의 제1 광 전송로(241)를 광 스위치(250)와 제1 전광 변환부(132) 사이의 제2 광 전송로(242), 광 스위치(250)와 제2 전광 변환부(134) 사이의 제3 광 전송로(244), 광 스위치(250)와 제3 전광 변환부(136) 사이의 제4 광 전송로(246) 또는 광 스위치(250)와 제4 전광 변환부(138) 사이의 제5 광 전송로(248)에 선택적으로 연결할 수 있다.

일 실시예에서, 광 스위치(250)는 상기 메모리 콘트롤러로부터 상기 제어 신호로서 칩 선택 신호(CSS)를 수신할 수 있다. 예를 들어, 광 스위치(250)는 상기 메모리 콘트롤러로부터 제1 메모리 모듈(131)이 활성화 상태인지 여부를 나타내는 제1 칩 선택 신호, 제2 메모리 모듈(133)이 활성화 상태인지 여부를 나타내는 제2 칩 선택 신호, 제3 메모리 모듈(135)이 활성화 상태인지 여부를 나타내는 제3 칩 선택 신호 및 제4 메모리 모듈(137)이 활성화 상태인지 여부를 나타내는 제4 칩 선택 신호를 수신할 수 있다. 광 스위치(250)는 상기 제1 내지 제4 칩 선택 신호들에 응답하여 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 중 활성화된 메모리 모듈에 광원(110)에서 생성된 광(LT)을 제공할 수 있다.

예를 들어, 상기 제1 칩 선택 신호가 제1 로직 레벨을 가지는 경우, 광 스위치(250)는 제1 광 전송로(241)를 제2 광 전송로(242)에 연결하여 광원(110)에서 생성된 광(LT)이 활성화 상태인 (즉 독출 동작 또는 기입 동작을 수행하는) 제1 메모리 모듈(131)에 포함된 제1 광 인터페이스 모듈(132)에 제공되도록 할 수 있다. 또한, 상기 제2 칩 선택 신호가 제1 로직 레벨을 가지는 경우, 광 스위치(250)는 제1 광 전송로(241)를 제3 광 전송로(244)에 연결하여 광원(110)에서 생성된 광(LT)이 활성화 상태인 제2 메모리 모듈(133)에 포함된 제2 광 인터페이스 모듈(134)에 제공되도록 할 수 있다. 또한, 상기 제3 칩 선택 신호가 제1 로직 레벨을 가지는 경우, 광 스위치(250)는 제1 광 전송로(241)를 제4 광 전송로(246)에 연결하여 광원(110)에서 생성된 광(LT)이 활성화 상태인 제3 메모리 모듈(135)에 포함된 제3 광 인터페이스 모듈(136)에 제공되도록 할 수 있다. 또한, 상기 제4 칩 선택 신호가 제1 로직 레벨을 가지는 경우, 광 스위치(250)는 제1 광 전송로(241)를 제5 광 전송로(248)에 연결하여 광원(110)에서 생성된 광(LT)이 활성화 상태인 제4 메모리 모듈(137)에 포함된 제4 광 인터페이스 모듈(138)에 제공되도록 할 수 있다.

전술한 바와 같이, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100d)에서, 광원(110)에서 생성된 광(LT1)이 하나의 1:N 광 스위치(250)에 의해 복수의 메모리 모듈들(131, 133, 135, 137)에 분배됨으로써, 복수의 메모리 모듈들(131, 133, 135, 137)은 광원(110)을 공유할 수 있다. 이에 따라, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100e)은 적은 수의 광원을 포함할 수 있다. 또한, 광 스위치(250)가 광원(110)을 복수의 메모리 모듈들(131, 133, 135, 137) 중 활성화 상태인 또는 독출 동작을 수행하는 메모리 모듈에 연결함으로써, 상기 활성화 상태인 메모리 모듈에만 광원(110)에서 생성된 광(LT)을 제공할 수 있다. 이에 따라, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100e)은 전력 소모를 감소시킬 수 있다. 게다가, 메모리 모듈들(131, 133, 135, 137)의 수가 증가하더라도 광원(110)의 수 또는 전력 소모가 증가하지 않으므로, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100e)은 메모리 모듈의 수가 용이하게 증가될 수 있고, 시스템 메모리 용량이 용이하게 확장될 수 있다.

도 13을 참조하면, 광 메모리 시스템(100f)은 광원(110a), 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 및 글로벌 광 분배부(200f)를 포함한다. 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)은 제1 내지 제4 광 인터페이스 모듈들(132, 134, 136, 138)을 각각 포함할 수 있다.

광원(110a)은 광(LT)을 생성한다. 광원(110a)은 제어 신호에 응답하여 광(LT)의 파장을 변경하는 파장 가변 광원(tunable light source)일 수 있다. 일 실시예에서, 광원(110a)은 메모리 콘트롤러로부터 상기 제어 신호로서 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 중 활성화된 메모리 모듈을 나타내는 칩 선택 신호(CSS)를 수신하고, 칩 선택 신호(CSS)에 응답하여 광(LT)의 파장을 변경할 수 있다. 예를 들어, 칩 선택 신호(CSS)가 제1 메모리 모듈(131)이 활성화 상태인 것을 나타내는 경우, 광원(110a)은 광(LT)의 파장을 제1 파장(λ1)으로 변경할 수 있고, 칩 선택 신호(CSS)가 제2 메모리 모듈(133)이 활성화 상태인 것을 나타내는 경우, 광원(110a)은 광(LT)의 파장을 제2 파장(λ2)으로 변경할 수 있으며, 칩 선택 신호(CSS)가 제3 메모리 모듈(135)이 활성화 상태인 것을 나타내는 경우, 광원(110a)은 광(LT)의 파장을 제3 파장(λ3)으로 변경할 수 있고, 칩 선택 신호(CSS)가 제4 메모리 모듈(137)이 활성화 상태인 것을 나타내는 경우, 광원(110a)은 광(LT)의 파장을 제4 파장(λ4)으로 변경할 수 있다.

글로벌 광 분배부(200f)는 광원(110)에서 생성된 광(LT)을 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)에 포함된 제1 내지 제4 광 인터페이스 모듈들(132, 134, 136, 138)에 분배할 수 있다. 글로벌 광 분배부(200f)는 광원(110)에서 생성된 광(LT)을 파장에 따라 분할하여 서로 다른 파장들(λ1, λ2, λ3, λ4)을 가지는 복수의 광들(LT1, LT2, LT3, LT4)을 생성하고, 복수의 광들(LT1, LT2, LT3, LT4)을 복수의 메모리 모듈들(131, 133, 135, 137)에 각각 제공하는 파장 분할 다중(Wavelength Division Multiplexing; WDM) 디멀티플렉서(270)를 포함할 수 있다.

예를 들어, WDM 디멀티플렉서(270)는 광원(110)에서 생성된 광(LT)을 파장에 따라 제1 파장(λ1)을 가진 제1 광(LT1), 제2 파장(λ2)을 가진 제2 광(LT2), 제3 파장(λ3)을 가진 제3 광(LT3) 및 제4 파장(λ4)을 가진 제4 광(LT4)으로 분할하고, 제1 파장(λ1)을 가진 제1 광(LT1)을 제1 메모리 모듈(131)에 포함된 제1 광 인터페이스 모듈(132)에 제공하고, 제2 파장(λ2)을 가진 제2 광(LT2)을 제2 메모리 모듈(133)에 포함된 제2 광 인터페이스 모듈(134)에 제공하며, 제3 파장(λ3)을 가진 제3 광(LT3)을 제3 메모리 모듈(135)에 포함된 제3 광 인터페이스 모듈(136)에 제공하고, 제4 파장(λ4)을 가진 제4 광(LT4)을 제4 메모리 모듈(137)에 포함된 제4 광 인터페이스 모듈(138)에 제공할 수 있다.

이와 같이, 광원(110a)이 활성화된 메모리 모듈을 나타내는 칩 선택 신호(CSS)에 응답하여 상기 활성화된 메모리 모듈에 상응하는 파장을 가지는 광(LT)을 생성하고, WDM 디멀티플렉서(270)가 광원(110)에서 생성된 광(LT)을 파장 별로 분할하여 각 메모리 모듈(131, 133, 135, 137)에 상응하는 파장을 가지도록 분할된 광을 제공하므로, 광원(110)에서 생성된 광(LT)이 실질적으로 상기 활성화된 메모리 모듈에만 제공될 수 있다. 예를 들어, 칩 선택 신호(CSS)가 제3 메모리 모듈(135)이 활성화 상태인 것, 즉 독출 동작 또는 기입 동작을 수행하는 것을 나타내는 경우, 광원(110a)은 광(LT)의 파장을 제3 파장(λ3)으로 변경할 수 있고, WDM 디멀티플렉서(270)는 제3 광(LT3)으로서 광원(110a)에서 생성된 광(LT) 중 제3 파장(λ3)을 가진 부분, 즉 광원(110a)에서 생성된 광(LT)을 실질적으로 그대로 제3 메모리 모듈(135)에 제공할 수 있다. 이때, 광원(110a)에서 생성된 광(LT)은 제1, 제2 및 제4 파장(λ1, λ2, λ4) 영역에서 약 0의 광 세기를 가질 수 있고, 이에 따라, 제1, 제2 및 제4 메모리 모듈들(131, 133, 137)에 각각 제공되는 제1, 제2 및 제4 광들(LT1, LT2, LT4)은 약 0의 광 세기를 가질 수 있다. 즉, 비활성화 상태인 제1, 제2 및 제4 메모리 모듈들(131, 133, 137)에는 실질적으로 광이 제공되지 않을 수 있다.

전술한 바와 같이, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100f)에서, 복수의 메모리 모듈들(131, 133, 135, 137)이 광원(110a)을 공유하므로, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100f)은 적은 수의 광원을 포함할 수 있다. 또한, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100f)에서, 상기 활성화 상태인 메모리 모듈에만 광원(110a)에서 생성된 광(LT)이 제공되므로, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100f)은 전력 소모를 감소시킬 수 있다. 게다가, 메모리 모듈들(131, 133, 135, 137)의 수가 증가하더라도 광원(110a)의 수 또는 전력 소모가 증가하지 않으므로, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100f)은 메모리 모듈의 수가 용이하게 증가될 수 있고, 시스템 메모리 용량이 용이하게 확장될 수 있다.

이와 같이, 도 8 내지 13에 도시된 본 발명의 실시예들에 따른 광 메모리 시스템들은 복수의 메모리 모듈들이 광원을 공유하므로 적은 수의 광원을 포함할 수 있다. 또한 본 발명의 실시예들에 따른 광 메모리 시스템들은 각각의 메모리 모듈에 포함된 전술한 바와 같은 광 인터페이스 모듈을 이용하여, 별도의 국부 발진 광원을 포함하지 않고, 광 변조를 위한 기존의 광원을 이용하여 수신 감도가 우수한 코히런트 수신 기술을 구현함으로써 광원의 수를 감소하여 장치 및 시스템의 사이즈 및 설계 부담을 증가시키지 않으면서 저전력 및 고신뢰도의 효율적인 광통신을 수행할 수 있다.

도 14는 본 발명의 실시예들에 따른 광 메모리 시스템을 나타내는 블록도이다.

도 14를 참조하면, 광 메모리 시스템(100)은 메모리 콘트롤러(510)에 연결된다. 광 메모리 시스템(100)은 광원(110), 복수의 메모리 모듈들(131, 133, 135, 137) 및 글로벌 광 분배부(200)를 포함할 수 있다.

메모리 콘트롤러(510)는 전속적인 광원(560)으로부터 생성된 광을 수신하여 광 통신을 수행하는 광 인터페이스 모듈(512)을 포함할 수 있다. 메모리 콘트롤러(510)는 광 메모리 시스템(100)을 제어할 수 있다. 예를 들어, 메모리 콘트롤러(510)는 복수의 메모리 모듈들(131, 133, 135, 137)의 동작을 제어하도록 복수의 메모리 모듈들(131, 133, 135, 137)에 데이터 신호, 커맨드 신호 및 어드레스 신호를 송신할 수 있다. 일 실시예에서, 메모리 콘트롤러(510)는 상기 데이터 신호, 상기 커맨드 신호 또는 상기 어드레스 신호 중 적어도 하나를 광 신호(OS2)로 변환하여 복수의 메모리 모듈들(131, 133, 135, 137)에 포함된 복수의 광 인터페이스 모듈들(132, 134, 136, 138)에 제공할 수 있다. 또한, 일 실시예에서, 각 메모리 모듈(131, 133, 135, 137)에 포함된 복수의 메모리 장치들(160)로부터 독출된 데이터 신호는 광 인터페이스 모듈들(132, 134, 136, 138)에 의해 광 신호(OS1)로 변환되고, 메모리 콘트롤러(510)는 광 메모리 시스템(100)으로부터 상기 독출된 데이터 신호로서 광 신호(OS1)를 수신할 수 있다. 실시예에 따라, 복수의 메모리 모듈들(131, 133, 135, 137)은 메모리 콘트롤러(510)에 멀티-드롭 방식 또는 데이지 체인 방식으로 연결될 수 있다.

각 메모리 모듈(131, 133, 135, 137)은 복수의 메모리 장치들(160) 및 광 인터페이스 모듈들(132, 134, 136, 138)을 포함한다. 예를 들어, 복수의 메모리 장치들(160)은 DRAM, SRAM, PRAM, FRAM, RRAM, MRAM 등으로 구현될 수 있다. 광 인터페이스 모듈들(132, 134, 136, 138)은 광원(110)으로부터 광 분배부(200)를 통하여 수신된 광(LT)을 이용하여 복수의 메모리 장치들(160)로부터 출력된 전기 신호, 예를 들어 상기 데이터 신호를 광 신호(OS1)로 변환하고, 광 신호(OS1)를 메모리 콘트롤러(510)에 제공할 수 있다. 메모리 콘트롤러(510)는 광 신호(OS1)를 전기 신호로 변환하여 상기 데이터 신호를 복원할 수 있다.

또한, 광 인터페이스 모듈들(132, 134, 136, 138)은 광원(110)으로부터 광 분배부(200)를 통하여 수신된 광(LT)을 이용하여 메모리 콘트롤러(510)로부터 제공된 광 신호(OS2)를 수신하는 코히런트 수신기들을 포함할 수 있다. 상기 코히런트 수신기들로부터 제공된 전기 신호는 복수의 메모리 장치들(160)에 제공될 수 있다.

본 발명의 실시예들에 따른 메모리 콘트롤러(510)와 광 메모리 시스템(100) 사이에서, 상기 데이터 신호, 상기 커맨드 신호 및/또는 상기 어드레스 신호가 광 신호(OS1, OS2)로서 송수신되므로, 임피던스 부정합(impedance mismatch) 문제가 발생되지 않으며, 메모리 콘트롤러(510)에 연결되는 메모리 모듈들(131, 133, 135, 137)의 수가 증가하더라도 신호 충실도(signal integrity)가 저하되지 않는다. 게다가, 본 발명의 실시예들에 따른 광 메모리 시스템(100)에서, 복수의 메모리 모듈들(131, 133, 135, 137)이 광원(110)을 공유하고 별도의 국부 발진 광원 없이 코히런트 수신을 수행하므로, 메모리 모듈의 수가 용이하게 증가될 수 있고, 시스템 메모리 용량이 용이하게 확장될 수 있다.

도 15 및 16은 도 14의 메모리 콘트롤러에 포함되는 광 인터페이스 모듈의 실시예들을 나타내는 도면들이다.

도 15를 참조하면, 광 인터페이스 모듈(14)은 입출력 광 분배부(IOLDU)(34), 전광 변환부(54) 및 코히런트 광전 변환부(74)를 포함한다.

입출력 광 분배부(34)는 수신된 광(LT)을 분할하여 송신용 광(LTT) 및 수신용 광(LTR)을 제공한다. 전광 변환부(54)는 송신용 광(LTT) 및 송신 전기 신호(EST)에 상응하는 기입 데이터 전기 신호(EWD)와 코맨드-어드레스 전기 신호(ECA)에 기초하여 변조 동작을 수행하여 송신 광 신호(OST)에 상응하는 기입 데이터 광 신호(OWD)와 코맨드-어드레스 광 신호(OCA)를 발생한다. 코히런트 광전 변환부(74)는 수신용 광(LTR) 및 수신 광 신호(OSR)에 상응하는 독출 데이터 광 신호(ORD)에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호(ESR)에 상응하는 독출 데이터 전기 신호(ERD)를 발생한다.

광 인터페이스 모듈(14)은 메모리 모듈과 광 통신으로 데이터를 교환하는 구성을 가질 수 있다. 이를 위하여, 전광 변환부(54)는 송신용 광(LTT) 및 k비트(k는 자연수)의 기입 데이터 전기 신호(EWD)에 기초하여 k비트의 기입 데이터 광 신호(OWD)를 발생하는 k개(k 는 자연수)의 광 변조기들(OMD11~OMD1k)을 포함할 수 있다. 코히런트 광전 변환부(74)는 수신용 광(LTR) 및 k비트의 독출 데이터 광 신호(ORD)에 기초하여 k비트의 독출 데이터 전기 신호(ERD)를 발생하는 k개의 코히런트 수신기들(CRX1~CRXk)을 포함할 수 있다.

한편 광 인터페이스 모듈(14)은 상기 메모리 모듈로 광 통신으로 코맨드 및 어드레스를 송신하는 구성을 가질 수 있다. 이를 위하여, 전광 변환부(54)는 송신용 광(LTT) 및 p비트(p는 자연수)의 코맨드-어드레스 전기 신호(ECA)에 기초하여 p비트의 코맨드-어드레스 광 신호(OCA)를 발생하는 p개의 광 변조기들(OMD21~OMD2p)을 더 포함할 수 있다.

이와 같이, 데이터가 k비트의 데이터 광 신호들(ORD, OWD)로 전송되고 코맨드-어드레스는 p비트의 광 신호(OCA)로 전송되는 경우, 입출력 광 분배부(34)는 수신된 광(LT)을 2k+p개로 분할하여 분할된 광들을 각각 k+p개의 광 변조기들(OMD11~OMD1k, OMD21~OMD2p) 및 k개의 코히런트 수신기들(CRX1~CRXk)로 제공하는 1x(2k+p) 광 스플리터로 구현될 수 있다.

도 16을 참조하면, 광 인터페이스 모듈(15)은 입출력 광 분배부(IOLDU)(35), 전광 변환부(55) 및 코히런트 광전 변환부(75)를 포함한다.

입출력 광 분배부(35)는 수신된 광(LT)을 분할하여 송신용 광(LTT) 및 수신용 광(LTR)을 제공한다. 전광 변환부(55)는 송신용 광(LTT) 및 송신 전기 신호(EST)에 상응하는 기입 데이터 전기 신호(EWD)에 기초하여 변조 동작을 수행하여 송신 광 신호(OST)에 상응하는 기입 데이터 광 신호(OWD)를 발생한다. 코히런트 광전 변환부(75)는 수신용 광(LTR) 및 수신 광 신호(OSR)에 상응하는 독출 데이터 광 신호(ORD)에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호(ESR)에 상응하는 독출 데이터 전기 신호(ERD)를 발생한다.

광 인터페이스 모듈(15)은 메모리 모듈과 광 통신으로 데이터를 교환하는 구성을 가질 수 있다. 이를 위하여, 전광 변환부(55)는 송신용 광(LTT) 및 k비트(k는 자연수)의 기입 데이터 전기 신호(EWD)에 기초하여 k비트의 기입 데이터 광 신호(OWD)를 발생하는 k개(k 는 자연수)의 광 변조기들(OMD1~OMDk)을 포함할 수 있다. 코히런트 광전 변환부(75)는 수신용 광(LTR) 및 k비트의 독출 데이터 광 신호(ORD)에 기초하여 k비트의 독출 데이터 전기 신호(ERD)를 발생하는 k개의 코히런트 수신기들(CRX1~CRXk)을 포함할 수 있다.

한편 광 인터페이스 모듈(15)은 상기 메모리 모듈로 전기 통신으로 코맨드 및 어드레스를 송신하는 구성을 가질 수 있다. 이를 위하여, 광 인터페이스 모듈(15)은 전기적 송신부(85)를 더 포함할 수 있다. 전기적 송신부(85)는 p비트의 코맨드-어드레스 전기 신호(ECA)를 전기적 채널로 출력하는 p개의 송신 드라이버들(TX1~TXp)을 포함할 수 있다.

이와 같이, 데이터가 k비트의 데이터 광 신호들(ORD, OWD)로 전송되고 코맨드-어드레스는 p비트의 전기 신호(ECA)로 전송되는 경우, 입출력 광 분배부(35)는 수신된 광(LT)을 2k개로 분할하여 분할된 광들을 각각 k개의 광 변조기들(OMD1~OMDk) 및 k개의 코히런트 수신기들(CRX1~CRXk)로 제공하는 1x2k 광 스플리터로 구현될 수 있다.

도 17은 메모리 콘트롤러와 복수의 메모리 모듈들의 광 연결을 설명하기 위한 도면이다. 도 17에서 광원은 편의상 도시를 생략하였다.

도 17을 참조하면, 일 실시예에서, 복수의 메모리 모듈들(131, 133, 135, 137)이 메모리 콘트롤러(510)에 멀티-드롭 방식으로 연결될 수 있다. 복수의 메모리 모듈들(131, 133, 135, 137)이 광 커플러들(optical coupler, 521, 523, 525, 531, 533, 535)을 통하여 메모리 콘트롤러(510)에 연결될 수 있다.

예를 들어, 복수의 메모리 모듈들(131, 133, 135, 137)에 포함된 복수의 광 인터페이스 모듈들(132, 134, 136, 138)로부터 출력된 제1 광 신호(OS1)가 적어도 하나의 광 결합기(optical combiner, 521, 523, 535)를 통하여 제1 광 전송로(optical transmission line, 520)로 인가되고, 메모리 콘트롤러(510)의 광 인터페이스 모듈(512)은 제1 광 전송로(520)를 통하여 제1 광 신호(OS1)를 수신할 수 있다. 또한, 메모리 콘트롤러(510)의 광 인터페이스 모듈(512)은 제2 광 전송로(530)에 제2 광 신호(OS2)를 인가하고, 복수의 메모리 모듈들(131, 133, 135, 137)에 포함된 복수의 광 인터페이스 모듈들(132, 134, 136, 138)은 제2 광 전송로(530)로부터 적어도 하나의 광 스플리터(531, 533, 535)를 통하여 제2 광 신호(OS2)를 수신할 수 있다. 실시예에 따라, 제1 및 제2 광 전송로들(520, 530)은 광섬유(optical fiber), 광 도파로(optical waveguide), 실리콘 도파로(silicon waveguide) 등으로 구현될 수 있다.

한편, 도 17에는 복수의 메모리 모듈들(131, 133, 135, 137)이 메모리 콘트롤러(510)에 멀티-드롭 방식으로 연결된 예가 도시되어 있으나, 실시예에 따라, 복수의 메모리 모듈들(131, 133, 135, 137)은 메모리 콘트롤러(510)에 다양한 방식으로 연결될 수 있다. 일 실시예에서, 복수의 메모리 모듈들(131, 133, 135, 137)이 메모리 콘트롤러(510)에 데이지-체인 방식으로 연결될 수 있다. 이 경우, 메모리 콘트롤러(510)와 복수의 메모리 모듈들(131, 133, 135, 137)은 광 커플러들(521, 523, 525, 531, 533, 535)을 대신하여 광 전송로들(520, 530)을 복수의 광 인터페이스 모듈들(132, 134, 136, 138)에 선택적으로 연결하는 적어도 하나의 광 스위치를 통하여 연결될 수 있다.

도 18 및 19는 본 발명의 실시예들에 따른 복수의 채널들을 가지는 광 메모리 시스템의 예들을 나타내는 블록도들이다.

도 18을 참조하면, 메모리 콘트롤러(510)는 제1 채널(CH1) 및 제2 채널(CH2)을 가진다. 제1 채널(CH1)에는 복수의 제1 메모리 모듈들(131, 133, 135, 137)이 연결되고, 제2 채널(CH2)에는 복수의 제2 메모리 모듈들(181, 183, 185, 187)이 연결된다. 제1 광원(110)과 복수의 제1 메모리 모듈들(131, 133, 135, 137) 사이에는 제1 광 분배부(200)가 연결되고, 제2 광원(160)과 복수의 제2 메모리 모듈들(181, 183, 185, 187) 사이에는 제2 광 분배부(290)가 연결된다. 메모리 콘트롤러(510)는 전속적인 광원(560)에 연결될 수 있다.

제1 광원(110)에서 생성된 제1 광(LT1)은 제1 광 분배부(200)를 통하여 제1 채널(CH1)에 연결된 복수의 제1 메모리 모듈들(131, 133, 135, 137)에 분배되고, 복수의 제1 메모리 모듈들(131, 133, 135, 137)은 제1 광원(110)에서 생성된 제1 광(LT1)을 이용하여 광 신호를 생성할 수 있다. 또한, 제2 광원(160)에서 생성된 제2 광(LT2)은 제2 광 분배부(290)를 통하여 제2 채널(CH2)에 연결된 복수의 제2 메모리 모듈들(181, 183, 185, 187)에 분배되고, 복수의 제2 메모리 모듈들(181, 183, 185, 187)은 제2 광원(160)에서 생성된 제2 광(LT2)을 이용하여 광 신호를 생성할 수 있다.

도 18에 도시된 바와 같이, 메모리 콘트롤러(510)는 복수의 채널들(CH1, CH2)을 가질 수 있고, 각 채널마다 하나의 광원이 구비될 수 있으며, 각 채널에 연결된 복수의 메모리 모듈들은 상기 광원을 공유할 수 있다.

도 19를 참조하면, 메모리 콘트롤러(510)는 제1 채널(CH1) 및 제2 채널(CH2)을 가진다. 제1 채널(CH1)에는 복수의 제1 메모리 모듈들(131, 133, 135, 137)이 연결되고, 제2 채널(CH2)에는 복수의 제2 메모리 모듈들(181, 183, 185, 187)이 연결된다. 광원(110)은 광 스플리터(190)에 연결된다. 광 스플리터(190)와 복수의 제1 메모리 모듈들(131, 133, 135, 137) 사이에는 제1 광 분배부(200)가 연결되고, 광 스플리터(190)와 복수의 제2 메모리 모듈들(181, 183, 185, 187) 사이에는 제2 광 분배부(290)가 연결된다.

광 스플리터(190)는 광원(110)에서 생성된 광(LT)을 분할하여 분할된 광들을 제1 광 분배부(200) 및 제2 광 분배부(290)에 각각 제공할 수 있다. 제1 광 분배부(200)는 광원(110)으로부터 광 스플리터(190)를 통하여 수신된 광(LT)을 제1 채널(CH1)에 연결된 복수의 제1 메모리 모듈들(131, 133, 135, 137)에 분배하고, 제2 광 분배부(290)는 광원(110)으로부터 광 스플리터(190)를 통하여 수신된 광(LT)을 제2 채널(CH2)에 연결된 복수의 제2 메모리 모듈들(181, 183, 185, 187)에 분배할 수 있다.

도 19에 도시된 바와 같이, 하나의 광원(110)이 구비될 수 있으며, 복수의 메모리 모듈들(131, 133, 135, 137, 181, 183, 185, 187)은 하나의 광원(110)을 공유할 수 있다.

도 20은 본 발명의 실시예들에 따른 광 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.

도 20을 참조하면, 컴퓨팅 시스템(600)은 프로세서(610), 입출력 허브(620), 입출력 콘트롤러 허브(630), 그래픽 카드(650) 및 광 메모리 시스템(100)을 포함할 수 있다. 실시예에 따라, 컴퓨팅 시스템(600)은 개인용 컴퓨터(personal computer), 서버 컴퓨터(server computer), 워크스테이션(workstation), 노트북(laptop computer) 등과 같은 임의의 컴퓨팅 시스템일 수 있다.

프로세서(610)는 도 15의 보드(670) 상에 장착될 수 있다. 프로세서(610)는 특정 계산들 또는 태스크들을 수행할 수 있다. 예를 들어, 프로세서(610)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 실시예에 따라, 프로세서(610)는 하나의 프로세서 코어(processor core)를 포함하거나, 복수의 프로세서 코어들을 포함할 수 있다. 예를 들어, 프로세서(610)는 듀얼 코어, 쿼드 코어, 헥사 코어 등의 멀티 코어를 포함할 수 있다. 한편, 도 15에는 하나의 프로세서(610)가 도시되어 있으나, 컴퓨팅 시스템(600)은 복수의 프로세서들을 포함할 수 있다.

프로세서(610)는 광 메모리 시스템(100)을 제어하는 메모리 콘트롤러(510)를 포함할 수 있다. 프로세서(610)에 포함된 메모리 콘트롤러(510)는 집적 메모리 콘트롤러(Integrated Memory Controller; IMC)라고 명명될 수 있다. 메모리 콘트롤러(510)와 광 메모리 시스템(100) 사이의 메모리 인터페이스는 적어도 하나의 광 전송로(540)를 포함하는 하나 이상의 채널들로 구현될 수 있다. 실시예에 따라, 메모리 콘트롤러(510)는 입출력 허브(620) 내에 위치할 수도 있는데, 메모리 콘트롤러(510)를 포함하는 입출력 허브(620)는 메모리 콘트롤러 허브(Memory Controller Hub; MCH)라고 명명될 수 있다.

광 메모리 시스템(100)은 적어도 하나의 광원(110), 글로벌 광 분배부(200) 및 복수의 메모리 모듈들(131, 133, 135, 137)을 포함할 수 있다. 글로벌 광 분배부(200)는 광원(110)에서 생성된 광을 복수의 메모리 모듈들(131, 133, 135, 137)에 분배할 수 있다. 복수의 메모리 모듈들(131, 133, 135, 137)은 광원(110)으로부터 글로벌 광 분배부(200)를 통하여 수신된 광을 이용하여 광 변조 및 코히런트 수신을 수행하는 광 인터페이스 모듈들을 포함할 수 있다. 상기 광 인터페이스 모듈들은 광 전송로(540)를 통하여 메모리 콘트롤러(510)에 연결될 수 있다. 실시예에 따라, 광원(110)은 도 21의 보드(670) 상에 장착되거나, 도 21의 보드(670)의 외부에 위치한 랙 타입의 광원으로 구현될 수 있다.

입출력 허브(620)는 그래픽 카드(650)와 같은 장치들과 프로세서(610) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(620)는 다양한 방식의 인터페이스를 통하여 프로세서(610)에 연결될 수 있다. 예를 들어, 입출력 허브(620)와 프로세서(610)는 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lightning Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스(Common System Interface; CSI) 등의 다양한 표준의 인터페이스로 연결될 수 있다. 또한, 입출력 허브(620)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(620)는 가속 그래픽 포트(Accelerated Graphics Port; AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다. 도 14에는 하나의 입출력 허브(620)가 도시되어 있으나, 컴퓨팅 시스템(600)은 복수의 입출력 허브들을 포함할 수 있다. 그래픽 카드(650)는 AGP 또는 PCIe를 통하여 입출력 허브(620)와 연결될 수 있다. 그래픽 카드(650)는 영상을 표시하기 위한 디스플레이 장치(미도시)를 제어할 수 있다.

입출력 콘트롤러 허브(630)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 콘트롤러 허브(630)는 내부 버스를 통하여 입출력 허브(620)와 연결될 수 있다. 예를 들어, 입출력 허브(620)와 입출력 콘트롤러 허브(630)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge Interface; ESI), PCIe 등을 통하여 서로 연결될 수 있다. 입출력 콘트롤러 허브(630)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 콘트롤러 허브(630)는 범용 직렬 버스(Universal Serial Bus; USB) 포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/Output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.

전술한 바와 같이, 본 발명의 실시예들에 따른 컴퓨팅 시스템(600)에서, 메모리 콘트롤러(510)와 광 메모리 시스템(100)이 광 전송로(540)를 통하여 연결되므로, 광 메모리 시스템(100)에서 임피던스 부정합(impedance mismatch) 문제가 발생되지 않으며, 메모리 콘트롤러(510)에 연결되는 메모리 모듈들(131, 133, 135, 137)의 수가 증가하더라도 신호 충실도(signal integrity)가 저하되지 않는다. 게다가, 본 발명의 실시예들에 따른 컴퓨팅 시스템(600)에서, 복수의 메모리 모듈들(131, 133, 135, 137)이 광원(110)을 공유하므로, 메모리 모듈의 수가 용이하게 증가될 수 있고, 시스템 메모리 용량이 용이하게 확장될 수 있다.

도 21 및 22는 본 발명의 실시예들에 따른 광원 배치를 갖는 광 메모리 시스템을 나타내는 도면들이다.

도 21을 참조하면, 컴퓨팅 시스템(600a)은 보드(670), 프로세서(610) 및 광 메모리 시스템을 포함한다. 상기 광 메모리 시스템은 광원들(110, 660), 광 분배부(200a) 및 복수의 메모리 모듈들(131, 133, 135, 137)을 포함할 수 있다.

예를 들어, 보드(670)는 마더 모드(mother board) 또는 메인 보드(main board)일 수 있다. 프로세서(610)는 보드(670) 상에 장착되고, 상기 광 메모리 시스템을 제어하는 메모리 콘트롤러를 포함할 수 있다. 프로세서(610)는 전속적인 광원(660)으로부터 생성된 광을 수신할 수 있다. 광 분배부(200a)는 광원(110)에서 생성된 광을 복수의 메모리 모듈들(131, 133, 135, 137)에 분배할 수 있다. 복수의 메모리 모듈들(131, 133, 135, 137)은 광원(110)으로부터 광 분배부(200a)를 통하여 수신된 광을 이용하여 광 신호를 생성하고, 상기 광 신호를 상기 메모리 콘트롤러에 제공할 수 있다.

도 21에 도시된 바와 같이, 광원(110)은 복수의 메모리 모듈들(131, 133, 135, 137)의 외부에 위치하고, 보드(670) 상에 장착될 수 있다. 또한, 복수의 메모리 모듈들(131, 133, 135, 137)은 보드(670) 상에 장착된 광원(110)을 공유할 수 있다.

도 21에는 복수의 메모리 모듈들(131, 133, 135, 137)이 하나의 광원(110)을 공유하지만, 프로세서(610)에 사용되는 광원(660)과는 분리되는 구조가 도시되어 있다. 이 구조에서는 광 신호의 파장과 코히런트 수신을 위한 수신용 광(TLR)의 파장을 상이하게 구성하는 것이 가능하기 때문에 호모다인(homodyne) 방식 또는 헤테로다인(heterodyne) 방식의 코히런트 수신기를 자유롭게 사용하여 메모리 시스템을 구성할 수 있다.

도 22를 참조하면, 컴퓨팅 시스템(600b)은 보드(670), 프로세서(610) 및 광 메모리 시스템을 포함한다. 상기 광 메모리 시스템은 광원(110), 광 분배부(200b) 및 복수의 메모리 모듈들(131, 133, 135, 137)을 포함할 수 있다.

예를 들어, 보드(670)는 마더 모드(mother board) 또는 메인 보드(main board)일 수 있다. 프로세서(610)는 보드(670) 상에 장착되고, 상기 광 메모리 시스템을 제어하는 메모리 콘트롤러를 포함할 수 있다. 광 분배부(200b)는 광원(110)에서 생성된 광을 복수의 메모리 모듈들(131, 133, 135, 137) 및 프로세서(610)에 분배할 수 있다.

도 22에는 하나의 광원(110)을 프로세서(610)와 복수의 메모리 모듈들(131, 133, 135, 137)이 공유하는 구조가 도시되어 있다. 이러한 구조의 경우에는 광 신호 송신을 위한 광원과 코히런트 수신을 위한 광원의 파장(또는 주파수)이 동일하게 된다. 이처럼 광 신호의 파장과 코히런트 수신을 위한 광의 파장이 같은 경우에는 호모다인 방식의 코히런트 수신기를 사용할 수 있으며, 이 방식은 추가적인 주파수 잠금(frequency-locking) 장치가 필요하지 않은 장점이 있다.

도 23은 본 발명의 실시예들에 따른 개별적인 광원을 구비하는 복수의 메모리 모듈들을 포함하는 광 메모리 시스템을 나타내는 블록도이다.

도 23을 참조하면, 광 메모리 시스템(1100)은 복수의 광원들(1111, 1113, 1115, 1117) 및 복수의 메모리 모듈들(1131, 1133, 1135, 1137)을 포함한다.

복수의 광원들(1111, 1113, 1115, 1117)은 복수의 광들(LT1, LT2, LT3, LT4)을 각각 생성할 수 있다. 또한, 복수의 광원들(1111, 1113, 1115, 1117)은 복수의 메모리 모듈들(1131, 1133, 1135, 1137)에 각각 연결되고, 복수의 광들(LT1, LT2, LT3, LT4)을 복수의 메모리 모듈들(1131, 1133, 1135, 1137)에 각각 제공할 수 있다. 예를 들어, 제1 광원(1111)은 제1 메모리 모듈(1131)에 연결되고, 제1 광(LT1)을 제1 메모리 모듈(1131)에 포함된 제1 광 인터페이스 모듈(1132)에 제공할 수 있다. 또한, 제2 광원(1113)은 제2 메모리 모듈(1133)에 연결되고, 제2 광(LT2)을 제2 메모리 모듈(1133)에 포함된 제2 광 인터페이스 모듈(1134)에 제공할 수 있다. 또한, 제3 광원(1115)은 제3 메모리 모듈(1135)에 연결되고, 제3 광(LT3)을 제3 메모리 모듈(1135)에 포함된 제3 광 인터페이스 모듈(1136)에 제공할 수 있다. 또한, 제4 광원(1117)은 제4 메모리 모듈(1137)에 연결되고, 제4 광(LT4)을 제4 메모리 모듈(1137)에 포함된 제4 광 인터페이스 모듈(1138)에 제공할 수 있다. 이와 같이, 광 메모리 시스템(1100)은 복수의 메모리 모듈들(1131, 1133, 2135, 1137)에 각각 상응하는 복수의 광원들(1111, 1113, 1115, 1117)을 포함할 수 있다.

전술한 바와 같이, 광 인터페이스 모듈(1132, 1134, 1136, 1138)의 각각은 수신된 광을 분할하여 송신용 광 및 수신용 광을 제공하는 입출력 광 분배부, 상기 송신용 광 및 송신 전기 신호에 기초하여 변조 동작을 수행하여 송신 광 신호를 발생하는 전광 변환부, 및 상기 수신용 광 및 수신 광 신호에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호를 발생하는 코히런트 광전 변환부를 포함한다.

도 24 및 25는 본 발명의 실시예들에 따른 광원 배치를 갖는 광 메모리 시스템을 나타내는 도면들이다.

도 24를 참조하면, 컴퓨팅 시스템(1100a)은 보드(1170), 프로세서(1110) 및 광 메모리 시스템을 포함한다. 상기 광 메모리 시스템은 복수의 광원들(1111, 1113, 1115, 1117, 1160) 및 복수의 메모리 모듈들(1131a, 1133a, 1135a, 1137a)을 포함할 수 있다.

프로세서(1110)는 보드(1170) 상에 장착되고, 상기 광 메모리 시스템을 제어하는 메모리 콘트롤러를 포함할 수 있다. 각 광원(1111, 1113, 1115, 1117, 1160)은 상응하는 메모리 모듈(1131a, 1133a, 1135a, 1137a) 및 프로세서(1110)에 연결되고, 상응하는 메모리 모듈(1131a, 1133a, 1135a, 1137a) 및 프로세서(1110)에 광을 제공할 수 있다.

일 실시예에서, 도 24에 도시된 바와 같이, 복수의 광원들(1111, 1113, 1115, 1117, 1160)은 복수의 메모리 모듈들(1131a, 1133a, 1135a, 1137a)의 외부에 위치하고, 보드(1170) 상에 장착될 수 있다. 다른 실시예에서, 복수의 광원들(1111, 1113, 1115, 1117, 1160)은 보드(1170)의 외부에 위치하고, 랙 타입으로 구현될 수 있다.

도 25를 참조하면, 컴퓨팅 시스템(1100b)은 보드(1170), 프로세서(1110) 및 광 메모리 시스템을 포함한다. 상기 광 메모리 시스템은 광원(1160) 및 복수의 메모리 모듈들(1131b, 1133b, 1135b, 1137b)을 포함할 수 있다.

프로세서(1110)는 보드(1170) 상에 장착되고, 상기 광 메모리 시스템을 제어하는 메모리 콘트롤러를 포함할 수 있다. 광원(1160)은 프로세서(1110)에 연결되어 광을 제공할 수 있다.

후술하는 바와 같이, 복수의 메모리 모듈들(1131b, 1133b, 1135b, 1137b) 중에서 적어도 하나는 도 26에 도시된 바와 같이 인-모듈 광원을 포함하는 마스터 메모리 모듈일 수 있다.

도 26 및 27은 도 25의 광 메모리 시스템에 포함되는 메모리 모듈의 예들을 나타내는 도면들이다.

메모리 모듈들(1131b, 1133b)의 각각은 복수의 메모리 장치들 및 메모리 콘트롤러와 광 신호(OS)를 교환하기 위한 광 인터페이스 모듈(OPT)을 포함한다. 전술한 바와 같이, 광 인터페이스 모듈(OPT)은 수신된 광을 분할하여 송신용 광 및 수신용 광을 제공하는 입출력 광 분배부, 상기 송신용 광 및 송신 전기 신호에 기초하여 변조 동작을 수행하여 송신 광 신호를 발생하는 전광 변환부, 및 상기 수신용 광 및 수신 광 신호에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호를 발생하는 코히런트 광전 변환부를 포함한다.

도 26은 인-모듈 광원(IMLS)을 포함하여 내부적으로 광(LT)을 생성하는 마스터 메모리 모듈(1131b)을 나타내고, 도 27은 인-모듈 광원(LS)을 포함하지 않고 외부로부터 광(LT)을 공급 받는 슬레이브 메모리 모듈(1133b)을 나타낸다. 슬레이브 메모리 모듈(1133b)은 마더 보드(1170)에 형성된 광 도파로 등을 통하여 마스터 메모리 모듈(1131b)로부터 광을 공급받을 수 있다.

도 28 및 29는 본 발명의 실시예들에 따른 광 메모리 시스템의 확장 용이성 효과를 설명하기 위한 도면들이다.

도 28 및 29에서 가로축은 광원의 출력 파워를 dBm 단위로 나타내고 세로축은 하나의 메모리 콘트롤러 또는 이를 포함하는 프로세서에 연결하여 사용 가능한 메모리 모듈의 개수를 나타낸다. 도 28은 직접 수신 방식의 경우를 나타내고 도 29는 코히런트 수신 방식의 경우를 나타낸다. 추세선 C1, C3은 서로 다른 메모리 모듈이 각각 독립된 광원을 사용하는 경우를 나타내고, 추세선 C2, C4는 서로 다른 메모리 모듈이 하나의 광원을 공유하는 경우를 나타낸다.

도 28 및 29의 시뮬레이션 결과는 하나의 메모리 모듈이 9개의 광 인터페이스 모듈을 포함하며, 각각의 광 인터페이스 모듈이 10비트 신호의 송수신을 위하여 10개의 송/수신기로 이루어져 진다고 가정한 것이다. 일반적인 10Gbps급 광 신호 전송을 고려할 때, 광 송신기의 최대 파워는 +20 dBm, 광 수신기의 수신감도는 -15 dBm이며, 광 채널의 커플링, 변조기, 전송선로 손실은 현재 기술수준을 고려하여 각각 5, 5, 3 dB로 가정하였다.

도 28을 참조하면, 메모리 모듈의 수만큼 광원을 추가하는 경우에 하나의 프로세서에 연결 가능한 메모리 모듈의 수는 최대 2개로 제한되며, 하나의 광원을 모든 메모리 모듈이 공유하는 경우에는 메모리 모듈을 1개도 연결하기 어렵다. 도 29를 참조하면, 본 발명의 실시예들에 따라 코히런트 수신을 사용하는 경우에는 하나의 프로세서에 최대 10개 이상의 메모리 모듈들을 연결할 수 있으며, 사용하는 광 메모리 모듈 수를 감소시킬 경우 시스템의 소비 전력을 대폭 감소시킬 수 있다. 결과적으로 본 발명의 실시예들에 따라서 메모리 시스템의 확장 용이성이 현저하게 개선될 수 있다.

도 30 및 31은 본 발명의 실시예들에 따른 시스템들을 나타내는 블록도들이다.

도 30 및 31에서 광원은 편의상 도시를 생략하였으며, 전술한 바와 같이 광원은 광 메모리 모듈, 마더 보드 혹은 시스템 외부 등의 다양한 위치에 존재할 수 있다.

도 30을 참조하면, 메모리 시스템(1200)은 메모리 콘트롤러(1210), 복수의 메모리 모듈들(1230, 1240) 및 메모리 콘트롤러(1210)와 메모리 모듈들(1230, 1240)을 연결하는 메모리 버스(MBUS)를 포함한다. 메모리 모듈들(1230, 1240)은 동일한 구성을 가질 수 있다.

메모리 콘트롤러(1210)와 메모리 모듈(1230)은 각각 광 인터페이스 모듈(OPT)(1211, 1231)과 전기적 인터페이스 모듈(ELEC)(1212, 1232)을 포함할 수 있다. 전술한 바와 같이, 광 인터페이스 모듈(1211, 1231)은 수신된 광을 분할하여 송신용 광 및 수신용 광을 제공하는 입출력 광 분배부, 상기 송신용 광 및 송신 전기 신호에 기초하여 변조 동작을 수행하여 송신 광 신호를 발생하는 전광 변환부, 및 상기 수신용 광 및 수신 광 신호에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호를 발생하는 코히런트 광전 변환부를 포함한다. 메모리 모듈(1210)은 전기적 인터페이스 모듈(1232)에 연결된 복수의 메모리 장치들(D1~Dk)을 포함할 수 있다.

메모리 버스(MBUS)는 하나 이상의 광 도파관으로 구현된 데이터 버스(DBUS) 및 하나 이상의 광 도파관으로 구현된 코맨드-어드레스 버스(CABUS)를 포함할 수 있다. 메모리 콘트롤러(1210)와 메모리 모듈들(1230, 1240) 사이에 교신되는 코맨드-어드레스 신호(CMD-ADD)와 데이터 신호(DATA)는 모두 광신호일 수 있다.

메모리 버스(MBUS)의 각 채널은 메모리 모듈들(1230, 1240)의 전체로 광 신호를 동시에 전송하는 브로드캐스팅 광 채널일 수 있다. 브로드캐스팅 광 채널은 메모리 콘트롤러(1210)에 결합된 광도파관 및 상기 광 도파관의 경로 상에 순차적으로 삽입되고 메모리 모듈들(1230, 1240)과 각각 결합된 복수의 파워 스플리터(PS)들을 포함할 수 있다.

도 31을 참조하면, 메모리 시스템(1300)은 메모리 콘트롤러(1310), 복수의 메모리 모듈들(1330, 1340) 및 메모리 콘트롤러(1310530)와 메모리 모듈들(1330, 1340)을 연결하는 메모리 버스(MBUS)를 포함한다. 메모리 모듈들(1330, 1340)은 동일한 구성을 가질 수 있다.

메모리 콘트롤러(1310)와 메모리 모듈(1330)은 각각 광 인터페이스 모듈(OPT)(1311, 1331)과 전기적 인터페이스 모듈(ELEC)(1312, 1332)을 포함할 수 있다. 전술한 바와 같이, 광 인터페이스 모듈(1311, 1331)은 수신된 광을 분할하여 송신용 광 및 수신용 광을 제공하는 입출력 광 분배부, 상기 송신용 광 및 송신 전기 신호에 기초하여 변조 동작을 수행하여 송신 광 신호를 발생하는 전광 변환부, 및 상기 수신용 광 및 수신 광 신호에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호를 발생하는 코히런트 광전 변환부를 포함한다. 메모리 모듈(1310)은 전기적 인터페이스 모듈(1332)에 연결된 복수의 메모리 장치들(D1~Dk)을 포함할 수 있다.

메모리 버스(MBUS)는 하나 이상의 광 도파관으로 구현된 데이터 버스(DBUS) 및 하나 이상의 전기적 전송 라인으로 구현된 코맨드-어드레스 버스(CABUS)를 포함할 수 있다. 메모리 콘트롤러(1310)와 메모리 모듈들(1330, 1340) 사이에 교신되는 코맨드-어드레스 신호(CMD-ADD)는 전기적 신호이고 데이터 신호(DATA)는 모두 광신호일 수 있다.

데이터 버스(DBUS)의 각 채널은 메모리 모듈들(1330, 1340)의 전체로 광 신호를 동시에 전송하는 브로드캐스팅 광 채널일 수 있다. 브로드캐스팅 광 채널은 메모리 콘트롤러(1310)에 결합된 광도파관 및 상기 광 도파관의 경로 상에 순차적으로 삽입되고 메모리 모듈들(1330, 1340)과 각각 결합된 복수의 파워 스플리터(PS)들을 포함할 수 있다.

전술한 바와 같이, 본 발명의 실시예들에 따른 광 인터페이스 모듈, 이를 포함하는 광 메모리 모듈 및 광 메모리 시스템은, 수신 감도가 우수한 코히런트 수신 기술을 메모리 시스템에 적용함으로써 하나의 메모리 콘트롤러 또는 프로세서에 동시에 연결할 수 있는 메모리 모듈의 개수를 증가하여 시스템 확장 용이성을 향상시킬 수 있다.

또한 본 발명의 실시예들에 따른 광 인터페이스 모듈, 이를 포함하는 광 메모리 모듈 및 광 메모리 시스템은, 별도의 국부 발진 광원을 포함하지 않고, 광 변조를 위한 기존의 광원을 이용하여 수신 감도가 우수한 코히런트 수신 기술을 구현함으로써 광원의 수를 감소하여 장치 및 시스템의 사이즈 및 설계 부담을 증가시키지 않으면서 저전력 및 고신뢰도의 효율적인 광통신을 수행할 수 있다.

본 발명의 실시예들에 따른 광 인터페이스 모듈, 이를 포함하는 광 메모리 모듈 및 광 메모리 시스템은 전력 소모를 감소하고 시스템의 용이한 확장을 위하여 유용하게 이용될 수 있다. 특히 고용량의 메모리 장치를 구비하고 전력 감소가 요구되는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive; SSD), 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console) 등과 같은 전자 기기에 적용될 수 있다.

상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

IOLDU: 입출력 광 분배부
LTT: 송신용 광
LTR: 수신용 광
OPT: 광 인터페이스 모듈
GLDU: 글로벌 광 분배부

Claims (20)

1. 데이터를 저장하는 하나 이상의 메모리 장치들; 및
   상기 메모리 장치들과 외부 장치 사이의 광 통신을 매개하는 적어도 하나의 광 인터페이스 모듈을 포함하고,
   상기 광 인터페이스 모듈은,
   수신된 광을 분할하여 송신용 광 및 수신용 광을 제공하는 입출력 광 분배부;
   상기 송신용 광 및 송신 전기 신호에 기초하여 변조 동작을 수행하여 송신 광 신호를 발생하는 전광 변환부; 및
   상기 수신용 광 및 수신 광 신호에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호를 발생하는 코히런트 광전 변환부를 포함하고,
   상기 입출력 광 분배부는 상기 수신된 광을 분할하여 분할된 광들을 상기 전광 변환부 및 상기 광전 변환부로 제공하는 광 스플리터인 것을 특징으로 하는 광 메모리 모듈.
2. 제1 항에 있어서,
   상기 전광 변환부는 상기 송신용 광 및 k비트(k는 자연수)의 독출 데이터 전기 신호에 기초하여 k비트의 독출 데이터 광 신호를 발생하는 k개(k 는 자연수)의 광 변조기들을 포함하고,
   상기 코히런트 광전 변환부는 상기 수신용 광 및 k비트의 기입 데이터 광 신호에 기초하여 k비트의 기입 데이터 전기 신호를 발생하는 k개의 코히런트 수신기들을 포함하는 것을 특징으로 하는 광 메모리 모듈.
3. 제2 항에 있어서,
   상기 코히런트 광전 변환부는 상기 수신용 광 및 p비트(p는 자연수)의 코맨드-어드레스 광 신호에 기초하여 p비트의 코맨드-어드레스 전기 신호를 발생하는 p개의 코히런트 수신기들을 더 포함하는 것을 특징으로 하는 광 메모리 모듈.
4. 제3 항에 있어서,
   상기 입출력 광 분배부는 상기 수신된 광을 2k+p개로 분할하여 분할된 광들을 각각 상기 k개의 광 변조기들 및 상기 k+p개의 코히런트 수신기들로 제공하는 1x(2k+p) 광 스플리터인 것을 특징으로 하는 광 메모리 모듈.
5. 제2 항에 있어서,
   전기적 채널을 통하여 전달되는 p비트의 코맨드-어드레스 전기 신호를 수신하는 p개의 수신 버퍼들을 더 포함하고,
   상기 입출력 광 분배부는 상기 수신된 광을 2k개로 분할하여 분할된 광들을 각각 상기 k개의 광 변조기들 및 상기 k개의 코히런트 수신기들로 제공하는 1x2k 광 스플리터인 것을 특징으로 하는 광 메모리 모듈.
6. 삭제
7. 제1 항에 있어서,
   상기 적어도 하나의 광 인터페이스 모듈은 복수의 광 인터페이스 모듈들을 포함하고,
   광을 분할하여 분할된 광들을 각각 상기 복수의 광 인터페이스 모듈들로 제공하는 모듈 광 분배부를 더 포함하는 것을 특징으로 하는 광 메모리 모듈.
8. 제7 항에 있어서,
   상기 모듈 광 분배부는 상기 광 메모리 모듈의 외부에 배치되는 광원에서 생성된 광을 수신하거나 상기 광 메모리 모듈의 외부에 배치되는 글로벌 광 분배부로부터 제공되는 광을 수신하는 것을 특징으로 하는 광 메모리 모듈.
9. 제7 항에 있어서,
   광을 생성하여 상기 모듈 광 분배부로 생성된 광을 제공하는 인-모듈 광원을 더 포함하는 것을 특징으로 하는 광 메모리 모듈.
10. 삭제
11. 삭제
12. 광을 생성하는 적어도 하나의 광원;
    데이터를 저장하는 복수의 메모리 모듈들; 및
    상기 메모리 모듈들을 제어하는 메모리 콘트롤러를 포함하고,
    상기 메모리 모듈들 및 상기 메모리 콘트롤러의 각각은 상기 광원에서 생성된 광을 이용하여 상기 메모리 모듈들과 상기 메모리 콘트롤러 사이의 광 통신을 매개하는 적어도 하나의 광 인터페이스 모듈을 포함하고,
    상기 광 인터페이스 모듈은,
    수신된 광을 분할하여 송신용 광 및 수신용 광을 제공하는 입출력 광 분배부;
    상기 송신용 광 및 송신 전기 신호에 기초하여 변조 동작을 수행하여 송신 광 신호를 발생하는 전광 변환부; 및
    상기 수신용 광 및 수신 광 신호에 기초하여 코히런트 수신 동작을 수행하여 수신 전기 신호를 발생하는 코히런트 광전 변환부를 포함하고,
    상기 입출력 광 분배부는 상기 수신된 광을 분할하여 분할된 광들을 상기 전광 변환부 및 상기 광전 변환부로 제공하는 광 스플리터인 것을 특징으로 하는 광 메모리 시스템.
13. 삭제
14. 제12 항에 있어서,
    상기 광원에서 생성된 광을 상기 복수의 메모리 모듈들에 분배하는 글로벌 광 분배부를 더 포함하는 것을 특징으로 하는 광 메모리 시스템.
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제

Images