KR20160042234A - 광 연결 메모리 시스템 - Google Patents

광 연결 메모리 시스템 Download PDF

Info

Publication number
KR20160042234A
KR20160042234A KR1020140135065A KR20140135065A KR20160042234A KR 20160042234 A KR20160042234 A KR 20160042234A KR 1020140135065 A KR1020140135065 A KR 1020140135065A KR 20140135065 A KR20140135065 A KR 20140135065A KR 20160042234 A KR20160042234 A KR 20160042234A
Authority
KR
South Korea
Prior art keywords
optical
signal
memory
controller
data
Prior art date
Application number
KR1020140135065A
Other languages
English (en)
Inventor
변현일
조인성
신동재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140135065A priority Critical patent/KR20160042234A/ko
Priority to US14/791,356 priority patent/US9767869B2/en
Publication of KR20160042234A publication Critical patent/KR20160042234A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1081—Optical input buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1054—Optical output buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optical Communication System (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

본 발명에 따른 메모리 시스템은 데이터 신호를 광변조하여 제 1 광변조 신호 및 제 2 광변조 신호를 출력하는 컨트롤러 광송신부를 포함하는 메모리 컨트롤러; 상기 메모리 컨트롤러와 광 결합되어 상기 제 1 광변조 신호를 수신하는 제 1 메모리 장치; 그리고 상기 메모리 컨트롤러와 광 결합되어 상기 제 2 광변조 신호를 수신하는 제 2 메모리 장치를 포함하되, 상기 제 1 광변조 신호와 상기 제 2 광변조 신호는 상보적인 신호이다.

Description

광 연결 메모리 시스템{OPTICAL INTERCONNECTED MEMORY SYSTEM}
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 광 연결 메모리 시스템에 관한 것이다.
광신호를 변조하여 데이터를 전송하는 광 전송 장치는 전기선의 한계가 나타나는 여러 분야에 점차 확대 적용되고 있다. 장거리 통신망의 경우 광 전송 장치의 사용이 보편적이며, 전자기기의 경우 동작 속도와 처리해야할 데이터량이 급격히 증가하면서 board to board, chip to chip 과 같이 짧은 거리의 통신에서도 광 전송 방식의 사용이 점차 확대되고 있다.
하나의 송신기가 여러 개의 수신기로 연결되고, 여러 개의 송신기가 하나의 수신기로 연결되는 양방향 다분기 광 연결 구조에서, 광변조 신호를 여러 개의 수신기로 전송하기 위해 일반적으로 광분배기(splitter)가 사용되고 있다. 이러한 광분배기의 사용으로 인해 광원은 실제로 필요한 세기의 광신호보다 더 강한 세기의 광신호를 출력하여야 하며, 이로 광원의 전력 소모가 필요 이상으로 높아지는 결과가 된다.
본 발명의 목적은 광 연결에 필요한 광원의 전력 소모를 감소시키고, 광송신부와 광수신부의 구조를 동일 또는 단순하게 하여 생산 비용을 감소시키기 위한 기술을 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템은, 데이터 신호를 광변조하여 제 1 광변조 신호 및 제 2 광변조 신호를 출력하는 컨트롤러 광송신부를 포함하는 메모리 컨트롤러; 상기 메모리 컨트롤러와 광 결합되어 상기 제 1 광변조 신호를 수신하는 제 1 메모리 장치; 그리고 상기 메모리 컨트롤러와 광 결합되어 상기 제 2 광변조 신호를 수신하는 제 2 메모리 장치를 포함하되, 상기 제 1 광변조 신호와 상기 제 2 광변조 신호는 상보적인 신호이다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템의 상기 컨트롤러 광송신부는, 상기 광신호를 출력하는 광원; 그리고 상기 데이터 신호에 응답하여 상기 광신호의 위상을 변조하여 상기 제 1 광변조 신호 및 상기 제 2 광변조 신호를 출력하는 변조부를 포함한다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템의 상기 변조부는, 상기 광신호를 제 1 광신호 및 제 2 광신호로 분기하는 광분배기; 상기 제 1 광신호의 위상을 상기 데이터 신호에 따라 변조하는 위상 변조기; 그리고 상기 위상이 변조된 제 1 광신호와 상기 제 2 광신호를 커플링하여 상기 제 1 광변조신호 및 상기 제 2 광변조 신호를 출력하는 커플러를 포함한다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템의 상기 커플러는, 방향성 커플러(directional coupler) 또는 다중모드 간섭 커플러(multimode interference coupler)이다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템의 상기 변조부는, 상기 광신호를 입력받아 상기 제 1 광변조 신호를 출력하는 제 1 도파로; 상기 제 1 도파로로 입력된 광신호의 일부를 유입하는 원형 도파로; 상기 원형 도파로로 유입된 광신호의 위상을 상기 데이터 신호에 따라 변조하는 위상 변조부; 그리고 상기 원형 도파로에서 변조된 광신호의 일부를 유입하여 제 2 광변조 신호를 출력하는 제 2 도파로를 포함한다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템의 상기 제 1 메모리 장치 및 상기 제 2 메모리 장치 각각은, 상기 메모리 컨트롤러로부터 수신된 광변조 신호를 상기 데이터 신호에 대응하는 전기 신호로 변환하는 광 검출기 및 상기 변환된 전기 신호를 증폭하는 증폭기를 포함하되, 상기 제 2 메모리 장치는 상기 증폭된 전기 신호를 반전하여 출력하는 인버터를 더 포함한다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템의 상기 제 1 메모리 장치 및 상기 제2 메모리 장치 각각은 리드 동작시 독출된 데이터 신호를 전광변환하여 상기 메모리 컨트롤러로 출력하는 디바이스 광송신부를 포함하고, 상기 메모리 컨트롤러는 상기 전광변환된 데이터 신호를 수신하여 상기 독출된 데이터 신호에 대응하는 전기 신호를 출력하는 컨트롤러 광수신부를 포함한다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템의 상기 컨트롤러 광수신부는, 상기 제 1 메모리 장치와 상기 제 2 메모리 장치의 각 디바이스 광송신부로부터 전광변환된 데이터 신호를 수신하여 상기 독출된 데이터 신호에 대응하는 전기 신호로 변환하는 제 1 광검출기 및 제 2 광검출기; 그리고 상기 변환된 전기 신호를 증폭하여 출력하는 버퍼를 포함한다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템은 메모리 장치들, 상기 메모리 장치들의 제반 동작을 제어하는 메모리 컨트롤러, 상기 메모리 장치들과 상기 메모리 컨트롤러를 광 연결하는 광 채널들을 포함하고, 상기 메모리 컨트롤러는 상기 메모리 시스템의 쓰기 동작시 쓰기 데이터에 대응하는 제 1 광변조 신호와 상기 제 1 광변조 신호와 상보적인 제 2 광변조 신호를 상기 광 채널들을 통해 상기 메모리 장치들로 전송하고, 상기 메모리 장치들 각각은 상기 제 1 광변조 신호 또는 상기 제 2 광변조 신호를 수신하여 상기 쓰기 데이터에 대응하는 데이터 신호로 변환하여 출력하는 디바이스 광수신부를 포함한다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템의 상기 디바이스 광수신부는, 상기 메모리 컨트롤러로부터 광변조 신호를 수신하여 전기 신호로 변환하는 광검출기; 상기 전기 신호를 증폭하여 출력하는 버퍼; 상기 버퍼의 출력을 반전하여 출력하는 인버터; 그리고 상기 버퍼의 출력 또는 상기 인버터의 출력 중 어느 하나를 선택 신호에 응답하여 출력하는 선택기를 포함하되, 상기 선택 신호는 해당 메모리 장치가 수신하는 광변조 신호에 따라 상기 메모리 컨트롤러에 의해 설정된다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템의 상기 메모리 컨트롤러는, 광신호를 출력하는 광원; 그리고 상기 쓰기 데이터를 광변조하여 상기 제 1 광변조 신호 및 상기 제 2 광변조 신호를 출력하는 변조부를 포함한다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템의 상기 메모리 장치들 각각은 상기 메모리 시스템의 리드 동작시 독출된 리드 데이터에 대응하는 광변조 신호를 상기 메모리 컨트롤러로 전송하기 위한 디바이스 광송신부를 더 포함한다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템의 상기 디바이스 광송신부는, 광신호를 출력하는 광원; 그리고 상기 리드 데이터에 응답하여 상기 광신호의 위상을 변조하여 리드 데이터 광변조 신호를 출력하는 변조부를 포함한다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템은 읽기 동작시 상기 메모리 컨트롤러에 의해 선택된 메모리 장치를 제외한 메모리 장치들의 디바이스 광송신부는 비활성화된다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템의 상기 메모리 컨트롤러는 상기 복수의 메모리 장치들로부터 상기 리드 데이터 광변조 신호를 수신하여 상기 리드 데이터 광변조 신호에 대응하는 데이터 신호를 출력하는 컨트롤러 광수신부를 더 포함한다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템의 상기 컨트롤러 광수신부는, 상기 리드 데이터 광변조 신호를 전기 신호로 변환하여 출력하는 복수의 광 검출기들; 상기 복수의 광 검출기 각각의 출력 신호를 증폭하는 복수의 증폭기들; 상기 복수의 증폭기들의 출력을 합하여 상기 데이터 신호를 출력하는 합산기를 포함하되, 상기 복수의 광검출기들과 상기 디바이스 광송신부는 각각 1:1로 대응하여 광 연결된다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 데이터 처리 시스템은 데이터 연산을 수행하는 중앙처리장치 및 상기 중앙처리장치와 광 결합되어 데이터를 저장하거나 저장된 데이터를 독출하는 메모리 장치들을 포함하고, 상기 중앙처리장치는 상기 메모리 장치들과 인터페이싱을 위한 인터페이싱부를 포함하되, 상기 인터페이싱부는, 데이터 신호를 광변조하여 제 1 광변조 신호 및 제 2 광변조 신호를 출력하는 광송신부; 그리고 상기 메모리 장치들로부터 독출된 리드 데이터에 대응하여 광변조된 제 3 광변조 신호를 수신하는 광수신부를 포함하고, 상기 제 1 광변조 신호와 상기 제 2 광변조 신호는 상보적인 신호이다.
본 발명에 따르면, 광 연결에 필요한 광원의 전력 소모를 줄일 수 있다.
본 발명에 따르면, 광송신부와 광수신부 각각의 구성을 동일하게 하여 제조 공정이 단순해지고, 이로 인해 생산비용을 감소시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 2는 도 1에 도시된 메모리 시스템의 인터페이스를 보다 자세하게 도시한 블록도이다.
도 3a 내지 도 3c는 본 발명에 따른 컨트롤러 광송신부(CTx)의 변조부의 구조를 예시적으로 보여주는 도면이다.
도 4a 및 도 4b는 도 3a의 광변조기의 동작을 예시적으로 설명하기 위한 도면이다.
도 5는 본 발명에 따른 컨트롤러 광수신부의 다른 실시 예를 보여주는 도면이다.
도 6은 본 발명에 따른 디바이스 광수신부의 다른 실시 예를 보여주는 도면이다.
도 7은 도 6에 따른 디바이스 광수신부가 적용된 메모리 시스템을 예시적으로 보여주는 블록도이다.
도 8a는 본 발명에 따른 컨트롤러 광수신부의 다른 실시 예를 예시적으로 보여주는 도면이다.
도 8b는 본 발명에 따른 디바이스 광수신부의 또 다른 실시 예를 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 동일한 광수신단 구조를 가지는 메모리 시스템을 보여주는 블록도이다.
도 10은 본 발명에 따른 메모리 시스템의 다른 실시 예를 예시적으로 보여주는 블록도이다.
도 11은 4분기 구조의 본 발명의 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 블록도이다.
도 12는 본 발명에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 보여주는 블럭도이다.
도 13은 본 발명에 따른 메모리 시스템이 적용된 모바일 기기를 도시한 블록도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다. 동일한 구성 요소들은 동일한 참조번호를 이용하여 인용될 것이다. 유사한 구성 요소들은 유사한 참조번호들을 이용하여 인용될 것이다. 아래에서 설명될 본 발명에 따른 플래시 메모리 장치의 회로 구성과, 그것에 의해 수행되는 읽기 동작은 예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능하다.
더불어, 본 발명의 특징 및 기능을 설명하기 위한 불휘발성 저장 매체로서 플래시 메모리 장치를 한 예로서 사용할 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 또한, 저장 매체로서 또 다른 불휘발성 메모리 장치들로 구성될 수 있다. 예를 들면, 저장 매체로서 PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리 등이 사용될 수 있으며, 이종의 메모리 장치들이 혼용되는 저장 장치에도 적용될 수 있다.
본 발명은 다른 실시 예들을 통해 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다. 이하, 본 발명에 따른 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다. 도 1을 참조하면, 메모리 시스템(100)은 메모리 컨트롤러(110) 및 제 1 메모리 장치(120) 및 제 2 메모리 장치(130)를 포함할 수 있다. 메모리 컨트롤러(110)는 컨트롤 유닛(112)과 컨트롤러 인터페이스(114)를 포함할 수 있다. 컨트롤러 인터페이스(114)는 데이터를 메모리 장치들(120, 130)로 전송하는 컨트롤러 광송신부(CTx) 및 메모리 장치들(120, 130)로부터 데이터를 전송받기 위한 컨트롤러 광수신부(RTx)를 포함할 수 있다. 각 메모리 장치들은 디바이스 인터페이스(122, 132) 및 메모리 코어(124)를 포함할 수 있다. 각 디바이스 인터페이스(122, 132)는 메모리 컨트롤러와 광 연결되어 데이터를 송수신하기 위한 디바이스 광송신부들(MTx1, MTx2)과 디바이스 광수신부들(MRx1, MRx2)를 포함할 수 있다. 본 발명의 실시 예에 따른 메모리 컨트롤러(110)와 메모리 장치들(120, 130)은 광 연결(optical interconnect)된다. 본 발명의 실시 예에 따른 디바이스 광수신부(MRx1, MRx2)는 서로 다른 광 채널을 이용하여 컨트롤러 광송신부(CTx)와 광 연결된다. 또한, 본 발명의 실시 예에 따른 디바이스 광송신부(MTx1, MTx2)는 서로 다른 광 채널을 이용하여 컨트롤러 광수신부(CRx)와 광 연결된다. 즉, 각 메모리 장치들은 광 채널을 서로 공유하지 않는다.
컨트롤 유닛(112)은 컨트롤러 인터페이스(114)로 데이터 신호(DATA)를 전송하거나 또는 컨트롤러 인터페이스(114)로부터 데이터 신호(DATA)를 수신한다. 즉, 컨트롤 유닛(112)은 메모리 시스템(100)의 쓰기 동작시 쓰기 데이터를 컨트롤러 인터페이스(114)로 전송한다. 또한, 컨트롤 유닛(112)은 메모리 시스템(100)의 읽기 동작시 메모리 장치로부터 독출된 읽기 데이터를 컨트롤러 인터페이스(114)로부터 전송받는다.
컨트롤러 인터페이스(114)는 메모리 장치들(120, 130)과 데이터를 송수신하기 위한 컨트롤러 광송신기(CTx) 및 컨트롤러 광수신기(CRx)를 포함할 수 있다.
컨트롤러 광송신기(CTx)는 컨트롤 유닛(112)으로부터 전송받은 데이터 신호(DATA)를 전광변환(E/O)하여 메모리 장치들(120, 130)로 전송한다. 이때, 컨트롤러 광송신기(CTx)는 데이터 신호(DATA)에 응답하여 2개의 광변조 신호(OPTM1, OPTM2)를 출력한다. 제 1 광변조 신호(OPTM1)와 제 2 광변조 신호(OPTM2)는 서로 상보적인 데이터 신호에 대응하는 광변조 신호이다. 예를 들어, 제 1 광변조 신호(OPTM1)가 로직 하이 상태의 데이터 신호에 대응하여 광변환된 광변조 신호라면, 제 2 광변조 신호(OPTM2)는 로직 로우 상태의 데이터 신호에 대응하여 광변환된 광변조 신호일 것이다.
컨트롤러 광수신기(CRx)는 메모리 장치들(120, 130)로부터 광변조 신호들(OPTM3, OPTM4)을 수신한다. 컨트롤러 광수신기(CRx)는 수신된 광변조 신호들(OPTM3, OPTM4)을 광전변환(O/E)하여 데이터 신호(DATA)를 생성하고 이를 컨트롤 유닛(112)으로 출력한다.
각 메모리 장치들(120, 130)은 디바이스 인터페이스(122, 132)와 메모리 코어(124, 134)를 포함할 수 있다.
디바이스 인터페이스(122)는 컨트롤러 인터페이스(114)로부터 제 1 광변조 신호(OPTM1)를 수신하는 디바이스 광수신부(MRx1)를 포함한다. 또한, 디바이스 인터페이스(122)는 메모리 코어(124)에서 전송받은 데이터 신호(DATA)를 전광변환(E/O)하여 컨트롤러 인터페이스(114)로 전송하는 디바이스 광송신부(MTx1)를 포함할 수 있다.
디바이스 인터페이스(132)는 컨트롤러 인터페이스(114)로부터 제 2 광변조 신호(OPTM2)를 수신하는 디바이스 광수신부(MRx2)를 포함한다. 또한, 디바이스 인터페이스(132)는 메모리 코어(134)에서 전송받은 데이터 신호(DATA)를 전광변환(E/O)하여 컨트롤러 인터페이스(114)로 전송하는 디바이스 광송신부(MTx2)를 포함할 수 있다.
각 메모리 코어들(124, 134)은 메모리 시스템(100)의 쓰기 동작시 디바이스 인터페이스로부터 전송받은 데이터를 해당 메모리 셀에 기입할 수 있다. 메모리 코어(124)는 메모리 시스템(100)의 읽기 동작시 해당 메모리 셀에 저장된 데이터를 독출하여 디바이스 인터페이스로 전송할 수 있다.
상술한 본 발명의 실시 예에 따른 메모리 시스템(100)은 쓰기 동작시 쓰기 데이터에 대응하여 광변조된 제 1 광변조 신호와, 쓰기 데이터와 상보적인 데이터에 대응하여 광변조된 제 2 광변조 신호를 각각 메모리 장치들로 전송한다. 즉, 제 1 메모리 장치(120)와 제 2 메모리 장치(130)는 서로 상보적인 광변조 신호를 독립적으로 수신할 수 있다. 따라서, 양방향 다분기 구조의 광 연결을 위해 광분배기(splitter)를 사용하는 경우에 비해, 본 발명에 따른 메모리 시스템은 메모리 장치들로 데이터를 전송하기 위해 필요한 광원의 출력을 감소시킬 수 있다.
도 2는 도 1에 도시된 메모리 시스템의 인터페이스를 보다 자세하게 도시한 블록도이다. 도 1을 참조하면, 컨트롤러 인터페이스(210)는 컨트롤러 광송신부(CTx)와 컨트롤러 광수신부(CRx)를 포함할 수 있다. 제 1 디바이스 인터페이스(220)는 디바이스 광수신부(MRx1) 및 디바이스 광송신부(MTx1)를 포함할 수 있다. 제 2 디바이스 인터페이스(230)는 디바이스 광수신부(MRx2) 및 디바이스 광송신부(MTx2)를 포함할 수 있다. 본 발명의 실시 예에 따른 컨트롤러 광송신부(CTx)는 전송할 데이터 신호에 응답하여 광신호를 광변조한다. 컨트롤러 광송신부(CTx)는 데이터 신호에 대응하는 광변조 신호와, 데이터 신호와 상보적인 신호에 대응하는 광변조 신호를 출력한다. 즉, 컨트롤러 광송신부(CTx)는 서로 상보적인 광변조 신호를 동시에 메모리 장치들(220, 230)로 출력한다.
컨트롤러 광송신부(CTx)는 광원(LS1), 변조부(MOD1) 및 버퍼(212)를 포함할 수 있다. 광원(LS1)은 광신호를 변조부(MOD1)로 출력한다. 버퍼(212)는 데이터 신호(DATA)를 입력받아 변조부(MOD1)를 구동한다.
변조부(MOD1)는 광신호를 데이터 신호(DATA)에 응답하여 광변조하여 광변조 신호들(OPTM1, OPTM2)을 출력한다. 변조부(MOD1)는 광신호의 위상을 입력된 데이터 신호(DATA)에 따라 변조하여 광변조 신호들(OPTM1, OPTM2)을 출력할 수 있다. 이때 출력되는 광변조 신호(OPTM1)와 광변조 신호(OPTM2)는 서로 상보적인 신호이다. 예를 들어, 광변조 신호(OPTM1)가 특정한 진폭을 가지는 정현파 신호라면, 광변조 신호(OPTM2)는 진폭이 0(zero) 인 신호일 수 있다. 변조부(MOD1)의 자세한 구성 및 동작은 도 3을 참조하여 후술한다.
컨트롤러 광수신부(CRx)는 광검출기들(PD1, PD2) 및 버퍼(214)를 포함한다.
광검출기(PD1)는 디바이스 인터페이스(220)의 디바이스 광송신부(MTx1)로부터 광변조 신호(OPTM3)를 수신할 수 있다. 광검출기(PD1)은 수신한 광변조 신호(OPTM3)를 광전변환(O/E)하여 전기 신호를 출력할 수 있다. 여기에서, 변환된 전기 신호는 디바이스 광송신부(MTx1)에서 광변조한 데이터 신호(DATA)에 대응하는 신호일 것이다.
광검출기(PD2)는 디바이스 인터페이스(230)의 디바이스 광송신부(MTx2)로부터 광변조 신호(OPTM4)를 수신할 수 있다. 광검출기(PD2)은 수신한 광변조 신호(OPTM4)를 광전변환(E/O)하여 전기 신호를 출력할 수 있다.
버퍼(214)는 광검출기들(PD1, PD2)에서 출력되는 전기 신호를 증폭하여 데이터 신호(DATA)를 출력한다.
디바이스 광수신부(MRx1)는 광검출기(PD3) 및 버퍼(222)를 포함한다.
광검출기(PD3)는 컨트롤러 광송신부(CTx)로부터 광변조 신호(OPTM1)를 수신하고, 수신된 광변조 신호(OPTM1)를 전기 신호로 변환하여 출력한다. 버퍼(222)는 광검출기(PD3)의 출력 신호인 전기 신호를 증폭하여 데이터 신호(DATA)를 출력한다. 디바이스 광송신부(MTx1)는 광원(LS2), 변조부(MOD2) 및 버퍼(224)를 포함한다. 광원(LS2)는 광신호를 변조부(MOD2)로 출력한다.
변조부(MOD2)는 광신호를 데이터 신호(DATA)에 응답하여 광변조하여 광변조 신호(OPTM3)를 출력한다. 여기에서, 데이터 신호(DATA)는 도 1의 메모리 코어(124)로부터 전송된 데이터 신호일 것이다. 즉, 데이터 신호는 메모리 시스템(100)의 읽기 동작시 메모리 코어(124)의 해당 메모리 셀에 저장된 데이터 값에 대응하는 신호일 것이다.
버퍼(224)는 데이터 신호(DATA)를 입력받아 변조부(MOD2)를 구동한다.
디바이스 광송신부(MTx2)는 광원(LS3), 변조부(MOD3) 및 버퍼(234)를 포함한다. 디바이스 광송신부(MTx2)의 각 구성들의 동작은 상술한 디바이스 광송신부(MTx1)의 동작과 동일하므로 그 설명을 생략한다.
디바이스 광수신부(MRx2)는 광검출기(PD4), 버퍼(232) 및 인버터(INV)를 포함한다.
광검출기(PD4)는 컨트롤러 광송신부(CTx)로부터 광변조 신호(OPTM2)를 수신하고, 수신된 광변조 신호(OPTM2)를 전기 신호로 변환하여 출력한다. 여기에서, 광변조 신호(OPTM1)는 메모리 컨트롤러에서 전송하고자 하는 데이터 신호에 대응하는 광변조 신호이고, 광변조 신호(OPTM2)는 광변조 신호(OPTM1)과 서로 상보적인 신호일 것이다.
버퍼(232)는 광검출기(PD4)에서 광전변환(O/E)된 전기 신호를 증폭하여 인버터(INV)로 출력한다.
인버터(INV)는 증폭된 전기 신호를 반전하여 데이터 신호(DATA)를 출력한다.
상술한 바와 같이, 디바이스 광수신부(MRx2)는 디바이스 광수신부(MRx1)의 구성 대비 인버터(INV)를 추가로 구비한다. 이는 컨트롤러 광송신부(CTx)에서 전송하는 광변조 신호들(OPTM1, OPTM2)이 서로 상보적인 신호이므로, 메모리 컨트롤러에서 전송하고자 하는 데이터 신호와 동일한 데이터 신호를 획득하기 위함이다.
상술한 본 발명에 따른 메모리 시스템(200)은, 컨트롤러 인터페이스(210)에서 디바이스 인터페이스들(220, 230)로 광변조 신호를 전송시 개별적인 광 채널들을 사용한다. 즉, 메모리 컨트롤러 측에서 볼 때, 메모리 장치들이 서로 광 채널을 공유하지 않는다. 따라서, 메모리 컨트롤러는 동시에 각 메모리 장치들에 접근할 수 있다.
도 3a 내지 도 3c는 본 발명에 따른 컨트롤러 광송신부(CTx)의 변조부의 구조를 예시적으로 보여주는 도면이다. 도 3a 및 도 3b는 MZI(Mach Zhender Interferometer) 타입 광변조기를 기반으로 하며, 도 3c는 링(ring) 타입 광변조기를 기반으로 한다.
도 3a는 MZI 타입 광변조기의 일 실시 예로서, 광분배기(DIST), 위상 변조기(PM) 및 방향성 커플러(Directional Coupler, DC)를 포함한다.
광분배기(DIST)는 입력된 광신호(OPT)를 2개의 분기 광신호로 분기한다. 이 경우, 분기된 광신호의 진폭은 입력된 광신호(OPT)의 진폭의 절반일 수 있다.
위상 변조기(PM)는 데이터 신호(DATA)에 응답하여 분기된 광신호 중 어느 하나의 위상을 변조한다. 예를 들어, 입력되는 데이터 신호(DATA)가 디지털 값으로 '1'인 경우 분기된 광신호의 위상을 180°변경할 수 있다. 반대로, 입력되는 데이터 신호(DATA)가 디지털 값으로 '0'인 경우 분기된 광신호의 위상을 변경하지 않을 수 있다.
방향성 커플러(DC)는 위상 변조기(PM)의 출력 신호와 분기된 광신호를 커플링하여 광변조 신호(OPTM1, OPTM2)를 출력한다. 여기에서, 출력되는 광변조 신호들(OPTM1, OPTM2)은 서로 상보적인 신호일 것이다. 즉, 입력되는 데이터 신호(DATA)가 디지털 값으로 '1'인 경우 광변조 신호(OPTM1)는 디지털 값 '1'에 대응하여 광변조된 신호일 수 있다. 이 경우, 광변조 신호(OPTM2)는 디지털 값'0'에 대응하여 광변조된 신호와 동일한 신호일 것이다.
도 3b는 MZI 타입 광변조기의 다른 실시 예로서, 광분배기(DIST), 위상 변조기(PM) 및 다중모드 간섭 커플러(MultiMode Interference Coupler, MMIC)를 포함한다.
도 3b의 광변조기는 도 3a의 광변조기의 구성인 방향성 커플러(DC)가 다중모드 간섭 커플러(MMIC)로 대체된 것을 제외하고는 도 3a의 광변조기와 동일하다. 즉, 서로 상보적인 광변조 신호들(OPTM1, OPTM2)을 출력하기 위해 도 3a는 방향성 커플러(DC)를 사용하고, 도3b는 다중모드 간섭 커플러를 사용한다.
도 3c는 링타입 광변조기의 일 실시 예로서, 제 1 내지 제 3 도파로(WG1, WG2, WG3) 및 위상 변조기(PM)를 포함한다.
제 1 도파로(WG1)는 광신호(OPT)를 입력받는다. 또한, 제 1 도파로(WG1)는 광변조 신호(OPTM1)를 출력한다.
제 2 도파로(WG2)는 원형 도파로이며, 제 1 도파로(WG1)과 인접하게 위치한다. 제 1 도파로(WG1)로 입력된 광신호(OPT)의 일부는 커플링에 의해 제 2 도파로(WG2)로 유입된다.
위상 변조기(PM)는 제 2 도파로로 유입된 광신호를 데이터 신호(DATA)에 응답하여 위상을 변조한다.
제 3 도파로(WG3)는 제 2 도파로(WG2)와 인접하게 위치하여 커플링에 의해 제 2 도파로(WG2)의 광신호 일부를 유입하여 광변조 신호(OPTM2)로 출력한다.
여기에서, 제 1 도파로(WG1)의 출력 신호인 광변조 신호(OPTM1)와 제 3 도파로(WG3)의 출력 신호인 광변조 신호(OPTM2)는 상술한 바와 같이 서로 상보적인 신호일 것이다.
컨트롤러 광송신부(CTx)의 변조부(MOD1)를 상술한 3개의 광변조기를 사용하여 구성하는 경우, 출력 신호인 광변조 신호(OPTM1, OPTM2)가 입력 신호인 광신호(OPT)와 동일한 세기, 예를 들어 동일한 진폭을 가지게 된다. 따라서, 컨트롤러 광송신부(CTx)의 광원(LS1)의 출력을 실제로 필요한 출력 이상으로 높일 필요가 없어 광원(LS1)의 소비 전력이 감소할 수 있다.
도 4a 및 도 4b는 도 3a의 광변조기의 동작을 예시적으로 설명하기 위한 도면이다. 도 4a는 입력되는 데이터 신호(DATA)가 디지털 값으로 '0' 인 경우이고, 도 4b는 입력되는 데이터 신호(DATA)가 디지털 값으로 '1' 인 경우의 동작을 예시적으로 보여준다.
도 4a를 참조하면, 정현파 형태의 광신호가 광변조기로 입력된다. 입력된 광신호는 광분배기(DIST)에서 2개의 광신호로 분기된다. 분기된 광신호의 진폭은 입력된 광신호의 진폭의 절반일 수 있다. 분기된 광신호들 중 하나는 위상 변조기(PM)에서 데이터 신호(DATA)에 대응하여 그 위상이 변조된다. 데이터 신호(DATA)가 디지털 값으로 '0'인 경우 위상 변조기(PM)는 분기된 광신호의 위상을 변조하지 않는다. 따라서, 방향성 커플러(DC)로 동일한 진폭 및 위상을 가지는 분기된 광신호가 입력된다. 방향성 커플러(DC)로 입력된 광신호들은 커플링에 의해 입력된 광신호와 동일한 광변조 신호와 진폭이 0(zero) 인 광변조 신호로 출력된다. 즉, 방향성 커플러(DC)의 출력 신호들은 서로 상보적인 신호들이다.
도 4b를 참조하면, 정현파 형태의 광신호가 광변조기로 입력된다. 입력된 광신호는 광분배기(DIST)에서 2개의 광신호로 분기된다. 분기된 광신호의 진폭은 입력된 광신호의 진폭의 절반일 수 있다. 분기된 광신호들 중 하나는 위상 변조기(PM)에서 데이터 신호(DATA)에 대응하여 그 위상이 변조된다. 데이터 신호(DATA)가 디지털 값으로 '1'인 경우 위상 변조기(PM)는 분기된 광신호의 위상을 180° 쉬프팅한다. 따라서, 방향성 커플러(DC)로 위상이 서로 180° 차이가 나는 광신호가 입력된다. 방향성 커플러(DC)로 입력된 광신호들은 커플링에 의해 입력된 광신호와 동일한 광변조 신호와 진폭이 0(zero) 인 광변조 신호로 출력된다.
상술한 도 4a와 도 4b의 동작의 차이점은 입력되는 데이터 신호(DATA)에 따라 방향성 커플러(DC)의 출력단에서 출력되는 광변조 신호가 서로 반대로 달라진다는 점이다.
도 5는 본 발명에 따른 컨트롤러 광수신부의 다른 실시 예를 보여주는 도면이다. 도 5를 참조하면, 본 발명의 다른 실시 예에 따른 컨트롤러 광수신부는 광검출기들(PD1, PD2)과 복수의 버퍼들(AMP1, AMP2, ADD)을 포함한다.
광검출기들(PD1, PD2)은 메모리 장치의 디바이스 광송신부들로부터 광변조 신호(OPTM)를 수신한다. 광검출기들(PD1, PD2)은 수신한 광변조 신호(OPTM)를 광전변환하여 전기 신호로 출력한다.
버퍼(AMP1)는 광검출기(PD1)의 출력 신호인 전기 신호를 증폭하여 출력한다.
버퍼(AMP2)는 광검출기(PD2)의 출력 신호인 전기 신호를 증폭하여 출력한다.
버퍼(ADD)는 버퍼들(AMP1, AMP2)의 출력을 합하여 데이터 신호(DATA)를 출력한다.
도 5의 컨트롤러 광수신부는 각 광검출기의 출력을 별도의 버퍼들을 통해 증폭한 후 증폭된 신호를 합하여 데이터 신호를 복원한다. 따라서 버퍼의 입력 커패시턴스(capacitance)가 감소하고, 결과적으로 더 높은 신호 대역폭을 구현할 수 있다.
도 6은 본 발명에 따른 디바이스 광수신부의 다른 실시 예를 보여주는 도면이다. 도 6을 참조하면, 본 발명의 다른 실시 예에 따른 디바이스 광수신부는 광검출기(PD), 버퍼(AMP), 인버터(INV) 및 선택기(MUX)를 포함한다.
광검출기(PD)는 컨트롤러 광송신부로부터 광변조 신호(OPTM)를 수신한다. 광검출기(PD)는 수신한 광변조 신호(OPTM)를 광전변환하여 전기 신호로 출력한다.
버퍼(AMP)는 광검출기(PD)의 출력 신호인 전기 신호를 증폭하여 출력한다. 버퍼(AMP)에 의해 증폭된 전기 신호는 선택기(MUX)의 제 1 입력단으로 입력된다.
인버터(INV)는 버퍼(AMP)에 의해 증폭된 전기 신호를 반전하여 선택기(MUX)의 제 2 입력단으로 출력한다.
선택기(MUX)는 선택 신호(SEL)에 따라 제 1 입력단 또는 제 2 입력단의 입력 신호를 데이터 신호(DATA)로 출력한다. 예를 들어, 선택 신호(SEL)가 디지털 값으로 '1'인 경우 인버터(INV)에 의해 반전된 전기 신호를 데이터 신호(DATA)로 출력한다. 반대로 선택 신호(SEL)가 디지털 값으로 '0'인 경우 수신된 버퍼(AMP)에 의해 증폭된 전기 신호가 데이터 신호(DATA)로 출력된다. 여기에서, 선택 신호(SEL)는 메모리 컨트롤러에 의해 미리 설정되어 각 메모리 장치들에 전송될 수 있다.
상술한 도 6에 도시된 디바이스 광수신부를 메모리 장치의 디바이스 인터페이스에 적용하는 경우, 각 디바이스 인터페이스의 디바이스 광수신부를 동일하게 구성할 수 있다. 따라서, 각 메모리 장치를 제작하는 공정 과정이 보다 단순해 질 수 있다.
도 7은 도 6에 따른 디바이스 광수신부가 적용된 메모리 시스템을 예시적으로 보여주는 블록도이다. 도 7을 참조하면, 메모리 시스템(300)은 컨트롤러 인터페이스(310) 및 디바이스 인터페이스들(320, 330)를 포함한다. 컨트롤러 인터페이스(310)는 디바이스 인터페이스들(320, 330)과 광 채널을 통해 데이터를 송수신하기 위한 컨트롤러 광송신부(CTx) 및 컨트롤러 광수신부(CRx)를 포함한다. 각 디바이스 인터페이스는 컨트롤러 인터페이스(310)로부터 광변조 신호를 수신하기 위한 디바이스 광수신부(MRx1, MRx2)와 디바이스와 컨트롤러 인터페이스(310)로 광변조 신호를 전송하기 위한 디바이스 광송신부(MTx1, MTx2)를 포함한다.
컨트롤러 광송신부(CTx)는 광원(LS1), 변조기(MOD1) 및 버퍼(312)를 포함한다. 컨트롤러 광수신부(RTx)는 광검출기들(PD1, PD2) 및 버퍼(314)를 포함한다. 컨트롤러 광송신부(CTx)와 컨트롤러 광수신부(RTx)의 동작은 상술한 도 2의 컨트롤러 광송신부 및 컨트롤러 광수신부의 동작과 동일하므로 그 설명은 생략한다.
디바이스 광송신부(MTx1)는 광원(LS2), 변조기(MOD2) 및 버퍼(324)를 포함한다. 디바이스 광송신부(MTx2) 또한, 광원(LS3), 변조기(MOD3) 및 버퍼(334)를 포함한다. 각 디바이스 광송신부들(MTx1, MTx2)의 동작은 상술한 도 2의 디바이스 광송신부들의 동작과 동일하므로 그 설명은 생략한다.
디바이스 광수신부(MRx1)는 광검출기(PD3), 버퍼(322), 인버터(INV1) 및 선택기(MUX1)를 포함한다. 디바이스 광수신부(MRx2)는 광검출기(PD4), 버퍼(332), 인버터(INV2) 및 선택기(MUX2)를 포함한다.
디바이스 광수신부들(MRx1, MRx2)은 컨트롤러 광송신부(CTx)로부터 광변조 신호를 수신하고, 수신된 광변조 신호를 전기 신호로 변환하여 최종적으로 데이터 신호(DATA)를 출력한다. 데이터 신호(DATA)는 선택 신호(SEL)에 의해 선택기들(MUX1, MUX2)의 입력 신호들 중 선택되어 출력된다.
예를 들어, 컨트롤러 광송신부(CTx)에서 제 1 광변조 신호가 제 1 메모리 장치의 디바이스 광수신부(MRx1)로 전송되고, 제 2 광변조 신호가 제 2 메모리 장치의 디바이스 광수신부(MRx2)로 전송된다고 가정하자. 또한, 제 1 광변조 신호는 메모리 컨트롤러가 메모리 장치들로 전송하고자 하는 데이터 신호, 예들 들어 디지털 값 '1'에 대응하는 광변조 신호이고, 제 2 광변조 신호는 전송하고자 하는 데이터 신호와 상보적인 데이터 신호, 즉 디지털 값 '0'에 대응하는 광변조 신호라고 가정하자.
이와 같은 경우, 제 1 메모리 장치의 디바이스 광수신부(MRx1)는 전송받은 제 1 광변조 신호를 광전변환한 전기 신호를 데이터 신호로 출력하면 된다. 하지만, 제 2 메모리 장치의 디바이스 광수신부(MRx2)는 제 2 광변조 신호를 광전변환한 전기 신호를 다시 반전하여 데이터 신호로 출력하여야 한다.
각 디바이스 광수신부(MRx1, MRx2)는 선택기(MUX1, MUX2)를 공통으로 구비하고 있다. 선택기(MUX1, MUX2)는 선택 신호(SEL)에 응답하여 수신된 제 1 광변조 신호를 광전변환한 전기 신호 또는 그 전기 신호를 반전한 신호를 선택적으로 출력한다. 여기에서 선택 신호(SEL)는 메모리 컨트롤러에 의해 미리 설정되어 각 메모리 장치로 전송된 신호일 수 있다.
상술한 경우, 메모리 컨트롤러는 제 1 메모리 장치에는 로직 하이 값의 선택 신호(SEL)를, 제 2 메모리 장치에는 로직 로우 값의 선택 신호(SEL)를 전송할 수 있다. 상술한 선택 신호(SEL)를 전송받은 제 1 및 제 2 메모리 장치의 디바이스 광수신부들(MRx1, MRx2)은 모두 디지털 값 '1'에 대응하는 데이터 신호를 출력할 것이다.
도 6에 따른 디바이스 광수신부가 적용된 메모리 시스템(300)은 메모리 장치들의 각 디바이스 인터페이스가 동일한 구성요소로 구성되므로, 메모리 장치의 제작 공정을 단순화할 수 있고, 따라서 생산 비용을 감소시킬 수 있다.
도 8a는 본 발명에 따른 컨트롤러 광수신부의 다른 실시 예를 예시적으로 보여주는 도면이다. 도 8a를 참조하면, 본 발명의 다른 실시 예에 따른 컨트롤러 광수신부(CRx)는 광검출기들(PD1, PD2), 퓨즈(FS), 버퍼(AMP), 인버터(INV) 및 선택기(MUX)를 포함한다.
광검출기들(PD1, PD2)은 각 메모리 장치의 디바이스 광송신부들(MTx1, MTx2)들과 광 연결되어 광변조 신호(OPTM)를 수신한다. 여기에서, 광변조 신호(OPTM)는 읽기 명령에 응답하여 메모리 코어에서 독출된 읽기 데이터에 대응하는 신호일 것이다. 광검출기들(PD1, PD2)은 수신한 광변조 신호(OPTM)을 광전변환하여 전기 신호로 출력한다.
버퍼(AMP)는 광검출기들(PD1, PD2)에서 출력된 전기 신호를 증폭하여 출력한다. 인버터(INV)는 버퍼(AMP)에 의해 증폭된 전기 신호를 반전하여 선택기(MUX)의 입력단으로 출력한다.
선택기(MUX)는 선택 신호(SEL)에 응답하여 인버터(INV)의 출력 신호 또는 버퍼(AMP)의 출력 신호를 선택적으로 출력한다. 여기에서, 선택 신호(SEL)는 메모리 컨트롤러에 의해 미리 설정된 신호일 수 있다. 예를 들어, 디바이스 광송신부가 독출된 데이터 신호에 대응하는 광변조 신호를 전송하는 경우, 메모리 컨트롤러는 선택 신호(SEL)를 로직 로우 값으로 설정할 수 있다.
도 8b는 본 발명에 따른 디바이스 광수신부의 또 다른 실시 예를 예시적으로 보여주는 도면이다. 도 8b를 참조하면, 본 발명의 다른 실시 예에 따른 컨트롤러 광수신부(CRx)는 광검출기들(PD1, PD2), 퓨즈(FS), 버퍼(AMP), 인버터(INV) 및 선택기(MUX)를 포함한다.
광검출기(PD2)는 메모리 컨트롤러의 컨트롤러 광송신부(CTx)로부터 광변조 신호(OPTM)를 수신한다. 광검출기(PD2)는 수신한 광변조 신호(OPTM)을 광전변환하여 전기 신호로 출력한다. 여기에서, 광검출기(PD1)는 퓨즈(FS)에 의해 버퍼(AMP)의 입력단과 연결이 끊어진 상태이다.
버퍼(AMP)는 광검출기(PD2)에서 출력된 전기 신호를 증폭하여 출력한다.
인버터(INV)는 버퍼(AMP)에 의해 증폭된 전기 신호를 반전하여 선택기(MUX)의 입력단으로 출력한다.
선택기(MUX)는 선택 신호(SEL)에 응답하여 인버터(INV)의 출력 신호 또는 버퍼(AMP)의 출력 신호를 선택적으로 출력한다. 여기에서, 선택 신호(SEL)는 상술한 바와 같이 메모리 컨트롤러에 의해 미리 설정된 신호일 수 있다.
도 8a의 컨트롤러 광수신부와 도 8b의 디바이스 광수신부의 다른점은, 광검출기(PD1)와 버퍼(AMP)의 입력단 사이의 연결 상태이다. 즉, 퓨즈(FS)에 의해 연결이 끊어졌는지 또는 연결이 되어 있는지의 차이이다. 컨트롤러 광수신부의 각 광검출기들은 각 디바이스 광송신부들과 광 연결되고, 그리고 디바이스 광송신부들 각각으로부터 광변조 신호를 수신한다. 이에 반해, 디바이스 광수신부의 광검출기는 컨트롤러 광송신부로부터 하나의 광변조 신호만을 수신한다. 도 8a와 같이 2개의 광검출기가 연결되는 경우, 대역폭의 감소 및 전력 소모가 증가할 수 있다. 따라서, 디바이스 광송신부의 경우 사용하지 않는 광검출기를 도 8b와 같이 퓨즈를 이용하여 그 연결을 끊어 성능 감소를 방지할 수 있다.
도 9는 본 발명의 실시 예에 따른 동일한 광수신단 구조를 가지는 메모리 시스템을 보여주는 블록도이다. 도 9를 참조하면, 메모리 시스템(400)은 컨트롤러 인터페이스(410), 디바이스 인터페이스들(420, 430)을 포함한다. 여기에서, 도 9의 컨트롤러 광수신부(CRx)는 도 8b의 컨트롤러 광수신부가 적용되었고, 디바이스 광수신부들(MRx1, MRx2) 각각은 도 8b의 디바이스 광수신부가 적용되었다.
컨트롤러 광송신부(CTx)는 광원(LS1), 변조기(MOD1) 및 버퍼(412)를 포함한다. 컨트롤러 광송신부(CTx)의 각 구성들은 도 7의 컨트롤러 광송신부(CTx)의 광원(LS1), 변조기(MOD1), 및 버퍼(312)와 동일한 구성이며, 그 동작 또한 동일하므로 그 설명을 생략한다.
디바이스 광송신부(MTx1)는 광원(LS2), 변조기(MOD2) 및 버퍼(424)를 포함한다. 디바이스 광송신부(MTx1)의 각 구성들은 도 7의 디바이스 광송신부(MTx1)의 광원(LS2), 변조기(MOD2), 및 버퍼(324)와 각각 대응하며, 그 동작 또한 동일하므로 그 설명을 생략한다.
디바이스 광송신부(MTx2)는 광원(LS3), 변조기(MOD3) 및 버퍼(434)를 포함한다. 디바이스 광송신부(MTx2)의 각 구성들은 도 7의 디바이스 광송신부(MTx2)의 광원(LS3), 변조기(MOD3), 및 버퍼(334)와 각각 대응하며, 그 동작 또한 동일하므로 그 설명을 생략한다.
컨트롤러 광수신부(CRx)는 광검출기들(PD1, PD2), 버퍼(414), 인버터(INV1) 및 선택기(MUX1)를 포함하며, 이는 상술한 바와 같이 도 8a의 각 구성들과 대응하므로 그 설명을 생략한다.
디바이스 광수신부(MTx1)는 광검출기들(PD3, PD4), 버퍼(422), 인버터(INV2) 및 선택기(MUX2)를 포함하며, 광검출기(PD4)는 퓨즈(FS2)에 의해 버퍼(422)와의 연결이 끊어진 상태이다.
디바이스 광수신부(MTx2) 또한 광검출기들(PD5, PD6), 버퍼(432), 인버터(INV3) 및 선택기(MUX3)를 포함하며, 광검출기(PD6)는 퓨즈(FS3)에 의해 버퍼(432)와의 연결이 끊어진 상태이다.
도 9에 따른 메모리 시스템의 경우, 모든 광수신부(CRx, MRx1, MRx2)의 구성이 동일하므로, 제조 공정이 단순해지는 이점이 있으며, 따라서 제조 비용을 감소시킬 수 있다. 또한, 각 디바이스 광송신부들(MTx1, MTx2)의 구성을 컨트롤러 광송신부(CTx)와 동일하게 하고, 각 디바이스 광송신부들(MTx1, MTx2)의 변조기의 출력을 하나만 이용할 수도 있다. 이 경우, 메모리 시스템의 모든 광송신부(CTx, MTx1, MTx2)의 구성 또한 동일하게 되어, 제조 비용을 추가로 줄일 수 있을 것이다.
도 10은 본 발명에 따른 메모리 시스템의 다른 실시 예를 예시적으로 보여주는 블록도이다. 도 10을 참조하면, 메모리 시스템(500)은 컨트롤러 인터페이스(510), 제 1 디바이스 인터페이스(520) 및 제 2 디바이스 인터페이스(530)를 포함한다. 도 10에 따른 메모리 시스템(500)은 컨트롤러 광송신부(CTx)에서 전송할 광변조 신호를 제어하여 디바이스 광수신부들(MRx1, MRx2)로 전송한다.
컨트롤러 광송신부(CTx)는 버퍼(512), 인버터(INV), 선택기(MUX), 광원(LS1) 및 변조부(MOD1)를 포함한다.
버퍼(512)는 데이터 신호(DATA)를 증폭하여 인버터(INV) 및 선택기(MUX)로 출력한다. 인버터(INV)는 증폭된 데이터 신호(DATA)를 반전하여 선택기(MUX)로 출력한다. 선택기(MUX)는 선택 신호(SEL)에 응답하여 데이터 신호(DATA) 또는 반전된 데이터 신호를 변조부(MOD1)로 출력한다. 여기에서, 선택 신호(SEL)는 전송하고자 하는 데이터 신호 및 전송할 메모리 장치에 따라 메모리 컨트롤러에 의해 설정될 수 있다. 광원(LS1)은 광신호를 변조부(MOD1)로 출력한다. 변조부(MOD1)는 선택기(MUX)의 출력에 응답하여 광신호를 변조하여 광변조 신호들(OPTM1, OPTM2)을 출력한다.
컨트롤러 광수신부(CRx)는 광검출기들(PD1, PD2) 및 버퍼(514)를 포함하며, 각 구성은 도 2의 컨트롤러 광수신부(CRx)의 광검출기들(PD1, PD2) 및 버퍼(214)와 대응한다. 따라서, 컨트롤러 광수신부(CRx)에 대한 설명은 생략한다.
디바이스 광송신부(MTx1)는 버퍼(524), 광원(LS2) 및 변조부(MOD2)를 포함하며, 각 구성은 도 2의 디바이스 광송신부(MTx1)의 버퍼(224), 광원(LS2) 및 변조부(MOD2)에 대응한다. 따라서, 디바이스 광송신부(MTx1)에 대한 설명은 생략한다.
디바이스 광송신부(MTx2)는 버퍼(534), 광원(LS3) 및 변조부(MOD3)를 포함하며, 각 구성은 도 2의 디바이스 광송신부(MTx2)의 버퍼(234), 광원(LS3) 및 변조부(MOD3)에 대응한다. 따라서, 디바이스 광송신부(MTx3)에 대한 설명은 생략한다.
디바이스 광수신부(MRx1)는 광검출기(PD3) 및 버퍼(522)를 포함한다. 디바이스 광수신기(MRx2)는 광검출기(PD4) 및 버퍼(532)를 포함한다. 각 디바이스 광수신부들(MRx1, MRx2)은 하나의 광검출기와 하나의 버퍼로 구성된다. 따라서, 도 2, 도 7 및 도 8의 디바이스 광수신기들에 비해 구조가 간단하다.
도 10에 도시된 메모리 시스템(500)의 경우, 디바이스 광수신부들의 구조가 간단하므로, 메모리 장치의 인터페이스의 제조 공정이 단순해지고 인터페이스의 면적을 줄일 수 있다. 따라서, 하나의 메모리 컨트롤러와 많은 수의 메모리 장치들이 광 연결되는 경우, 도 10에 따른 메모리 시스템을 적용하면 생산 비용을 더 감소시킬 수 있을 것이다.
도 11은 4분기 구조의 본 발명의 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 블록도이다. 도 11을 참조하면, 메모리 시스템(600)은 컨트롤러 인터페이스(610), 제 1 내지 제 4 디바이스 인터페이스들(620, 630, 640, 650)을 포함한다.
컨트롤러 인터페이스(610)는 컨트롤러 광송신부(CTx) 및 컨트롤러 광수신부(CRx)를 포함한다.
컨트롤러 광송신부(CTx)는 버퍼(612), 광원(LS1), 변조부(MOD1) 및 광분배기들(614, 616)를 포함한다. 버퍼(612)는 데이터 신호(DATA)에 응답하여 변조부(MOD1)를 구동시킨다. 광원(LS1)은 광신호를 변조부(MOD1)로 출력한다. 변조부(MOD1)은 데이터 신호(DATA)에 응답하여 광신호를 변조하여 서로 상보적인 2개의 광변조 신호를 출력한다. 광분배기들(614, 616)은 출력된 광변조 신호를 분기하여 4개의 분기된 광변조 신호를 출력한다.
컨트롤러 광수신부(CRx)는 4개의 광검출기들(PD1), 퓨즈들(FS1), 버퍼(618), 인버터(INV1) 및 선택기(MUX1)를 포함한다. 컨트롤러 광수신부(CRx)는 광검출기가 4개인 점을 제외하고는 도 9의 컨트롤러 광수신부(CRx)와 그 구성 및 동작이 동일하므로 그 설명은 생략한다.
제 1 디바이스 인터페이스(620)는 디바이스 광송신부(MTx1) 및 디바이스 광수신부(MRx1)을 포함한다.
디바이스 광송신부(MTx1)는 버퍼(624), 광원(LS2) 및 변조부(MOD2)를 포함하며, 이는 도 8의 디바이스 광송신부(MTx1)과 그 구성 및 동작이 동일하므로 그 설명은 생략한다.
디바이스 광수신부(MRx)는 4개의 광검출기들(PD2), 퓨즈들(FS2), 버퍼(622), 인버터(INV2) 및 선택기(MUX2)를 포함한다. 디바이스 광수신부(MRx)는 광검출기가 4개인 점을 제외하고는 도 9의 디바이스 광수신부(MRx)와 그 구성 및 동작이 동일하므로 그 설명은 생략한다.
상술한 바와 같이, 4분기 구조의 메모리 시스템을 구현하기 위해 컨트롤러 광송신부(CTx)의 변조부(MOD1)의 각 출력단에 광분배기(614, 616)가 추가로 사용되었다. 또한, 컨트롤러 광수신부(CRx)는 4개의 메모리 장치들로부터 각각 광변조 신호를 수신하기 위해 4개의 광검출기를 포함한다. 모든 디바이스 광수신부들(MRx1, MRx2, MRx3, MRx4)의 구성은 컨트롤러 광수신부(CRx)의 구성과 동일하다. 다만, 컨트롤러 광수신부(CRx)의 광검출기들은 버퍼(618)의 입력단과 퓨즈(FS)에 의해 연결되어 있지만, 디바이스 광수신부(MRx1)의 광검출기들은 하나를 제외하고는 퓨즈(FS)에 의해 버퍼(622)와의 연결이 끊어진 상태이다.
디바이스 인터페이스들(630, 640, 650)의 디바이스 광수신부들(MRx2, MRx3, MRx4)은 각각 디바이스 인터페이스(620)의 디바이스 광수신부(MRx1)와 그 구성이 동일하여, 그 세부구성 및 설명을 생략한다. 또한, 디바이스 인터페이스들(630, 640, 650)의 디바이스 광송신부들(MTRx2, MTx3, MTx4)은 각각 디바이스 인터페이스(620)의 디바이스 광송신부(MTx1)와 그 구성이 동일하여, 그 세부구성 및 설명을 생략한다.
도 12는 본 발명에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 보여주는 블럭도이다. 도 12를 참조하면, 데이터 처리 시스템(1000)은 CPU(1100), 제 1 메모리 장치(1200) 및 제 2 메모리 장치(1300)를 포함한다.
CPU(1100)는 메모리 장치들(1200, 1300)의 제반 동작을 제어하기 위한 메모리 컨트롤러(1110)을 포함한다. 메모리 컨트롤러(1110)는 메모리 장치들(1200, 1300)과 데이터를 송수신하기 위한 컨트롤러 인터페이스(1112)를 포함한다. 컨트롤러 인터페이스(1112)는 데이터를 메모리 장치들(1200, 1300)로 전송하거나 또는 메모리 장치들(1200, 1300)로부터 데이터를 전송받기 위한 컨트롤러 광송신부(CTx) 및 컨트롤러 광수신부(CRx)를 포함할 수 있다.
각 메모리 장치들은 디바이스 인터페이스(1210, 1310) 및 메모리 코어(1220, 1320)를 포함할 수 있다. 각 디바이스 인터페이스(1210, 1310)는 메모리 컨트롤러(1110)와 데이터를 송수신하기 위한 디바이스 광송신부(MTx1, MTx2) 및 디바이스 광수신부(MRx1, MRx2)를 포함할 수 있다. CPU(1100)와 메모리 장치들(1200, 1300)은 광 연결(optical interconnect)된다.
컨트롤러 광송신기(CTx)는 CPU(1100)로부터 전송받은 데이터 신호를 전광변환(E/O)하여 메모리 장치들(1200, 1300)로 전송한다. 이때, 컨트롤러 광송신기(CTx)는 데이터 신호에 응답하여 2개의 광변조 신호(OPTM1, OPTM2)를 출력한다. 제 1 광변조 신호(OPTM1)과 제 2 광변조 신호(OPTM2)는 서로 상보적인 데이터 신호에 대응하는 광변조 신호이다. 예를 들어, 제 1 광변조 신호(OPTM1)가 로직 하이 상태의 데이터 신호에 대응하여 광변환된 광변조 신호라면, 제 2 광변조 신호(OPTM2)는 로직 로우 상태의 데이터 신호에 대응하여 광변환된 광변조 신호일 것이다.
컨트롤러 광수신기(CRx)는 메모리 장치들(1200, 1300)로부터 광변조 신호들(OPTM3, OPTM4)을 수신한다. 컨트롤러 광수신기(CRx)는 수신된 광변조 신호들(OPTM3, OPTM4)을 광전변환(O/E)하여 데이터 신호를 생성하고 이를 CPU(1100)로 출력할 수 있다.
각 메모리 장치들(1200, 1300)은 디바이스 인터페이스(1210, 1310)와 메모리 코어(1220, 1320)를 포함할 수 있다.
디바이스 인터페이스(1210)는 컨트롤러 인터페이스(1112)로부터 제 1 광변조 신호(OPTM1)를 수신하는 디바이스 광수신부(MRx1) 및 메모리 코어(1220)에서 전송받은 데이터 신호(DATA)를 전광변환(E/O)하여 컨트롤러 인터페이스(1112)로 전송하는 디바이스 광송신부(MTx1)를 포함할 수 있다.
디바이스 인터페이스(1310)는 컨트롤러 인터페이스(1112)로부터 제 2 광변조 신호(OPTM2)를 수신하는 디바이스 광수신부(MRx2) 및 메모리 코어(1320)에서 전송받은 데이터 신호(DATA)를 전광변환(E/O)하여 컨트롤러 인터페이스(1112)로 전송하는 디바이스 광송신부(MTx2)를 포함할 수 있다.
각 메모리 코어들(1220, 1320)은 데이터 처리 시스템(1000)의 쓰기 동작시 해당 디바이스 인터페이스로부터 전송받은 데이터를 해당 메모리 셀에 기입할 수 있다. 각 메모리 코어들(1220, 1320)은 데이터 처리 시스템(1000)의 읽기 동작시 해당 메모리 셀에 저장된 데이터를 독출하여 해당 디바이스 인터페이스로 전송할 수 있다.
또한, 각 메모리 장치들(1200, 1300)은 광학적 DIMM(optical dual in-line memory module), 광학적 FB-DIMM(Fully Buffered DIMM), 광학적 SO-DIMM(small outline dual in-line memory module), 광학적 RDIMM(Registered DIMM), 광학적LRDIMM(Load Reduced DIMM), UDIMM(Unbuffered DIMM), 광학적 MicroDIMM, 또는 광학적 SIMM(single in-line memory module)으로 구현될 수 있다.
도 13은 본 발명에 따른 메모리 시스템이 적용된 모바일 기기를 도시한 블록도이다. 도 13을 참조하면, 모바일 기기(2000), 예컨대 노트북이나 휴대용 전자기기는 마이크로 프로세싱 유닛(MPU: 2100), 불휘발성 메모리(2200), 디스플레이(2300), 메모리(2400) 및 인터페이싱부(2500)를 포함할 수 있다.
MPU(2100), 불휘발성 메모리(2200) 및 메모리(2400)는 경우에 따라 하나의 칩으로 제조 또는 패키징될 수 있다. 예를 들어, 불휘발성 메모리(2200) 및 메모리(2400)는 상기 모바일 기기에 임베디드될 수도 있다.
모바일 기기가 휴대용 통신 디바이스인 경우에, 인터페이싱부(2500)에는 통신 데이터의 송수신 및 데이터 변복조 기능을 수행하는 모뎀 및 트랜시버가 연결될 수 있다.
메모리(2400)는 MPU(2100)에 연결되며, MPU(2100)의 버퍼 메모리 또는 메인 메모리로서 기능할 수 있다. 메모리(2400)은 도 1의 메모리 장치들과 같은 복수의 메모리 장치들로 구성될 수 있다. 복수의 메모리 장치들은 MPU(2100)와 광 연결되어 데이터를 송수신할 수 있다.
MPU(2100)는 미리 설정된 프로그램에 따라 모바일 기기(2000)의 제반 동작을 제어한다. MPU(2100)은 메모리(2400)의 제반 동작을 제어하기 위한 도 1과 같은 메모리 컨트롤러를 포함할 수 있다. 메모리 컨트롤러는 메모리 장치들로 데이터 신호에 대응하는 광변조 신호와 그 데이터 신호와 상보적인 데이터 신호에 대응하는 와 광변조 신호를 전송할 수 있다. 본 발명에 따른 모바일 기기는 MPU(2100)와 복수의 메모리 장치들 사이의 광 연결에 광분배기(splitter)를 사용하지 않는다. 따라서, 광분배기를 사용하는 경우에 비해 광신호를 출력하는 광원의 전력 소모가 감소될 수 있고, 이는 모바일 기기의 전원 사용시간이 증가할 수 있다.
불휘발성 메모리(2200)는 노아 타입 혹은 낸드 타입 플래시 메모리일 수 있다.
디스플레이(2300)는 백라이트를 갖는 액정이나 LED 광원을 갖는 액정 또는 OLED 등의 소자로서 터치 스크린을 가질 수 있다. 상기 디스플레이(2300)는 문자, 숫자, 그림 등의 이미지를 컬러로 표시하는 출력 소자로서 기능한다.
모바일 기기는 모바일 통신 장치의 위주로 설명되었으나, 필요한 경우에 구성 요소를 가감하여 스마트 카드로서 기능할 수 있다.
모바일 기기는 별도의 인터페이스를 외부의 통신 장치와 연결될 수 있다. 상기 통신 장치는 DVD(digital versatile disc) 플레이어, 컴퓨터, 셋 탑 박스(set top box, STB), 게임기, 디지털 캠코더 등일 수 있다.
비록 도면에는 도시되지 않았지만, 모바일 기기에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 가진 자에게 자명하다.
모바일 기기를 형성하는 칩들은 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 칩들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등의 패키지로서 단일 패키지화될 수 있다.
불휘발성 메모리(2200)는 텍스트, 그래픽, 소프트웨어 코드 등과 같은 다양한 데이터 형태들을 갖는 데이터 정보를 저장할 수 있다.
불휘발성 메모리(2200)는, 예를 들면, EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(flash memory), MRAM(Magnetic RAM), 스핀전달토크 MRAM (Spin-Transfer Torque MRAM), Conductive bridging RAM(CBRAM), FeRAM (Ferroelectric RAM), OUM(Ovonic Unified Memory)라고도 불리는 PRAM(Phase change RAM), 저항성 메모리 (Resistive RAM: RRAM 또는 ReRAM), 나노튜브 RRAM (Nanotube RRAM), 폴리머 RAM(Polymer RAM: PoRAM), 나노 부유 게이트 메모리(Nano Floating Gate Memory: NFGM), 홀로그래픽 메모리 (holographic memory), 분자 전자 메모리 소자(Molecular Electronics Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 200, 300, 400, 500, 600: 메모리 시스템
110, 1110: 메모리 컨트롤러
120, 130, 1200, 1300: 메모리 장치
112: 컨트롤 유닛
114, 210, 310, 410, 510, 610, 1112: 컨트롤러 인터페이스
122, 132, 220, 230, 320, 330, 420, 430, 520, 530, 620, 630, 1210, 1310: 디바이스 인터페이스
124, 134, 1220, 1320: 메모리 코어
CTx: 컨트롤러 광송신부
RTx: 컨트롤러 광수신부
MTx1, MTx2: 디바이스 광송신부
MRx1, MRx2: 디바이스 광수신부

Claims (10)

  1. 데이터 신호를 광변조하여 제 1 광변조 신호 및 제 2 광변조 신호를 출력하는 컨트롤러 광송신부를 포함하는 메모리 컨트롤러;
    상기 메모리 컨트롤러와 광 결합되어 상기 제 1 광변조 신호를 수신하는 제 1 메모리 장치; 그리고
    상기 메모리 컨트롤러와 광 결합되어 상기 제 2 광변조 신호를 수신하는 제 2 메모리 장치를 포함하되,
    상기 제 1 광변조 신호와 상기 제 2 광변조 신호는 상보적인 신호인 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 컨트롤러 광송신부는:
    광신호를 출력하는 광원; 그리고
    상기 데이터 신호에 응답하여 상기 광신호의 위상을 변조하여 상기 제 1 광변조 신호 및 상기 제 2 광변조 신호를 출력하는 변조부를 포함하는 메모리 시스템
  3. 제 2 항에 있어서,
    상기 변조부는:
    상기 광신호를 제 1 광신호 및 제 2 광신호로 분기하는 광분배기;
    상기 제 1 광신호의 위상을 상기 데이터 신호에 따라 변조하는 위상 변조기; 그리고
    위상이 변조된 상기 제 1 광신호와 상기 제 2 광신호를 커플링하여 상기 제 1 광변조신호 및 상기 제 2 광변조 신호를 출력하는 커플러를 포함하는 메모리 시스템.
  4. 제 3 항에 있어서,
    상기 커플러는 방향성 커플러(directional coupler) 또는 다중모드 간섭 커플러(multimode interference coupler)인 메모리 시스템.
  5. 제 3 항에 있어서,
    상기 변조부는:
    상기 광신호를 입력받아 상기 제 1 광변조 신호를 출력하는 제 1 도파로;
    상기 제 1 도파로로 입력된 광신호의 일부를 유입하는 원형 도파로;
    상기 원형 도파로로 유입된 광신호의 위상을 상기 데이터 신호에 따라 변조하는 위상 변조부; 그리고
    상기 원형 도파로에서 변조된 광신호의 일부를 유입하여 상기 제 2 광변조 신호를 출력하는 제 2 도파로를 포함하는 메모리 시스템.
  6. 제 1 항에 있어서,
    상기 제 1 메모리 장치 및 상기 제 2 메모리 장치 각각은 상기 메모리 컨트롤러로부터 수신된 광변조 신호를 상기 데이터 신호에 대응하는 전기 신호로 변환하는 광 검출기 및 상기 변환된 전기 신호를 증폭하는 버퍼를 포함하되,
    상기 제 2 메모리 장치는 상기 증폭된 전기 신호를 반전하여 출력하는 인버터를 더 포함하는 메모리 시스템.
  7. 제 1 항에 있어서,
    상기 제 1 메모리 장치 및 상기 제2 메모리 장치 각각은 리드 동작시 독출된 데이터 신호를 전광변환하여 상기 메모리 컨트롤러로 출력하는 디바이스 광송신부를 포함하고,
    상기 메모리 컨트롤러는 상기 전광변환된 데이터 신호를 수신하여 상기 독출된 데이터 신호에 대응하는 전기 신호를 출력하는 컨트롤러 광수신부를 포함하는 메모리 시스템.
  8. 제 7 항에 있어서,
    상기 컨트롤러 광수신부는:
    상기 제 1 메모리 장치와 상기 제 2 메모리 장치의 각 디바이스 광송신부로부터 전광변환된 데이터 신호를 수신하여 상기 독출된 데이터 신호에 대응하는 전기 신호로 변환하는 제 1 및 제 2 광검출기; 그리고
    상기 변환된 전기 신호를 증폭하여 출력하는 버퍼를 포함하는 메모리 시스템.
  9. 메모리 장치들, 상기 메모리 장치들의 제반 동작을 제어하는 메모리 컨트롤러, 상기 메모리 장치들과 상기 메모리 컨트롤러를 광 연결하는 광 채널들을 포함하는 메모리 시스템에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 시스템의 쓰기 동작시 쓰기 데이터에 대응하는 제 1 광변조 신호와 상기 제 1 광변조 신호와 상보적인 제 2 광변조 신호를 상기 광 채널들을 통해 상기 메모리 장치들로 전송하고,
    상기 메모리 장치들 각각은 상기 제 1 광변조 신호 또는 상기 제 2 광변조 신호를 수신하여 상기 쓰기 데이터에 대응하는 데이터 신호로 변환하여 출력하는 디바이스 광수신부를 포함하는 메모리 시스템.
  10. 제 9 항에 있어서,
    상기 디바이스 광수신부는:
    상기 메모리 컨트롤러로부터 광변조 신호를 수신하여 전기 신호로 변환하는 광검출기;
    상기 전기 신호를 증폭하여 출력하는 버퍼;
    상기 버퍼의 출력을 반전하여 출력하는 인버터; 그리고
    상기 버퍼의 출력 또는 상기 인버터의 출력 중 어느 하나를 선택 신호에 응답하여 출력하는 선택기를 포함하되,
    상기 선택 신호는 해당 메모리 장치가 수신하는 광변조 신호에 따라 상기 메모리 컨트롤러에 의해 설정되는 메모리 시스템.
KR1020140135065A 2014-10-07 2014-10-07 광 연결 메모리 시스템 KR20160042234A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140135065A KR20160042234A (ko) 2014-10-07 2014-10-07 광 연결 메모리 시스템
US14/791,356 US9767869B2 (en) 2014-10-07 2015-07-03 Memory controller, memory system including the same, and electronic device including the memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140135065A KR20160042234A (ko) 2014-10-07 2014-10-07 광 연결 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20160042234A true KR20160042234A (ko) 2016-04-19

Family

ID=55633586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140135065A KR20160042234A (ko) 2014-10-07 2014-10-07 광 연결 메모리 시스템

Country Status (2)

Country Link
US (1) US9767869B2 (ko)
KR (1) KR20160042234A (ko)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2517122B2 (ja) * 1989-10-20 1996-07-24 松下電器産業株式会社 ビデオディスク記録装置およびビデオディスク再生装置
US5249243A (en) 1992-05-21 1993-09-28 Siemens Components, Inc. Apparatus and method for cascade coupled integrated optical phase modulator for linearization of signal transfer
KR100279742B1 (ko) 1998-05-21 2001-02-01 정선종 광섬유 마하젠더 간섭계 광필터
US7941056B2 (en) 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
US6961259B2 (en) 2003-01-23 2005-11-01 Micron Technology, Inc. Apparatus and methods for optically-coupled memory systems
JP4270116B2 (ja) * 2004-11-30 2009-05-27 ソニー株式会社 冷却装置および投射型表示装置
US7257283B1 (en) 2006-06-30 2007-08-14 Intel Corporation Transmitter-receiver with integrated modulator array and hybrid bonded multi-wavelength laser array
US8401399B2 (en) 2009-05-28 2013-03-19 Freedom Photonics, Llc. Chip-based advanced modulation format transmitter
US20110215344A1 (en) 2010-03-05 2011-09-08 Dardy Henry D LOW POWER GRADED BASE SiGe HBT LIGHT MODULATOR
KR101845514B1 (ko) * 2010-12-17 2018-04-04 삼성전자주식회사 소형 광 변조기 및 이를 포함하는 광 송신기
US20130170781A1 (en) 2011-12-28 2013-07-04 Karl Kissa Y-branch dual optical phase modulator
KR101990856B1 (ko) * 2012-05-21 2019-06-19 삼성전자주식회사 광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템
KR20130139066A (ko) * 2012-06-12 2013-12-20 삼성전자주식회사 소스라인 전압 발생기를 포함하는 자기 저항 메모리 장치
KR20140008745A (ko) * 2012-07-11 2014-01-22 삼성전자주식회사 자기 메모리 장치
US8928349B2 (en) * 2012-07-25 2015-01-06 Samsung Electronics Co., Ltd. On-die termination circuit, semiconductor memory device and memory system
JP6079192B2 (ja) * 2012-12-11 2017-02-15 富士通株式会社 光周波数多重装置及び偏光制御方法
US9712247B2 (en) * 2013-11-20 2017-07-18 Cisco Technology, Inc. Low bit rate signaling with optical IQ modulators
KR102127137B1 (ko) * 2013-12-03 2020-06-26 삼성전자주식회사 셀 트랜지스터들의 계면 상태를 제어하여 센싱 마진을 보상할 수 있는 저항성 메모리 장치
KR102131070B1 (ko) * 2014-01-21 2020-07-07 삼성전자주식회사 코히런트 수신을 수행하는 광 인터페이스 모듈, 이를 포함하는 광 메모리 모듈 및 광 메모리 시스템
KR102237735B1 (ko) * 2014-06-16 2021-04-08 삼성전자주식회사 저항성 메모리 장치의 메모리 코어, 이를 포함하는 저항성 메모리 장치 및 저항성 메모리 장치의 데이터 감지 방법
KR102178137B1 (ko) * 2014-08-26 2020-11-12 삼성전자주식회사 반도체 메모리 장치, 이의 에러 정정 방법 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
US20160099781A1 (en) 2016-04-07
US9767869B2 (en) 2017-09-19

Similar Documents

Publication Publication Date Title
CN107229097B (zh) 具有减小尺寸的光学调制器
KR102229942B1 (ko) 멀티 다이들을 갖는 멀티 채널 반도체 장치의 동작 방법 및 그에 따른 반도체 장치
US11233580B2 (en) Pooled DRAM system enabled by monolithic in-package optical I/O
KR101990856B1 (ko) 광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템
US10374699B2 (en) Photonic integrated circuit and optical transmitter
JP2011176820A (ja) 光シリアライザ、光デシリアライザ、及びそれらを含むデータ処理システム
US20190219763A1 (en) Apparatuses and methods for photonic communication and photonic addressing
US20160043802A1 (en) Data processing systems, systems on chip, and data processing systems comprising systems on chip
CN105676483A (zh) 一种光偏振控制装置及方法
US9385809B2 (en) Optical interface module for coherent reception, optical memory module, and optical memory system comprising same
US20050213993A1 (en) Modulator driver circuit with selectable on-chip termination
JP2012063768A (ja) 光学的ディエンファシス信号を生成するための光変調器とその方法
US20240027711A1 (en) Optical multi-die interconnect bridge with electrical and optical interfaces
CN102426560B (zh) 受控设备和受控方法
JP7047124B2 (ja) リダイレクトされる光変調器出力
KR20160042234A (ko) 광 연결 메모리 시스템
US20220171720A1 (en) Mapped register access by microcontrollers
US20140270785A1 (en) Electro-photonic memory system
CN113691319A (zh) 具有混合的硅上iii-v族调制器的光学架构
CN103885265A (zh) 低成本光开关或光可变光学衰减器
US20240077781A1 (en) Computer architecture with disaggregated memory and high-bandwidth communication interconnects
US20130259489A1 (en) Memory expanding device, portable mobile device and portable mobile system using the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination