JP3129252B2 - データ中継装置 - Google Patents
データ中継装置Info
- Publication number
- JP3129252B2 JP3129252B2 JP09266367A JP26636797A JP3129252B2 JP 3129252 B2 JP3129252 B2 JP 3129252B2 JP 09266367 A JP09266367 A JP 09266367A JP 26636797 A JP26636797 A JP 26636797A JP 3129252 B2 JP3129252 B2 JP 3129252B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data relay
- relay device
- clock
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、データ中継方式お
よびデータ中継装置に係り、特に中継されたデータを受
信する受信側装置の台数にかかわらず安定したデータ中
継を行うことのできるデータ中継装置に関する。
よびデータ中継装置に係り、特に中継されたデータを受
信する受信側装置の台数にかかわらず安定したデータ中
継を行うことのできるデータ中継装置に関する。
【０００２】
【従来の技術】従来のデータ中継装置と受信側装置とか
らなるデータ中継方式では、たとえばＭＵＬＴＩＢＵＳ
（ＩＥＥＥ７９６, 1983）等の標準バスに見られるよう
に、クロック信号（ストローブ信号）とデータ信号とが
定義されており、安定なデータの通信が行えるように各
信号の関係が時間規定されている。すなわち、受信側装
置で受信したクロック信号とこのクロック信号により取
り込むデータ信号との間に十分なタイミングマージンが
確保できるように時間関係および受信側装置の接続数を
規定している。
らなるデータ中継方式では、たとえばＭＵＬＴＩＢＵＳ
（ＩＥＥＥ７９６, 1983）等の標準バスに見られるよう
に、クロック信号（ストローブ信号）とデータ信号とが
定義されており、安定なデータの通信が行えるように各
信号の関係が時間規定されている。すなわち、受信側装
置で受信したクロック信号とこのクロック信号により取
り込むデータ信号との間に十分なタイミングマージンが
確保できるように時間関係および受信側装置の接続数を
規定している。
【０００３】図６は従来のデータ中継方式の一例を説明
するブロック図である。従来のデータ中継方式は、受信
側装置である複数の個別ユニット２０〜２Ｎと、外部か
ら入力される入力データＤ１０〜Ｄ１Ｎを受信して前記
個別ユニット２０〜２Ｎに中継するデータ中継ユニット
１とから構成されている。ここでＮ＋１台の個別ユニッ
トは、それぞれデータ線３を介してデータ中継ユニット
１と接続されているとともに、クロック線４に共通に接
続されている。また、データ中継ユニット１は、クロッ
ク発生部１１とデータ中継部１３とを備えている。
するブロック図である。従来のデータ中継方式は、受信
側装置である複数の個別ユニット２０〜２Ｎと、外部か
ら入力される入力データＤ１０〜Ｄ１Ｎを受信して前記
個別ユニット２０〜２Ｎに中継するデータ中継ユニット
１とから構成されている。ここでＮ＋１台の個別ユニッ
トは、それぞれデータ線３を介してデータ中継ユニット
１と接続されているとともに、クロック線４に共通に接
続されている。また、データ中継ユニット１は、クロッ
ク発生部１１とデータ中継部１３とを備えている。
【０００４】このうち前記クロック発生部１１は入力デ
ータＤ１０〜Ｄ１Ｎの入力および個別ユニット２０〜２
Ｎへの中継データＤ２０〜Ｄ２Ｎの送受信の基準クロッ
クを発生し、この基準クロックに基づいて、前記入力デ
ータを受信するための受信クロックＴ３１と、前記クロ
ック線４に送出する送出クロックＴ３２とが生成され
る。データ中継部１３は、前記受信クロックＴ３１に基
づいて外部からの入力データＤ１０〜Ｄ１Ｎを受信し、
これらを各個別ユニット２０〜２Ｎと接続されたデータ
線３に中継データ信号Ｄ２０〜Ｄ２Ｎとして送出する。
また、前記クロック線４に共通に接続された各個別ユニ
ット２０〜２Ｎは、前記送出クロックＴ３２を到達クロ
ックＴ４０〜Ｔ４Ｎとして受信し、これを内部クロック
Ｔ５０〜Ｔ５Ｎに整形し、この内部クロックＴ５０〜Ｔ
５Ｎをストローブ信号としてデータ線３から中継データ
信号Ｄ２０〜Ｄ２Ｎを取り込んでいる。
ータＤ１０〜Ｄ１Ｎの入力および個別ユニット２０〜２
Ｎへの中継データＤ２０〜Ｄ２Ｎの送受信の基準クロッ
クを発生し、この基準クロックに基づいて、前記入力デ
ータを受信するための受信クロックＴ３１と、前記クロ
ック線４に送出する送出クロックＴ３２とが生成され
る。データ中継部１３は、前記受信クロックＴ３１に基
づいて外部からの入力データＤ１０〜Ｄ１Ｎを受信し、
これらを各個別ユニット２０〜２Ｎと接続されたデータ
線３に中継データ信号Ｄ２０〜Ｄ２Ｎとして送出する。
また、前記クロック線４に共通に接続された各個別ユニ
ット２０〜２Ｎは、前記送出クロックＴ３２を到達クロ
ックＴ４０〜Ｔ４Ｎとして受信し、これを内部クロック
Ｔ５０〜Ｔ５Ｎに整形し、この内部クロックＴ５０〜Ｔ
５Ｎをストローブ信号としてデータ線３から中継データ
信号Ｄ２０〜Ｄ２Ｎを取り込んでいる。
【０００５】上述のような構成を有する従来のデータ中
継方式の動作を図７（Ａ）〜（Ｆ）に示す波形図を参照
して説明する。外部からの入力データＤ１０〜Ｄ１Ｎ
（図７（Ｂ））は、受信クロックＴ３１（図７（Ａ））
に同期してデータ中継部１３に入力される。このときの
受信クロックＴ３１の立下がりがデータの変化点となる
タイミングとする。入力された入力データＤ１０〜Ｄ１
Ｎは、データ中継部１３およびデータ線３を経由し、中
継データＤ２０〜Ｄ２Ｎ（図７（Ｂ））として個別ユニ
ット２０〜２Ｎに入力される。一方、クロックＴ３２
（図７（Ｃ））は、ゲート，クロック線４を介して各個
別ユニット２０〜２Ｎに到達し、到達クロックＴ４０〜
Ｔ４Ｎとして入力される。各個別ユニット２０〜２Ｎ
は、前記到達クロックＴ４０〜Ｔ４Ｎを整形して内部ク
ロックＴ５０〜Ｔ５Ｎとする。各個別ユニット２ー〜２
Ｎは、それぞれ中継データ２０〜２Ｎの取り込み処理を
これらの内部クロック５０〜５Ｎの立上がりのタイミン
グで行い、その結果を出力データとして出力する。
継方式の動作を図７（Ａ）〜（Ｆ）に示す波形図を参照
して説明する。外部からの入力データＤ１０〜Ｄ１Ｎ
（図７（Ｂ））は、受信クロックＴ３１（図７（Ａ））
に同期してデータ中継部１３に入力される。このときの
受信クロックＴ３１の立下がりがデータの変化点となる
タイミングとする。入力された入力データＤ１０〜Ｄ１
Ｎは、データ中継部１３およびデータ線３を経由し、中
継データＤ２０〜Ｄ２Ｎ（図７（Ｂ））として個別ユニ
ット２０〜２Ｎに入力される。一方、クロックＴ３２
（図７（Ｃ））は、ゲート，クロック線４を介して各個
別ユニット２０〜２Ｎに到達し、到達クロックＴ４０〜
Ｔ４Ｎとして入力される。各個別ユニット２０〜２Ｎ
は、前記到達クロックＴ４０〜Ｔ４Ｎを整形して内部ク
ロックＴ５０〜Ｔ５Ｎとする。各個別ユニット２ー〜２
Ｎは、それぞれ中継データ２０〜２Ｎの取り込み処理を
これらの内部クロック５０〜５Ｎの立上がりのタイミン
グで行い、その結果を出力データとして出力する。
【０００６】上述のようなデータ中継方式では、個別ユ
ニットの枚数（台数）が少ない場合はクロックＴ３２お
よび到達クロックＴ４０〜Ｔ４Ｎの波形は崩れない（図
７（Ｃ），（Ｄ））が、個別ユニットの枚数が増大する
につれてクロックラインの静電容量が増大し、到達クロ
ックＴ４０〜Ｔ４Ｎが図７（Ｅ）に示すように、鈍って
くる。その結果、到達クロック４０〜４Ｎを整形して得
られる内部クロックＴ５０〜Ｔ５Ｎの位相が変化する
（図７（Ｆ））。従来のデータ中継方式では、個別ユニ
ットの枚数によって内部クロックＴ５０〜Ｔ５Ｎの位相
が変化し、その立ち上がりが変化することによって、内
部クロックＴ５０〜Ｔ５Ｎに基づく中継データの取り込
みが不安定にならないように十分な時間マージンをとる
必要があった。
ニットの枚数（台数）が少ない場合はクロックＴ３２お
よび到達クロックＴ４０〜Ｔ４Ｎの波形は崩れない（図
７（Ｃ），（Ｄ））が、個別ユニットの枚数が増大する
につれてクロックラインの静電容量が増大し、到達クロ
ックＴ４０〜Ｔ４Ｎが図７（Ｅ）に示すように、鈍って
くる。その結果、到達クロック４０〜４Ｎを整形して得
られる内部クロックＴ５０〜Ｔ５Ｎの位相が変化する
（図７（Ｆ））。従来のデータ中継方式では、個別ユニ
ットの枚数によって内部クロックＴ５０〜Ｔ５Ｎの位相
が変化し、その立ち上がりが変化することによって、内
部クロックＴ５０〜Ｔ５Ｎに基づく中継データの取り込
みが不安定にならないように十分な時間マージンをとる
必要があった。
【０００７】
【発明が解決しようとする課題】その結果、従来のデー
タ中継方式では、実装される個別ユニットの枚数が変化
しても安定したデータ中継ができるように、データの速
度を低く制限しなければならなかった。また、クロック
ラインの静電容量が増大し、内部クロックＴ５０〜Ｔ５
Ｎの位相が変化しても、安定なデータ中継を行える範囲
に個別ユニットの実装枚数を制限しなければならなかっ
た。そこで、本発明の第１の目的は、従来と比べて速い
データ速度で安定なデータ中継が行えるデータ中継装置
を提供することにある。また、本発明の第２の目的は、
より広い範囲の個別ユニットの実装枚数に対応できるデ
ータ中継装置を提供することにある。
タ中継方式では、実装される個別ユニットの枚数が変化
しても安定したデータ中継ができるように、データの速
度を低く制限しなければならなかった。また、クロック
ラインの静電容量が増大し、内部クロックＴ５０〜Ｔ５
Ｎの位相が変化しても、安定なデータ中継を行える範囲
に個別ユニットの実装枚数を制限しなければならなかっ
た。そこで、本発明の第１の目的は、従来と比べて速い
データ速度で安定なデータ中継が行えるデータ中継装置
を提供することにある。また、本発明の第２の目的は、
より広い範囲の個別ユニットの実装枚数に対応できるデ
ータ中継装置を提供することにある。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明にかかるデータ中継装置は、外部より入力
されるデータ信号をｎ台（ｎ：１以上の自然数）の受信
側装置（個別ユニット）のそれぞれに接続されたデータ
線に送出するデータ中継部と、前記ｎ台の受信側装置を
共通に接続する共通クロック線と、前記共通クロック線
にデータ読込用のクロック信号を送出するクロック発生
手段とからなり、前記受信側装置のそれぞれは、前記ク
ロック発生手段から送出された送出クロック信号が前記
共通クロック線を介して前記各受信側装置に到達した到
達クロック信号を整形して内部クロック信号を作成し、
この内部クロック信号に基づいて前記データ中継部から
前記データ線を介して前記データ信号を入力するデータ
中継装置において、前記受信側装置の台数ｎを検出する
台数検出手段と、前記台数検出手段が検出した受信側装
置の台数ｎに応じて前記データ信号と前記送出クロック
信号のタイミングを調整するタイミング調整手段とを備
えたものである。
めに、本発明にかかるデータ中継装置は、外部より入力
されるデータ信号をｎ台（ｎ：１以上の自然数）の受信
側装置（個別ユニット）のそれぞれに接続されたデータ
線に送出するデータ中継部と、前記ｎ台の受信側装置を
共通に接続する共通クロック線と、前記共通クロック線
にデータ読込用のクロック信号を送出するクロック発生
手段とからなり、前記受信側装置のそれぞれは、前記ク
ロック発生手段から送出された送出クロック信号が前記
共通クロック線を介して前記各受信側装置に到達した到
達クロック信号を整形して内部クロック信号を作成し、
この内部クロック信号に基づいて前記データ中継部から
前記データ線を介して前記データ信号を入力するデータ
中継装置において、前記受信側装置の台数ｎを検出する
台数検出手段と、前記台数検出手段が検出した受信側装
置の台数ｎに応じて前記データ信号と前記送出クロック
信号のタイミングを調整するタイミング調整手段とを備
えたものである。
【０００９】本発明においては、実装された個別ユニッ
トの台数ｎを上記台数検出手段によって検出し、上記タ
イミング調整手段がこの検出された台数ｎに基づいて上
記データ信号と上記送出クロック信号のタイミングを調
整する。このように個別ユニットの台数に応じて上記デ
ータ信号と上記送出クロック信号のタイミングを調整す
ることによって、上記共通クロック線の静電容量による
到達クロック信号のひずみから生じる上記データ信号と
上記内部クロック信号のタイミングのずれを補償する。
これによって実装された個別ユニットの台数にかかわら
ず、高速で安定したデータ中継を実現する。
トの台数ｎを上記台数検出手段によって検出し、上記タ
イミング調整手段がこの検出された台数ｎに基づいて上
記データ信号と上記送出クロック信号のタイミングを調
整する。このように個別ユニットの台数に応じて上記デ
ータ信号と上記送出クロック信号のタイミングを調整す
ることによって、上記共通クロック線の静電容量による
到達クロック信号のひずみから生じる上記データ信号と
上記内部クロック信号のタイミングのずれを補償する。
これによって実装された個別ユニットの台数にかかわら
ず、高速で安定したデータ中継を実現する。
【００１０】ここで上記台数検出手段は、上記共通クロ
ック線に接続された受信側装置の台数を検出するすべて
の手段を含み、たとえば、各個別ユニットの実装または
未実装を監視する状態監視線と、前記状態監視線を介し
て得られる各個別ユニットの実装または未実装を表す信
号から実装された個別ユニットの枚数を計算する演算手
段から構成することができる。この他にも、台数検出手
段は、上記共通クロック線の静電容量を計測することに
より実装された個別ユニットの枚数を推定するようにし
てもよい。
ック線に接続された受信側装置の台数を検出するすべて
の手段を含み、たとえば、各個別ユニットの実装または
未実装を監視する状態監視線と、前記状態監視線を介し
て得られる各個別ユニットの実装または未実装を表す信
号から実装された個別ユニットの枚数を計算する演算手
段から構成することができる。この他にも、台数検出手
段は、上記共通クロック線の静電容量を計測することに
より実装された個別ユニットの枚数を推定するようにし
てもよい。
【００１１】上記タイミング調整手段は、共通クロック
線の静電容量のために生じる内部クロックの位相差を解
消するように、上記データ信号と上記送出クロック信号
のタイミングを上記台数検出手段からの信号に応じて調
整するすべての手段を含むものとする。ここで、タイミ
ングを調整するとは、上記データ信号と上記送出クロッ
ク信号の位相差を調整することに他ならない。すなわ
ち、上記共通クロック線の静電容量によって到達クロッ
クが鈍ることによって生じる内部クロックの位相のずれ
を、上記データ信号と上記送出クロック信号の位相差を
実装された個別ユニットの台数に応じて適切に調整する
ことにより解消するのである。個別ユニットの実装枚数
に対応した最適な位相差や遅延量は、予め実験または計
算により求めることができる。したがって、タイミング
調整手段は、たとえば、実装枚数と位相差や遅延量との
関係を関数またはテーブルの形で表し、これを記憶した
記憶手段と、上記データ信号や上記送出クロック信号を
遅延させてこの位相差や遅延量を実現する遅延手段から
構成することができる。
線の静電容量のために生じる内部クロックの位相差を解
消するように、上記データ信号と上記送出クロック信号
のタイミングを上記台数検出手段からの信号に応じて調
整するすべての手段を含むものとする。ここで、タイミ
ングを調整するとは、上記データ信号と上記送出クロッ
ク信号の位相差を調整することに他ならない。すなわ
ち、上記共通クロック線の静電容量によって到達クロッ
クが鈍ることによって生じる内部クロックの位相のずれ
を、上記データ信号と上記送出クロック信号の位相差を
実装された個別ユニットの台数に応じて適切に調整する
ことにより解消するのである。個別ユニットの実装枚数
に対応した最適な位相差や遅延量は、予め実験または計
算により求めることができる。したがって、タイミング
調整手段は、たとえば、実装枚数と位相差や遅延量との
関係を関数またはテーブルの形で表し、これを記憶した
記憶手段と、上記データ信号や上記送出クロック信号を
遅延させてこの位相差や遅延量を実現する遅延手段から
構成することができる。
【００１２】上記二つの信号の位相差を調整する方法と
しては、たとえば、共通クロック線に送出する上記送出
クロック信号の位相を遅らせる方法、上記データ信号の
位相を遅らせる方法、あるいは、上記送出クロック信号
と上記データ信号の両方の位相を操作する方法が考えら
れる。本発明のうち、請求項２に記載されたデータ中継
装置は、特に上記タイミング調整手段が、上記台数検出
手段が検出した受信側装置の台数に応じて上記送出クロ
ック信号の位相を遅らせることを特徴とする。また、請
求項３に記載されたデータ中継装置は、上記タイミング
調整手段が、上記台数検出手段が検出した受信側装置の
台数に応じて上記データ信号の位相を遅らせることを特
徴とする。このように上記送出クロック信号と上記デー
タ信号の位相を調節することによって、より広い範囲の
個別ユニットの実装枚数に対応しつつ、データ誤り，デ
ータ抜け等のない安定なデータ中継を従来と比べて速い
データ速度で行うことができる。
しては、たとえば、共通クロック線に送出する上記送出
クロック信号の位相を遅らせる方法、上記データ信号の
位相を遅らせる方法、あるいは、上記送出クロック信号
と上記データ信号の両方の位相を操作する方法が考えら
れる。本発明のうち、請求項２に記載されたデータ中継
装置は、特に上記タイミング調整手段が、上記台数検出
手段が検出した受信側装置の台数に応じて上記送出クロ
ック信号の位相を遅らせることを特徴とする。また、請
求項３に記載されたデータ中継装置は、上記タイミング
調整手段が、上記台数検出手段が検出した受信側装置の
台数に応じて上記データ信号の位相を遅らせることを特
徴とする。このように上記送出クロック信号と上記デー
タ信号の位相を調節することによって、より広い範囲の
個別ユニットの実装枚数に対応しつつ、データ誤り，デ
ータ抜け等のない安定なデータ中継を従来と比べて速い
データ速度で行うことができる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。なお、既に説明した部分に
は同一符号を付し、重複記載を省略する。図１は本発明
の第１の実施の形態にかかるデータ中継装置を説明する
ブロック図である。また、図２は本実施の形態における
データ中継ユニットを構成する実装数判定部１０１とタ
イミング調整部１０２のブロック図である。図１，図２
に示すように、本実施の形態にかかるデータ中継装置
は、データ中継ユニット１００と、複数の受信側装置
（個別ユニット）２００〜２０Ｎ等を備えており、前記
データ中継ユニットと個別ユニットとはデータ線３，ク
ロック線４，図示しないコネクタ等により接続されてい
る。データ線３は各個別ユニット毎に独立して接続され
〔即ち、データ線の本数は（Ｎ＋１）本〕、またクロッ
ク線４に対しては各個別ユニットが並列接続されている
〔即ち、クロック線の本数は１本〕。
て図面を参照して説明する。なお、既に説明した部分に
は同一符号を付し、重複記載を省略する。図１は本発明
の第１の実施の形態にかかるデータ中継装置を説明する
ブロック図である。また、図２は本実施の形態における
データ中継ユニットを構成する実装数判定部１０１とタ
イミング調整部１０２のブロック図である。図１，図２
に示すように、本実施の形態にかかるデータ中継装置
は、データ中継ユニット１００と、複数の受信側装置
（個別ユニット）２００〜２０Ｎ等を備えており、前記
データ中継ユニットと個別ユニットとはデータ線３，ク
ロック線４，図示しないコネクタ等により接続されてい
る。データ線３は各個別ユニット毎に独立して接続され
〔即ち、データ線の本数は（Ｎ＋１）本〕、またクロッ
ク線４に対しては各個別ユニットが並列接続されている
〔即ち、クロック線の本数は１本〕。
【００１４】データ中継ユニット１００は、従来例と同
様のクロック発生部１１とデータ中継部１３に加え、次
に説明する実装数判定部１０１とタイミング調整部１０
２とを備えている。前記実装数判定部１０１は、メモリ
（ＲＯＭ）６０を備え、実装された個別ユニットの台数
ｎを検出する台数検出手段として作用する。このメモリ
６０のアドレスラインはプルアップされ、”ＨＩＧＨ”
レベルに設定されている。このアドレスラインは、各個
別ユニット２００〜２０Ｎに対して、各個別ユニットの
実装または未実装（不実装）を監視する状態監視線Ｔ６
０〜Ｔ６Ｎを介して接続されている。ここに、前記個別
ユニットは、従来例と同様にそれぞれ中継データまたは
到達クロックが入力するバッファを備えると共に、前記
状態監視線Ｔ６０〜Ｔ６Ｎが収容されたコネクタピン
（コネクタ端子）に挿入される個別ユニットのピン
は、”ＧＮＤ”レベルに接続されている。このように構
成すると、実装数判定部１０１のアドレスラインは、個
別ユニットの実装／未実装に応じて”ＧＮＤ”レベルま
たは”ＨＩＧＨ”レベルになるので、実装数判定部１０
１は何台の個別ユニットが接続されているかを判定する
ことができる。従って、実装数判定部１０１はメモリの
データ端子から次に説明するタイミング調整部１０２に
対して実装枚数の情報を送出することができる。
様のクロック発生部１１とデータ中継部１３に加え、次
に説明する実装数判定部１０１とタイミング調整部１０
２とを備えている。前記実装数判定部１０１は、メモリ
（ＲＯＭ）６０を備え、実装された個別ユニットの台数
ｎを検出する台数検出手段として作用する。このメモリ
６０のアドレスラインはプルアップされ、”ＨＩＧＨ”
レベルに設定されている。このアドレスラインは、各個
別ユニット２００〜２０Ｎに対して、各個別ユニットの
実装または未実装（不実装）を監視する状態監視線Ｔ６
０〜Ｔ６Ｎを介して接続されている。ここに、前記個別
ユニットは、従来例と同様にそれぞれ中継データまたは
到達クロックが入力するバッファを備えると共に、前記
状態監視線Ｔ６０〜Ｔ６Ｎが収容されたコネクタピン
（コネクタ端子）に挿入される個別ユニットのピン
は、”ＧＮＤ”レベルに接続されている。このように構
成すると、実装数判定部１０１のアドレスラインは、個
別ユニットの実装／未実装に応じて”ＧＮＤ”レベルま
たは”ＨＩＧＨ”レベルになるので、実装数判定部１０
１は何台の個別ユニットが接続されているかを判定する
ことができる。従って、実装数判定部１０１はメモリの
データ端子から次に説明するタイミング調整部１０２に
対して実装枚数の情報を送出することができる。
【００１５】また、前記タイミング調整部１０２は、ク
ロック発生部１１からの送出クロックを遅延させ複数の
位相のクロックを生成するシフトレジスタ８０と、該シ
フトレジスタ８０用のシフトクロックを発生するシフト
クロック発生部７０と、シフトレジスタ８０からの各遅
延クロック出力を、メモリ６０からの実装枚数情報に応
じて選択して出力させるセレクタ９０を備えている。セ
レクタ９０は、実装数判定部１０１からの実装枚数情報
に基づいて、タイミング調整部１０２で複数生成された
クロックの内、前記実装枚数に適応したタイミングのク
ロックを選択して各個別ユニットに出力する。なお、こ
の実装枚数に対応した最適な位相のクロックは、予め実
験または計算により求めておき、実装枚数に応じた最適
位相のクロックのデータをメモリ６０に格納しておけば
よい。
ロック発生部１１からの送出クロックを遅延させ複数の
位相のクロックを生成するシフトレジスタ８０と、該シ
フトレジスタ８０用のシフトクロックを発生するシフト
クロック発生部７０と、シフトレジスタ８０からの各遅
延クロック出力を、メモリ６０からの実装枚数情報に応
じて選択して出力させるセレクタ９０を備えている。セ
レクタ９０は、実装数判定部１０１からの実装枚数情報
に基づいて、タイミング調整部１０２で複数生成された
クロックの内、前記実装枚数に適応したタイミングのク
ロックを選択して各個別ユニットに出力する。なお、こ
の実装枚数に対応した最適な位相のクロックは、予め実
験または計算により求めておき、実装枚数に応じた最適
位相のクロックのデータをメモリ６０に格納しておけば
よい。
【００１６】次に、本実施の形態にかかるデータ中継装
置の動作を図３に示す波形図を参照しつつ説明する。図
３に示すように、外部からの入力データＤ１０〜Ｄ１Ｎ
〔図３（Ｂ）〕は、受信クロックＴ３１〔（Ａ）〕に同
期して入力される。ここでは受信クロックの立下がりが
データの変化点となるタイミングとする。入力されたデ
ータは、データ中継部１３，データ線３を経由して個別
ユニット２００〜２０Ｎに中継データＤ２０〜Ｄ２Ｎ
〔（Ｂ）〕として入力される。クロック線４を介して各
個別ユニットに到達する到達クロックＴ４０〜Ｔ４Ｎ
は、実装される個別ユニットが少ないときは送出クロッ
クＴ３２と位相が一致している〔（Ｃ）と（Ｄ）を参
照〕。
置の動作を図３に示す波形図を参照しつつ説明する。図
３に示すように、外部からの入力データＤ１０〜Ｄ１Ｎ
〔図３（Ｂ）〕は、受信クロックＴ３１〔（Ａ）〕に同
期して入力される。ここでは受信クロックの立下がりが
データの変化点となるタイミングとする。入力されたデ
ータは、データ中継部１３，データ線３を経由して個別
ユニット２００〜２０Ｎに中継データＤ２０〜Ｄ２Ｎ
〔（Ｂ）〕として入力される。クロック線４を介して各
個別ユニットに到達する到達クロックＴ４０〜Ｔ４Ｎ
は、実装される個別ユニットが少ないときは送出クロッ
クＴ３２と位相が一致している〔（Ｃ）と（Ｄ）を参
照〕。
【００１７】しかし、個別ユニットの枚数が増加するに
従って各個別ユニットのクロックコネクタピン（コネク
タのクロック端子）の系統が持つ容量等によりクロック
ラインの静電容量が増大し、到達クロックＴ４０〜Ｔ４
Ｎは立上がりが鈍り〔（Ｅ）参照〕、個別ユニットでの
内部クロックＴ５０〜Ｔ５Ｎは位相が遅れることになる
〔（Ｆ）参照〕。
従って各個別ユニットのクロックコネクタピン（コネク
タのクロック端子）の系統が持つ容量等によりクロック
ラインの静電容量が増大し、到達クロックＴ４０〜Ｔ４
Ｎは立上がりが鈍り〔（Ｅ）参照〕、個別ユニットでの
内部クロックＴ５０〜Ｔ５Ｎは位相が遅れることになる
〔（Ｆ）参照〕。
【００１８】この遅れを補正するためにタイミング調整
部１０２では実装数判定部１０１からの実装枚数情報に
基づいて、予め用意してあるクロックの中から最適な送
出クロックＴ３２を選択し〔（Ｇ）参照〕、各個別ユニ
ット２０〜２Ｎでの内部クロックＴ５０〜Ｔ５Ｎのデー
タ取り込み位相（ここでは立下がり）が実装される個別
ユニットの枚数に左右されないようにする〔（Ｂ）と
（Ｉ）参照〕。なお、最適な送出クロックＴ３２を選択
しない場合は、内部クロックＴ５０〜Ｔ５Ｎのデータ取
り込み位相（立上がり）がデータＤ２０〜Ｄ２Ｎの変化
点の近くとなり〔（Ｂ）と（Ｆ）参照〕、不安定とな
る。以上のように、個別ユニットの実装枚数に対応して
最適な送出クロックを選択してデータを取り込んでいる
ので、実装枚数の大小に拘わらず安定したデータを中継
することができる。
部１０２では実装数判定部１０１からの実装枚数情報に
基づいて、予め用意してあるクロックの中から最適な送
出クロックＴ３２を選択し〔（Ｇ）参照〕、各個別ユニ
ット２０〜２Ｎでの内部クロックＴ５０〜Ｔ５Ｎのデー
タ取り込み位相（ここでは立下がり）が実装される個別
ユニットの枚数に左右されないようにする〔（Ｂ）と
（Ｉ）参照〕。なお、最適な送出クロックＴ３２を選択
しない場合は、内部クロックＴ５０〜Ｔ５Ｎのデータ取
り込み位相（立上がり）がデータＤ２０〜Ｄ２Ｎの変化
点の近くとなり〔（Ｂ）と（Ｆ）参照〕、不安定とな
る。以上のように、個別ユニットの実装枚数に対応して
最適な送出クロックを選択してデータを取り込んでいる
ので、実装枚数の大小に拘わらず安定したデータを中継
することができる。
【００１９】次に第２の実施の形態について図４、図５
を参照して説明する。図４は本実施の形態にかかるデー
タ中継装置の構成を表すブロック図であり、図５は本実
施の形態の波形図である。本実施の形態と先に説明した
第１の実施の形態との相違点は、第１の実施の形態では
タイミング調整部１０２をクロック発生部１１の出力側
に接続してクロックのタイミングを調整していたのに対
し、本実施の形態ではタイミング調整部１０２をデータ
中継部１３の出力側に接続して各個別ユニットへ送出さ
れるデータのタイミングを調整するようにした点であ
る。なお、実装数判定部１０１により個別ユニットの実
装数を判定し、実装数に最適なタイミングを調整・選択
する点は第１の実施の形態と同様である。
を参照して説明する。図４は本実施の形態にかかるデー
タ中継装置の構成を表すブロック図であり、図５は本実
施の形態の波形図である。本実施の形態と先に説明した
第１の実施の形態との相違点は、第１の実施の形態では
タイミング調整部１０２をクロック発生部１１の出力側
に接続してクロックのタイミングを調整していたのに対
し、本実施の形態ではタイミング調整部１０２をデータ
中継部１３の出力側に接続して各個別ユニットへ送出さ
れるデータのタイミングを調整するようにした点であ
る。なお、実装数判定部１０１により個別ユニットの実
装数を判定し、実装数に最適なタイミングを調整・選択
する点は第１の実施の形態と同様である。
【００２０】図５に示す波形図を参照しつつ本実施の形
態の動作を説明する。図５において、（Ａ）〜（Ｆ）は
前記図３の場合と同一波形である。本実施の形態では、
実装枚数が多いときには内部クロックは図５（Ｆ）に示
すタイミング未調整のままにしておく。そして、図５
（Ｇ）に示すように、タイミング調整部１０２をデータ
中継部１３の出力側に接続して個別ユニットに到達する
中継データＤ２０〜Ｄ２Ｎのタイミングを調整すること
により、タイミング未調整の内部クロックに適応させて
安定したデータ中継を行うようにする。
態の動作を説明する。図５において、（Ａ）〜（Ｆ）は
前記図３の場合と同一波形である。本実施の形態では、
実装枚数が多いときには内部クロックは図５（Ｆ）に示
すタイミング未調整のままにしておく。そして、図５
（Ｇ）に示すように、タイミング調整部１０２をデータ
中継部１３の出力側に接続して個別ユニットに到達する
中継データＤ２０〜Ｄ２Ｎのタイミングを調整すること
により、タイミング未調整の内部クロックに適応させて
安定したデータ中継を行うようにする。
【００２１】このようにすることにより、特に以下のよ
うな効果を得ることができる。すなわち、第１の実施の
形態のようにクロックのタイミングを調整する場合に
は、個別ユニットの増加によりクロックを早める調整を
行う必要があるので、クロックを１周期以上遅らせてか
ら調整するようになり〔図３の（Ｃ）と（Ｇ）参照〕、
この１周期以上の遅延をシフトレジスタで実現する場合
には該シフトレジスタの段数が増加する可能性がある。
しかし、第２の実施の形態の構成でデータのタイミング
を調整する場合は、データ自体を遅らせる調整なので、
シフトレジスタの段数を抑制することが可能である。例
えば、シフトレジスタの動作クロックが高速の場合など
には、データの個数、すなわち個別ユニットの台数だけ
シフトレジスタを用意する場合よりも、回路規模を小さ
く構成できる可能性がある。従って、第１の実施の形態
よりも第２の実施の形態の回路規模を小さく構成できる
可能性がある。
うな効果を得ることができる。すなわち、第１の実施の
形態のようにクロックのタイミングを調整する場合に
は、個別ユニットの増加によりクロックを早める調整を
行う必要があるので、クロックを１周期以上遅らせてか
ら調整するようになり〔図３の（Ｃ）と（Ｇ）参照〕、
この１周期以上の遅延をシフトレジスタで実現する場合
には該シフトレジスタの段数が増加する可能性がある。
しかし、第２の実施の形態の構成でデータのタイミング
を調整する場合は、データ自体を遅らせる調整なので、
シフトレジスタの段数を抑制することが可能である。例
えば、シフトレジスタの動作クロックが高速の場合など
には、データの個数、すなわち個別ユニットの台数だけ
シフトレジスタを用意する場合よりも、回路規模を小さ
く構成できる可能性がある。従って、第１の実施の形態
よりも第２の実施の形態の回路規模を小さく構成できる
可能性がある。
【００２２】なお、上記二つの実施の形態はデータ中継
装置として説明したが、データ中継部１３、クロック発
生部１１、実装数判定部１０１、タイミング調整部１０
２を備えたひとつの装置としてデータ中継装置を構成す
ることもできる。
装置として説明したが、データ中継部１３、クロック発
生部１１、実装数判定部１０１、タイミング調整部１０
２を備えたひとつの装置としてデータ中継装置を構成す
ることもできる。
【００２３】
【発明の効果】本発明によれば、個別ユニットの実装枚
数を検出して送出クロックのタイミングまたは中継デー
タのタイミングを調整するので、実装される受信側装置
（個別ユニット）の台数ｎの大小に拘わらず、データを
安定して中継することができる。また、実装される個別
ユニットの枚数が変化しても安定したデータ中継ができ
るので、データの速度や実装できる個別ユニットの枚数
を低く制限する必要がなくなり、従来と比べて速いデー
タ速度で安定なデータ中継が可能となる。
数を検出して送出クロックのタイミングまたは中継デー
タのタイミングを調整するので、実装される受信側装置
（個別ユニット）の台数ｎの大小に拘わらず、データを
安定して中継することができる。また、実装される個別
ユニットの枚数が変化しても安定したデータ中継ができ
るので、データの速度や実装できる個別ユニットの枚数
を低く制限する必要がなくなり、従来と比べて速いデー
タ速度で安定なデータ中継が可能となる。
【図１】 本発明の第１の実施の形態にかかるデータ中
継装置の構成を示すブロック図である。
継装置の構成を示すブロック図である。
【図２】 第１の実施の形態にかかるデータ中継ユニッ
トを構成する実装数判定部１０１とタイミング調整部１
０２のブロック図である。
トを構成する実装数判定部１０１とタイミング調整部１
０２のブロック図である。
【図３】 第１の実施の形態にかかるデータ中継装置の
動作を説明する動作波形図である。
動作を説明する動作波形図である。
【図４】 本発明の第２の実施の形態にかかるデータ中
継装置の構成を示すブロック図である。
継装置の構成を示すブロック図である。
【図５】 第２の実施の形態にかかるデータ中継装置の
動作を説明する動作波形図である。
動作を説明する動作波形図である。
【図６】 従来のデータ中継方式の一例を示すブロック
図である。
図である。
【図７】 従来のデータ中継方式の動作を説明する動作
波形図である。
波形図である。
１１…クロック発生部、１３…データ中継部、２００〜
２０Ｎ…個別ユニット（受信側装置）、６０…メモリ
（台数検出手段）、７０…シフトクロック発生部、８０
…シフトレジスタ、９０…セレクタ、１００…データ中
継ユニット（データ中継装置）、１０１…実装数判定部
（台数検出手段）、１０２…タイミング調整部（送出ク
ロック調整手段，中継データ調整手段）
２０Ｎ…個別ユニット（受信側装置）、６０…メモリ
（台数検出手段）、７０…シフトクロック発生部、８０
…シフトレジスタ、９０…セレクタ、１００…データ中
継ユニット（データ中継装置）、１０１…実装数判定部
（台数検出手段）、１０２…タイミング調整部（送出ク
ロック調整手段，中継データ調整手段）
フロントページの続き (56)参考文献 特開 平５−336091（ＪＰ，Ａ) 特開 昭62−112433（ＪＰ，Ａ) 特開 昭60−230739（ＪＰ，Ａ) 特開 平２−123412（ＪＰ，Ａ) 特開 平５−260030（ＪＰ，Ａ) 特開 平６−291751（ＪＰ，Ａ) 特開 平３−85038（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 25/52 H04L 7/00
Claims (7)
- 【請求項１】外部より入力されるデータ信号をｎ台
（ｎ：１以上の自然数）の受信側装置のそれぞれに接続
されたデータ線に送出するデータ中継部と、 前記ｎ台の受信側装置を共通に接続する共通クロック線
と、 前記共通クロック線にデータ読込用のクロック信号を送
出するクロック発生手段とからなり、 前記受信側装置のそれぞれは、 前記クロック発生手段から送出された送出クロック信号
が前記共通クロック線を介して前記各受信側装置に到達
した到達クロック信号を整形して内部クロック信号を作
成し、この内部クロック信号に基づいて前記データ中継
部から前記データ線を介して前記データ信号を入力する
データ中継装置において、 前記受信側装置の台数ｎを検出する台数検出手段と、 前記台数検出手段が検出した受信側装置の台数ｎに応じ
て前記データ信号と前記送出クロック信号のタイミング
を調整するタイミング調整手段とを備えたことを特徴と
するデータ中継装置。 - 【請求項２】 請求項１に記載されたデータ中継装置に
おいて、 前記タイミング調整手段は、 前記台数検出手段が検出した受信側装置の台数に応じて
前記送出クロック信号の位相を遅らせることを特徴とす
るデータ中継装置。 - 【請求項３】 請求項１に記載されたデータ中継装置に
おいて、 前記タイミング調整手段は、 前記台数検出手段が検出した受信側装置の台数に応じて
前記データ信号の位相を遅らせることを特徴とするデー
タ中継装置。 - 【請求項４】外部より入力されるデータ信号をｎ台
（ｎ：１以上の自然数）の受信側装置のそれぞれに接続
されたデータ線に送出するデータ中継部と、 前記ｎ台の受信側装置を共通に接続する共通クロック線
にデータ読込用クロック信号を送出するクロック発生手
段とを備えたデータ中継装置において、 前記受信側装置の台数ｎを検出する台数検出手段と、 前記台数検出手段が検出した受信側装置の台数ｎに応じ
て前記データ信号と前記データ取込用クロック信号のタ
イミングを調整するタイミング調整手段とを備えたこと
を特徴とするデータ中継装置。 - 【請求項５】 請求項４に記載されたデータ中継装置に
おいて、 前記タイミング調整手段は、 前記台数検出手段が検出した受信側装置の台数に応じて
前記データ取込用クロック信号の位相を遅らせることを
特徴とするデータ中継装置。 - 【請求項６】 請求項４に記載されたデータ中継装置に
おいて、 前記タイミング調整手段は、 前記台数検出手段が検出した受信側装置の台数に応じて
前記データ信号の位相を遅らせることを特徴とするデー
タ中継装置。 - 【請求項７】 請求項１乃至請求項６のいずれかに記載
されたデータ中継装置において、 前記台数検出手段は、 各受信側装置の実装または未実装を監視する状態監視線
と、 前記状態監視線を介して得られる各受信側装置の実装ま
たは未実装を表す信号から実装された個別ユニットの枚
数を計算する演算手段とを備えることを特徴とするデー
タ中継装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09266367A JP3129252B2 (ja) | 1997-09-30 | 1997-09-30 | データ中継装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09266367A JP3129252B2 (ja) | 1997-09-30 | 1997-09-30 | データ中継装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11112579A JPH11112579A (ja) | 1999-04-23 |
| JP3129252B2 true JP3129252B2 (ja) | 2001-01-29 |
Family
ID=17429968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09266367A Expired - Fee Related JP3129252B2 (ja) | 1997-09-30 | 1997-09-30 | データ中継装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3129252B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018167466A (ja) * | 2017-03-29 | 2018-11-01 | ブラザー工業株式会社 | 通信装置、及びこれを備えた記録装置 |
-
1997
- 1997-09-30 JP JP09266367A patent/JP3129252B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11112579A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8194652B2 (en) | Serializer for generating serial clock based on independent clock source and method for serial data transmission | |
| JPH0218658A (ja) | データ処理装置 | |
| JPH11154937A (ja) | データ伝送装置 | |
| US6842395B2 (en) | Semiconductor memory card, method of controlling the same and interface apparatus for semiconductor memory card | |
| JP2005275777A (ja) | データ転送装置 | |
| US20030189973A1 (en) | Source synchronous bus repeater | |
| JP3129252B2 (ja) | データ中継装置 | |
| JP3409739B2 (ja) | 自動スキュー調整装置 | |
| US6618816B1 (en) | System for compensating delay of high-speed data by equalizing and determining the total phase-shift of data relative to the phase of clock signal transmitted via separate path | |
| US6255883B1 (en) | System and method for balancing clock distribution between two devices | |
| US5550533A (en) | High bandwidth self-timed data clocking scheme for memory bus implementation | |
| JP2000163154A (ja) | クロック信号位相遅延補償方法 | |
| JPH04354219A (ja) | データ伝送方式 | |
| CN115328849B (zh) | 一种用于数据发送和接收的芯片组合结构 | |
| JP3330545B2 (ja) | 複数伝送線路間の遅延時間の調整装置 | |
| JP3791762B2 (ja) | 同時双方向送受信装置及び信号送受信システム | |
| JPH0669937A (ja) | ループ型伝送路における遅延時間差補正方法および装置 | |
| US8311170B2 (en) | Data transfer system | |
| JPH05204850A (ja) | バス用通信情報同期化装置及び方法及びバス型接続方式 | |
| JP2707891B2 (ja) | 光受信回路 | |
| JP3246096B2 (ja) | ディジタル機器の自己診断装置 | |
| JP4952167B2 (ja) | データ伝送装置 | |
| CN116684021A (zh) | 通信设备、通信系统和数据传输方法 | |
| JP2806568B2 (ja) | 共通バス制御方式 | |
| JPH07141055A (ja) | 信号伝送方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |