CN112578262A - 芯片测试系统以及芯片测试方法 - Google Patents

Abstract

该发明涉及一种芯片测试系统以及测试方法，能够满足日益增长的芯片测试需求。其中，所述芯片测试系统，包括：测试主板，设置有物理接口单元以及存储器控制器，所述测试主板用于根据待测试芯片的种类配置所述物理接口单元以及存储器控制器；测试子板，设置有芯片种类区分器及安装位，其中所述芯片种类区分器用于区分所述待测试芯片的种类，所述安装位用于安装所述待测试芯片；所述测试主板和测试子板电连接。

Description

芯片测试系统以及芯片测试方法

技术领域

本发明涉及芯片测试领域，具体涉及一种芯片测试系统以及芯片测试方法。

背景技术

随着科学技术的发展，计算机行业对芯片测试的需求也在逐渐增加。芯片种类日益繁多，而不同种类的芯片对芯片测试会有不同的测试需求。比如针对SDRAM(SynchronousDynamic Random Access Memory，同步动态随机存储器)来说，SDRAM的种类可包括DDRSDRAM(Double Data Rate SDRAM，双倍速率的SDRAM)和LPDDR SDRAM(Low Power DoubleData Rate SDRAM，低功耗的双倍速率的SDRAM)，而且DDR SDRAM和LPDDR SDRAM也在不断更新迭代，不同DDR SDRAM和LPDDR SDRAM之间的工作电压、接口I/O类型和封装管脚分布等都不相同。

在芯片的设计、生产过程中，需要使用验证平台来对待测试芯片的功能和性能进行测试。然而，现有技术中，一种验证平台只能对一种芯片进行测试，为了满足不同种类的芯片的测试需求，需要使用不同的验证平台测试不同的芯片，芯片测试效率较低。

发明内容

本发明的目的在于提供一种芯片测试系统以及芯片测试方法，能够满足日益增长的芯片测试需求。

为了解决上述技术问题，以下提供了一种芯片测试系统，包括：测试主板，设置有物理接口单元以及存储器控制器，所述测试主板用于根据待测试芯片的种类配置所述物理接口单元以及存储器控制器；测试子板，设置有芯片种类区分器及安装位，其中所述芯片种类区分器用于区分所述待测试芯片的种类，所述安装位用于安装所述待测试芯片；所述测试主板和测试子板电连接。

可选的，所述测试主板还包括：第一连接器，连接至所述物理接口单元；所述测试子板还包括：第二连接器，连接至所述芯片种类区分器以及所述安装位，并与所述第一连接器电连接；所述第一连接器和所述第二连接器用于建立所述测试主板与所述测试子板之间的交互。

可选的，所述测试主板包括：控制芯片，所述物理接口单元和所述存储器控制器设置于所述控制芯片中，所述控制芯片用于配置所述物理接口单元和存储器控制器，使所述物理接口单元和存储器控制器的配置对应至不同种类的待测试芯片；所述控制芯片通过所述物理接口单元与所述第一连接器连接。

可选的，所述测试主板还包括：电源管理单元，电连接至所述第一连接器和所述控制芯片，用于根据待测试芯片的种类向所述控制芯片和所述第一连接器分别输出电压。

可选的，所述芯片种类区分器包括：类型切换开关，用于根据所述安装位上安装的待测试芯片的种类产生相应的芯片识别码；所述测试子板还用于将所述芯片识别码发送至所述测试主板，所述测试主板用于根据所述芯片识别码配置所述物理接口单元以及存储器控制器。

可选的，所述类型切换开关包括多个拨码开关，所述拨码开关的数目与所述芯片识别码的位数相同，并且每一拨码开关的开关状况对应至一位芯片识别码的值。

可选的，所述拨码开关的数目为3个，以产生8个不同的三位芯片识别码，且每一种类的待测试芯片至少对应一个芯片识别码。

可选的，所述安装位设置有引脚连接位，各所述引脚连接位与所述待测试芯片的引脚一一对应。

可选的，所述测试子板可拆卸的连接到所述测试主板。

为了解决上述技术问题，以下还提出了一种基于所述的芯片测试系统的芯片测试方法，包括以下步骤：通过测试子板中的芯片种类区分器区分待测试芯片的种类，所述待测试芯片安装至所述测试子板中的安装位中；测试主板根据所述待测试芯片的种类配置物理接口单元以及存储器控制器，使所述物理接口单元和存储器控制器支持与所述待测试芯片的种类相对应的接口协议；通过配置好接口协议的所述物理接口单元和存储器控制器对所述待测试芯片进行芯片测试。

可选的，所述通过测试子板中的芯片种类区分器区分待测试芯片的种类，包括：根据所述安装位上安装的待测试芯片的种类，通过类型切换开关产生相应的芯片识别码；所述测试主板根据所述待测试芯片的种类配置物理接口单元以及存储器控制器，包括：所述测试子板将所述芯片识别码发送至所述测试主板；所述测试主板中的控制芯片根据所述芯片识别码配置所述物理接口单元以及存储器控制器。

可选的，所述类型切换开关包括多个拨码开关，所述拨码开关的数目与所述芯片识别码的位数相同，并且每一拨码开关的开关状况对应至一位芯片识别码的值，所述通过类型切换开关产生相应的芯片识别码，包括以下步骤：将每一位芯片识别码对应的拨码开关接到第一电压或第二电压，以产生第一信号或第二信号，构成所述芯片识别码。

可选的，在所述通过测试子板中的芯片种类区分器区分待测试芯片的种类之后，还包括以下步骤：通过测试子板中的第二连接器将所述芯片识别码传输至测试主板中的第一连接器；所述测试主板中的电源管理单元从所述第一连接器获取所述芯片识别码，并根据所述芯片识别码向所述控制芯片和所述第一连接器分别输出电压；所述第一连接器通过与所述第二连接器进行交互，向所述测试子板提供电源。

可选的，所述通过配置好接口协议的所述物理接口单元和存储器控制器对所述待测试芯片进行芯片测试，包括以下步骤：所述配置好接口协议的所述存储器控制器通过所述物理接口单元向所述测试子板发送初始化指令；所述测试子板基于所述初始化指令初始化所述待测试芯片；所述存储器控制器向初始化后的待测试芯片发送测试数据，以对所述待测试芯片进行芯片测试。

本发明的芯片测试系统以及芯片测试方法针对不同种类的芯片使用不同的接口协议。在测试不同种类的芯片时，只需要更换具有不同引脚连接件的测试子板，以适配具有不同引脚的芯片即可，非常简单方便，成本低廉。

附图说明

图1为本发明的一种具体实施方式中芯片测试系统的连接关系示意图。

图2为本发明的一种具体实施方式中拨码开关的结构示意图。

图3为本发明的一种具体实施方式中拨码开关的结构示意图。

图4为本发明的一种具体实施方式中芯片测试方法的步骤示意图。

具体实施方式

研究发现，由于芯片的种类比较多，而不同种类的芯片的工作电压、接口类型和信号管脚都不一样，因此在测试不同种类的芯片时，需要针对某种特定的芯片进行验证，如LPDDR4的验证可以使用Intel Apollo lake平台，DDR4的验证可以使用Intel Purely平台。因此，为了满足不同类型的芯片的验证需求，需要使用不同的验证平台，在人力和物力上的投入较大，并且切换测试不同种类的芯片时，需要切换验证机台，大大限制了芯片的检测速度。

以下结合附图和具体实施方式对本发明提出的一种芯片测试系统以及测试方法作进一步详细说明。

请参阅图1，为本发明的一种具体实施方式中芯片测试系统的连接关系示意图。

在该具体实施方式中，提供了一种芯片测试系统，包括：测试主板101，设置有物理接口单元106以及存储器控制器105，所述测试主板101用于根据所述芯片测试系统要测试的芯片，即待测试芯片，的种类配置所述物理接口单元106以及存储器控制器105；测试子板102，设置有芯片种类区分器103及安装位104，其中所述芯片种类区分器103用于区分所述待测试芯片的种类，所述安装位104用于安装待测试的芯片；所述测试主板101和测试子板102电连接。

在该具体实施方式中，所述测试主板101可以根据待测试芯片的种类配置所述物理接口单元106以及存储器控制器105，因此可用于芯片测试，针对不同种类的芯片使用不同的接口协议，在测试使用不同接口协议的芯片时，只需要使用一套芯片测试系统即可，降低了测试多种芯片所需的物料成本，且在切换不同种的芯片进行测试时，非常的简单方便，加快了芯片的检测速度。

在一种具体实施方式中，所述测试主板101包括控制芯片109，所述控制芯片109支持多种接口协议，所述物理接口单元106和所述存储器控制器105设置于所述控制芯片109内，所述控制芯片109用于配置所述物理接口单元106和存储器控制器105，使所述物理接口单元106和存储器控制器105的配置对应至不同种类的芯片，并且所述控制芯片109通过所述物理接口单元106与所述第一连接器107相连接。

在一种具体实施方式中，所述芯片测试系统可用于测试SDRAM芯片，由于所述SDRAM芯片的种类可至少包括DDR1、DDR2、DDR3以及DDR4系列，因此所述控制芯片内可至少包括与DDR1、DDR2、DDR3以及DDR4系列相对应的DDR接口协议。

在一种具体实施方式中，所述控制芯片109可以是系统级芯片(SOC，System onChip)，例如可以是美国Xilinx公司的UltraScale+MPSOC芯片、福州瑞芯微电子的RK3399芯片或珠海全志科技的A50芯片等，其中UltraScale+MPSOC芯片支持DDR4、LPDDR4、DDR3、DDR3L、LPDDR3所对应的DDR接口协议，福州瑞芯微电子的RK3399芯片支持DDR3、DDR3L、LPDDR3、LPDDR4所对应的DDR接口协议，珠海全志科技的A50芯片支持DDR4、LPDDR4、DDR3、DDR3L、LPDDR3所对应的DDR接口协议。

实际上，也可根据需要选择所述控制芯片109的具体型号。

在一种具体实施方式中，所述测试主板101还包括：第一连接器107，连接至所述物理接口单元106；所述测试子板102还包括：第二连接器108，连接至所述芯片种类区分器103以及所述安装位104，并与所述第一连接器107电连接；所述第一连接器107和所述第二连接器108用于建立所述测试主板101与所述测试子板102之间的电力和数据的交互。

在一种具体实施方式中，所述第一连接器107可以是DDR4 SO-DIMM连接器或PCIe连接器等；所述第二连接器108可以是DDR4 SO-DIMM连接器或PCIe连接器等。

所述DDR4 SO-DIMM连接器是一种用于连接DDR4 SO-DIMM(Small Outline DualInline Memory Module，小型双列直插式内存模块)的连接器，能够支持较高的数据传输速率。在一种具体实施方式中，所述第一连接器107可为富士康、安费诺等公司的DDR4 SODIMM连接器或PCIe连接器。该第一连接器107将物理接口单元106的信号传输到所述测试子板102，同时用于获取测试子板102上安装的待测试芯片的种类。

所述PCIe连接器是服从高速串行计算机扩展总线标准的高速连接器，使得所述测试主板101和所述测试子板102之间数据交互为高速的数据交互。

实际上，可以根据需要选择所述第一连接器107和第二连接器108的具体种类，如将所述第二连接器108设置成标准接口，并不以上述DDR4 SO-DIMM连接器以及PCIe连接器为限。

在一种具体实施方式中，所述芯片种类区分器103包括：类型切换开关，用于根据所述安装位104上安装的芯片的种类产生相应的芯片识别码。所述测试子板102通过所述第二连接器108将芯片识别码发送给所述测试主板101，所述测试主板101根据所述芯片识别码配置所述物理接口单元106以及存储器控制器105。

请参阅图2，为本发明的一种具体实施方式中类型切换开关的结构示意图。

在该具体实施方式中，所述类型切换开关包括多个拨码开关，所述拨码开关的数目与所述芯片识别码的位数相同，一个开关可以对应两个值，分别是接电源或接地，即接入高平电压或低平电压，并且每一拨码开关的开关状况对应至一位芯片识别码的值。

在一种具体实施方式中，所述拨码开关的数目为3个，如图2中所示的S0、S1和S2，对应所述芯片识别码的位数为3位，每一拨码开关对应至所述芯片识别码的一个码位。由于每个码位可产生两种值，因此包含3个拨码开关的类型切换开关可以产生8个不同的芯片识别码，使每一种芯片可至少对应一个识别码。

在该具体实施方式中，所述芯片识别码为二进制编码，由0、1表示，分别对应至低电平和高电平，且识别码的位数为3位，能够提供8种不同组合的识别码。比如，可将0对应于低电平，1对应于高电平，在生成芯片识别码时，若芯片识别码的码位为1，则该码位所对应到的拨码开关拨动到第一位置，连接到第一电压VCC，拨码开关中该码位所对应的输出端将输出一高电平；若芯片识别码的码位为0，则该码位所对应到的拨码开关拨动到第二位置，连接到第二电压VSS，拨码开关中该码位所对应的输出端将输出一低电平。还可以可将0对应于高电平，1对应于低电平，则若芯片识别码的码位为0，则该码位所对应到的拨码开关拨动到第一位置，连接到第一电压VCC，拨码开关中该码位所对应的输出端将输出一高电平；若芯片识别码的码位为1，则该码位所对应到的拨码开关拨动到第二位置，连接到第二电压VSS，拨码开关中该码位所对应的输出端将输出一低电平。

具体的，当需要产生一个芯片识别码001时，第一码位的拨码开关拨动到第二位置，连接到VSS，第一码位所对应的输出端Brd-ID[0]输出一低电平，第二码位的拨码开关拨动到第二位置，连接到VSS，第二码位所对应的输出端Brd-ID[1]输出一低电平，第三码位的拨码开关动到第一位置，连接到VCC，第三码位所对应的输出端Brd-ID[2]输出一高电平。

在该具体实施方式中，不同芯片识别码对应的芯片种类是事先被规定好的。所述测试主板101在测试过程中，只要将接收到的芯片识别码对应到特定的芯片种类即可。

如表1和表2所示：

Brd-ID[2]	Brd-ID[1]	Brd-ID[0]	芯片类型
				0	0	0	DDR3L
0	0	1	DDR3
				0	1	0	DDR4
0	1	1	DDR4

表1为Brd-ID与芯片的对照关系表(1)

Brd-ID[2]	Brd-ID[1]	Brd-ID[0]	芯片类型
				1	0	0	LPDDR3
1	0	1	LPDDR3
				1	1	0	LPDDR4
1	1	1	LPDDR4

表2为Brd-ID与芯片的对照关系表(2)

芯片识别码Brd_ID[2:0]包括Brd-ID[2]、Brd-ID[1]及Brd-ID[0]，表1和表2中的Brd-ID[2]、Brd-ID[1]及Brd-ID[0]分别对应芯片识别码Brd_ID[2:0]的三个码位。芯片识别码的码位的数量不限于此，还可以为4位，5位等。

请参阅图3，为本发明的一种具体实施方式中类型切换开关的结构示意图。在该具体实施方式中，三个码位对应的输入端固定连接到电源VCC或地VSS，构成一组，对应到一种特定的芯片识别码。因此在该具体实施方式中，针对不同种类芯片的测试子板，需要选通不同的组，以生成对应的芯片识别码。

图2中的类型切换开关使用起来更加灵活，而图3中的类型切换开关需要在设计之初就确定芯片识别码的分配规则，使用过程中不可更改。在实际的使用过程中，可根据需要进行选择。

该具体实施方式中，在所述测试子板102与测试主板101相连接时，所述测试主板101能够通过所述第一连接器107获取到由所述类型切换开关产生的芯片识别码。这样，所述测试主板101能够知道当前连接到的是哪一种芯片，由此控制芯片109可基于待测试芯片的类型来配置测试主板101上的物理接口单元106以及存储器控制器105，选择物理接口单元106以及存储器控制器105的驱动程序，使所述物理接口单元106以及存储器控制器105被配置为适应该种类的芯片，简单方便。

所述测试主板101根据Brd_ID[2:0]的值来选择DDR控制器和物理接口单元106的驱动程序。例如，Brd_ID[2:0]＝010或011时，芯片类型为DDR4，测试主板101通过相应的驱动程序将存储器控制器105和物理接口单元106配置成DDR4接口模式；当Brd_ID[2:0]＝110或111时，芯片类型为LPDDR4，测试主板101通过相应的驱动程序将存储器控制器105和物理接口单元106配置成LPDDR4接口模式。

在一种具体实施方式中，所述安装位104设置有引脚连接位，与待测试芯片的引脚一一对应。由于不同种类的芯片具有不同的封装引脚，因此所述测试子板102的数目可能有多个，且各个测试子板102的安装位104上设置有不同的引脚连接位，以适应不同种类的芯片。

在一种具体实施方式中，所述测试子板102可拆卸的连接到所述测试主板101，以便在测试不同种类的芯片时采用不同的测试子板102连接到测试主板101，也便于在所述测试子板102或测试主板101一方毁损时进行更换，降低维护成本。

在一种具体实施方式中，所述测试主板101还包括：电源管理单元110，电连接至所述第一连接器107和所述控制芯片109，用于根据所述待测试芯片的种类，给所述控制芯片109以及第一连接器107供电，从而给所述第一连接器107连接到的第二连接器108，以及第二连接器108连接到的芯片种类区分器103和安装位供电104。

在该具体实施方式中，由于不同种类的待测芯片具有不同的工作电压，因此在测试不同种类的芯片时，需要提供不同的电压。在该具体实施方式中，所述电源管理单元110可以为不同种类的待测芯片提供不同的工作电压。

具体的，在所述测试子板102上安装有DDR4芯片，进行DDR4芯片的测试时，由于DDR4芯片的工作电压为2.5V，因此所述电源管理单元110输出2.5V的电压为所述DDR4芯片供能。当所述测试子板102上安装有LPDDR4芯片，进行LPDDR4芯片的测试时，由于LPDDR4芯片的工作电压为1.8V，因此所述电源管理单元110输出1.8V的电压为所述LPDDR4芯片供能。

在表1、2所对应的具体实施方式中，若Brd_ID[2:0]＝010或011，芯片类型为DDR4，电源管理单元110需要输出VPP(即DDR4的激活电源供给)、VDDQ(即DDR4的数据输入/输出(DQ I/O)电源供给)以及VTT(即监视终止电压，用来与参考电源VRef进行比较、判断各管脚是否为低电平)三路供给，分别为2.5V、1.2V、0.6V。

在一种具体实施方式中，所述电源管理单元110由电源管理集成电路(PMIC，PowerManagement IC)来实现。在一些具体实施方式中，可以使用具有电源管理集成电路的芯片，如TI公司的LP8732芯片、IDT公司的P8800芯片等来实现所述电源管理单元110。

在该具体实施方式中，所述待测试芯片可以是焊接在所述安装位104上的，也可以通过插槽(Socket)固定到测试子板102上。

在一种具体实施方式中，安装至所述安装位104的待测试芯片可能是芯片颗粒状，也可能是芯片内存条。内存条将多颗内存芯片放在一起组成通用标准模块，并在该通用标准模块中加入管理信号，然后从标准接口引出。

在该具体实施方式中，根据不同种类的芯片，拨动所述类型切换开关，生成不同的芯片识别码，以供所述测试子板102和测试主板101识别。在一种具体实施方式中，所述测试子板102的安装位104上至少包括一个芯片，该芯片可以是多种类型的，如DDR3、DDR3L、DDR4、LPDDR3、LPDDR4等。

请参阅图4，为本发明的一种具体实施方式中芯片测试方法的步骤示意图。

在该具体实施方式中，提供了一种芯片测试方法，包括以下步骤：S41通过测试子板中的芯片种类区分器区分待测试芯片的种类，所述待测试芯片安装至所述测试子板中的安装位中；S42测试主板根据所述待测试芯片的种类配置物理接口单元以及存储器控制器，使所述物理接口单元和存储器控制器支持与所述待测试芯片的种类相对应的接口协议；S43通过配置好接口协议的所述物理接口单元和存储器控制器对所述待测试芯片进行芯片测试。

在一种具体实施方式中，所述通过测试子板102中的芯片种类区分器103区分待测试芯片的种类，包括：根据所述安装位104上安装的待测试芯片的种类，通过类型切换开关产生相应的芯片识别码；所述测试主板101根据所述待测试芯片的种类配置物理接口单元106以及存储器控制器105，包括：所述测试子板102将所述芯片识别码发送至所述测试主板101；所述测试主板101中的控制芯片109根据所述芯片识别码配置所述物理接口单元106以及存储器控制器105。

在一种具体实施方式中，所述类型切换开关包括多个拨码开关，所述拨码开关的数目与所述芯片识别码的位数相同，并且每一拨码开关的开关状况对应至一位芯片识别码的值，所述通过类型切换开关产生相应的芯片识别码，包括以下步骤：将每一位芯片识别码对应的拨码开关接到第一电压或第二电压，以产生第一信号或第二信号，构成所述芯片识别码。

在一种具体实施方式中，所述芯片识别码由0、1构成，分别对应至低电平和高电平，并由多个拨码开关的接入电压情况确定。在一种具体实施方式中，所述拨码开关的数量与所述芯片识别码的码位数目相同。

在一种具体实施方式中，所述拨码开关的数目至少为3个，且每一拨码开关对应至所述芯片识别码的一个码位，因此至少三个拨码开关可以用于产生至少8个不同的芯片识别码，使每一种芯片至少对应一个芯片识别码。

具体的，所述拨码开关的数目为3个时，当需要产生一个识别码001时，第一码位的拨码开关拨动到第二位置，连接到VSS，输出一低电平，第二码位的拨码开关拨动到第二位置，连接到VSS，输出一低电平，第三码位的拨码开关动到第一位置，连接到VCC，输出一高电平。

在该具体实施方式中，不同芯片识别码对应的芯片种类是事先被规定好的。所述测试主板101在测试过程中，只要将接收到的识别码对应到特定的芯片种类即可。

在一种具体实施方式中，在所述通过测试子板102中的芯片种类区分器103区分待测试芯片的种类之后，还包括以下步骤：通过测试子板102中的第二连接器108将所述芯片识别码传输至测试主板101中的第一连接器107；所述测试主板101中的电源管理单元110从所述第一连接器107获取所述芯片识别码，并根据所述芯片识别码向所述控制芯片109和所述第一连接器107分别输出电压；所述第一连接器107通过与所述第二连接器108进行交互，向所述测试子板102提供电源。

在一种具体实施方式中，所述通过配置好接口协议的所述物理接口单元和存储器控制器对所述待测试芯片进行芯片测试，包括以下步骤：所述配置好接口协议的所述存储器控制器105通过所述物理接口单元106向所述测试子板102发送初始化指令；所述测试子板102基于所述初始化指令初始化所述待测试芯片；所述存储器控制器105向初始化后的待测试芯片发送测试数据，以对所述待测试芯片进行芯片测试。

在一种具体实施方式中，还包括以下步骤：根据所述芯片识别码为所述物理接口单元106、存储器控制器105以及芯片提供电源，所述电源的功率与所述芯片的种类相对应。

在该具体实施方式中，由所述电源管理单元110来为不同种类的芯片提供不同的工作电压。具体的，如测试DDR4芯片时，由于DDR4芯片的工作电压为2.5V，因此所述电源管理单元110输出2.5V的电压为所述DDR4芯片供能，而测试LPDDR4芯片时，由于LPDDR4芯片的工作电压为1.8V，因此所述电源管理单元110输出1.8V的电压为所述LPDDR4芯片供能。

将所述芯片测试方法应用到实际使用过程中时，有以下实施例：

(1)在芯片测试系统的电源关闭的状态下，将测试子板102和测试主板101通过连接器107连接好；

(2)根据测试子板102上安装的待测试芯片的类型，按预先定义的对应关系，设置所述类型切换开关，即Brd_ID[2:0]的值；

(3)对芯片测试系统上电；

(4)电源管理单元110根据测试子板上类型切换开关的值，调整输出电平；例如，类型切换开关输出的值对应的芯片是DDR4类型时，输出VPP＝2.5V，VDDQ＝1.2V，VTT＝0.6V；类型切换开关输出的值对应的芯片是LPDDR4类型时，输出VDD1＝1.8V，VDD2＝1.1V，VDDQ＝1.1V；

(5)所述测试主板101的控制芯片109根据类型切换开关输出的值，配置存储器控制器105和物理接口单元106的参数；例如；类型切换开关输出的值对应的芯片是DDR3类型时，将存储器控制器105和物理接口单元106配置成DDR3模式；类型切换开关输出的值对应的芯片是LPDDR4时，将存储器控制器105和物理接口单元106配置成LPDDR4模式；

(6)所述测试主板101的控制芯片109进行初始化操作，开始DDR训练(DDRTraining)，进行功能测试等；

(7)所述测试主板101的控制芯片109对芯片进行功能和性能的验证；

(8)对芯片测试系统关电，更换待测试的芯片及相应的测试子板102，并重复步骤(1)～(7)。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (14)

1.一种芯片测试系统，其特征在于，包括：

测试主板，设置有物理接口单元以及存储器控制器，所述测试主板用于根据待测试芯片的种类配置所述物理接口单元以及存储器控制器；

测试子板，设置有芯片种类区分器及安装位，其中所述芯片种类区分器用于区分所述待测试芯片的种类，所述安装位用于安装所述待测试芯片；

所述测试主板和测试子板电连接。

2.根据权利要求1所述的芯片测试系统，其特征在于，所述测试主板还包括：第一连接器，连接至所述物理接口单元；所述测试子板还包括：第二连接器，连接至所述芯片种类区分器以及所述安装位，并与所述第一连接器电连接；所述第一连接器和所述第二连接器用于建立所述测试主板与所述测试子板之间的交互。

3.根据权利要求2所述的芯片测试系统，其特征在于，所述测试主板包括：控制芯片，所述物理接口单元和所述存储器控制器设置于所述控制芯片中，所述控制芯片用于配置所述物理接口单元和存储器控制器，使所述物理接口单元和存储器控制器的配置对应至不同种类的待测试芯片；

所述控制芯片通过所述物理接口单元与所述第一连接器连接。

4.根据权利要求3所述的芯片测试系统，其特征在于，所述测试主板还包括：电源管理单元，电连接至所述第一连接器和所述控制芯片，用于根据待测试芯片的种类向所述控制芯片和所述第一连接器分别输出电压。

5.根据权利要求1所述的芯片测试系统，其特征在于，所述芯片种类区分器包括：

类型切换开关，用于根据所述安装位上安装的待测试芯片的种类产生相应的芯片识别码；

所述测试子板还用于将所述芯片识别码发送至所述测试主板，所述测试主板用于根据所述芯片识别码配置所述物理接口单元以及存储器控制器。

6.根据权利要求5所述的芯片测试系统，其特征在于，所述类型切换开关包括多个拨码开关，所述拨码开关的数目与所述芯片识别码的位数相同，并且每一拨码开关的开关状况对应至一位芯片识别码的值。

7.根据权利要求6所述的芯片测试系统，其特征在于，所述拨码开关的数目为3个，以产生8个不同的三位芯片识别码，且每一种类的待测试芯片至少对应一个芯片识别码。

8.根据权利要求1所述的芯片测试系统，其特征在于，所述安装位设置有引脚连接位，各所述引脚连接位与所述待测试芯片的引脚一一对应。

9.根据权利要求1至8任一项所述的芯片测试系统，其特征在于，所述测试子板可拆卸连接于所述测试主板。

10.一种基于权利要求1至9任一项所述的芯片测试系统的芯片测试方法，其特征在于，包括以下步骤：

通过测试子板中的芯片种类区分器区分待测试芯片的种类，所述待测试芯片安装至所述测试子板中的安装位中；

测试主板根据所述待测试芯片的种类配置物理接口单元以及存储器控制器，使所述物理接口单元和存储器控制器支持与所述待测试芯片的种类相对应的接口协议；

通过配置好接口协议的所述物理接口单元和存储器控制器对所述待测试芯片进行芯片测试。

11.根据权利要求10所述的芯片测试方法，其特征在于，所述通过测试子板中的芯片种类区分器区分待测试芯片的种类，包括：

根据所述安装位上安装的待测试芯片的种类，通过类型切换开关产生相应的芯片识别码；

所述测试主板根据所述待测试芯片的种类配置物理接口单元以及存储器控制器，包括：所述测试子板将所述芯片识别码发送至所述测试主板；所述测试主板中的控制芯片根据所述芯片识别码配置所述物理接口单元以及存储器控制器。

12.根据权利要求11所述的芯片测试方法，其特征在于，所述类型切换开关包括多个拨码开关，所述拨码开关的数目与所述芯片识别码的位数相同，并且每一拨码开关的开关状况对应至一位芯片识别码的值，所述通过类型切换开关产生相应的芯片识别码，包括以下步骤：将每一位芯片识别码对应的拨码开关接到第一电压或第二电压，以产生第一信号或第二信号，构成所述芯片识别码。

13.根据权利要求11所述的芯片测试方法，其特征在于，在所述通过测试子板中的芯片种类区分器区分待测试芯片的种类之后，还包括以下步骤：

通过测试子板中的第二连接器将所述芯片识别码传输至测试主板中的第一连接器；

所述测试主板中的电源管理单元从所述第一连接器获取所述芯片识别码，并根据所述芯片识别码向所述控制芯片和所述第一连接器分别输出电压；

所述第一连接器通过与所述第二连接器进行交互，向所述测试子板提供电源。

14.根据权利要求10所述的芯片测试方法，其特征在于，所述通过配置好接口协议的所述物理接口单元和存储器控制器对所述待测试芯片进行芯片测试，包括以下步骤：

所述配置好接口协议的所述存储器控制器通过所述物理接口单元向所述测试子板发送初始化指令；

所述测试子板基于所述初始化指令初始化所述待测试芯片；

所述存储器控制器向初始化后的待测试芯片发送测试数据，以对所述待测试芯片进行芯片测试。

Images