CN201072552Y

CN201072552Y - 存储器控制系统

Info

Publication number: CN201072552Y
Application number: CNU2007201278486U
Authority: CN
Inventors: 陈俊宏; 陈再生; 林丁丙
Original assignee: Via Technologies Inc
Current assignee: Via Technologies Inc
Priority date: 2007-07-25
Filing date: 2007-07-25
Publication date: 2008-06-11
Anticipated expiration: 2017-07-25

Abstract

本实用新型揭示一存储器控制系统，包括主机板、存储器控制单元、第一存储器插槽及第二存储器插槽。主机板具有存储器总线、第一侦测信号线及第二侦测信号线。第一存储器插槽与第二存储器插槽分别用连接不同规格存储器。通过将存储器控制单元与第二存储器插槽耦接该存储器总线的终端，而该第一存储器插槽位于存储器控制单元与第二存储器插槽之间。该存储器控制单元依据自第一存储器插槽的第一侦测信号线与自第二存储器插槽的第二侦测信号线判断选择输出相应的信号至该存储器总线。本实用新型所述的存储器控制系统，可克服不同规格的存储器规格对于电气特性的需求，且使用者可弹性选择符合需求的存储器模块，加入计算机系统中。

Description

存储器控制系统

技术领域

本实用新型关于一种存储器总线设计，特别是可整合不同规格的存储器总线设计。

背景技术

请参阅图1，说明一已知的个人计算机系统中的主机板100。存储器控制单元110、电源供应单元120与多个存储器模块插槽121、122配置于主机板100上，经由一存储器总线相连接。已知的存储器控制单元110，用来控制存储器的数据储存与撷取。存储器控制单元可以是设计在一北桥芯片之中。而存储器模块则插置于存储器模块插槽121、122上。因此，存储器制造厂商、存储器控制单元制造厂商与主机板制造厂商必须在设计上相互支持，在相同设计规格下分工合作，使用者方可依照需求选择不同数量或不同容量的存储器。

然而现有存储器随着技术发展而衍生不同的种类。举例来说，以双数据传输模式存储器(DDR RAM)随着技术发展，制定出不同的规格，例如双数据传输模式第2代存储器(DDR2 RAM)规格、双数据传输模式第3代存储器(DDR3 RAM)规格等。以双数据传输模式第2代存储器(DDR2 RAM)规格为例，在存储器总线中，定义了存储器模块与存储器控制单元之间数据传输所需的必要信号。其中，包括有多个控制信号线131、多个数据传输信号线132及多个电源供应信号线133。控制信号线131包括有地址输入信号线(Address Input A0-A15)、时脉信号线(clock)、写入致能信号线(Write Enable)、片内终结器设计(on die terminator)等。控制信号线131自存储器控制单元110输出，传向存储器模块插槽121、122。存储器模块接收所述控制信号线131后，对相应的储存内容进行存取。存取的数据会经由多个并行数据传输信号线(Data)132传输至存储器控制单元110。数据传输信号线132可以作为双向信号传输，也就是说可作为自存储器控制单元110写入存储器模块或是自存储器模块读出并传至存储器控制单元110。除此之外，为供应存储器上的晶体管运作，电源供应单元120经由多个电源供应信号线133提供所需的电压。依据双数据传输模式第2代存储器(DDR2 RAM)规格，利用1.8V电源来使存储器内的晶体管正常运作，因此存储器总线更提供电源供应信号线133，包括有电源信号线VDD及接地信号线VSS，且电源信号线VDD所承载的电压为1.8V。因此，在主机板设计时，控制信号线131、数据传输信号线132及多个电源供应信号线133的设计必须要满足双数据传输模式第2代存储器(DDR2 RAM)规格。一个双数据传输模式第2代存储器模块插入存储器模块插槽121或存储器模块插槽122时方可正常操作。若双数据传输模式第2代存储器模块同时插入存储器模块插槽121及存储器模块插槽122时，则会将电源供应切入低电压，以保护元件的使用寿命。

另一方面，如果主机板100是基于双数据传输模式第3代存储器(DDR3 RAM)规格来进行设计，在存储器总线上所需的信号线种类及电气特性也必须符合双数据传输模式第3代存储器(DDR3 RAM)规格。此时，如果一个双数据传输模式第2代存储器模块插入存储器模块插槽121或存储器模块插槽122时，则无法正常操作。例如，在双数据传输模式第3代存储器(DDR3 RAM)规格要求下，电源信号线VDD所承载的电压为1.5V。当一双数据传输模式第2代存储器(DDR2 RAM)连接到存储器模块插槽121或存储器模块插槽122，电源信号线VDD所承载的电压供应不足以驱动存储器上的晶体管，而无法正常操作，进一步更可经由存储器控制单元向基本输入输出系统(Basic Input/OutputSystem，BIOS)发生错误信号。

如上所述，对于计算机系统的演变过程而言，主机板100的设计无法在相同存储器总线上直接同时支持不同规格的存储器。因此，需要一种存储器总线设计能够可同时连接不同规定的存储器，而无须更改主机板的电路布局，大量减少研发成本。

实用新型内容

有鉴于此，本实用新型提出一种设计，能于一相同存储器总线上支持不同规格的存储器模块。

本实用新型揭示一存储器控制系统，包括主机板、存储器控制单元、第一存储器模块插槽及第二存储器模块插槽。主机板具有存储器总线、第一侦测信号线及第二侦测信号线。存储器控制单元，耦接该存储器总线的一终端、该第一侦测信号线及该第二侦测信号线。第一存储器模块插槽，耦接该存储器总线及该第一侦测信号线。第二存储器模块插槽，耦接该存储器总线的另一终端及该第二侦测信号线。其中，该存储器控制单元依据该第一侦测信号线判断该第一存储器模块插槽是否连接一第一存储器模块并依据该第二侦测信号线判断是否该第二存储器模块插槽是否连接一第二存储器模块，并对应输出相应的信号至该存储器总线。

本实用新型所述的存储器控制系统，该第一存储器模块插槽耦接于存储器控制单元与第二存储器模块插槽之间。

本实用新型所述的存储器控制系统，该第一存储器为一符合双数据传输模式第2代存储器。

本实用新型所述的存储器控制系统，该第二存储器为一符合双数据传输模式第3代存储器。

本实用新型所述的存储器控制系统，该存储器总线包括多个控制信号线、多个数据传输信号线及一电源供应信号线。

本实用新型所述的存储器控制系统，该存储器控制单元依据该第一侦测信号线与该第二侦测信号线，对应输出相应的信号。

本实用新型所述的存储器控制系统，更包括一电源供应单元，接收该存储器控制单元的一控制信号，以输出相应的电压至该第一存储器模块插槽或该第二存储器模块插槽。

本实用新型所述的存储器控制系统，该存储器控制单元依据该第一侦测信号线与该第二侦测信号线，对应输出该控制信号。

本实用新型所述的存储器控制系统，该第一侦测信号线具有一高电平，当该第一存储器模块连接该第一存储器模块插槽时，该第一侦测信号线连接至该第一存储器模块的一接地管脚，则该第一侦测信号线具有一低电平。

本实用新型所述的存储器控制系统，该第一侦测信号线具有一低电平，当该第一存储器模块连接该第一存储器模块插槽时，该第一侦测信号线连接至该第一存储器模块的一电源管脚，则该第一侦测信号线具有一高电平。

本实用新型所述的存储器控制系统，可克服不同规格的存储器规格对于电气特性的需求，且使用者可弹性选择符合需求的存储器模块，加入计算机系统中。

附图说明

图1说明一已知的存储器控制系统，实施于一主机板。

图2说明本实用新型的一实施例200，实施于一主机板。

图3说明本实用新型的一侦测电路的实施例。

图4说明本实用新型的实施例300，用以连接一存储器模块。

图5说明本实用新型的实施例400，用以连接另一存储器模块。

具体实施方式

为使本实用新型的特征及目的更能清楚揭示，以下说明通过具体实施例，配合所附图示，详细叙述如下。

请参考图2，为一本实用新型的实施例，实现在一主机板200。一存储器控制单元211，可实现在一集成电路之中，电性连接到主机板200。为了可让使用者自由选择配置存储器，存储器模块插槽221、222亦配置在主机板200上，并经由存储器总线连接至存储器控制单元211。存储器总线包括有多个控制信号线231、多个数据信号线232、电源供应线233。控制信号线231可以包括有多个地址输入信号线(Address Input A0-A15)、时脉信号线(clock)、写入致能信号线(Write Enable)、片内终结器设计(on die terminator)等。当存储器控制单元需要对存储器模块进行数据存取时，可经由控制信号线231将指令传至存储器模块，要求存储器模块对相对应的储存内容进行读取或写入。而存取的数据会经由多个数据信号线(Data)232进行传输。数据信号线232可以作为双向信号传输，也就是说可作为自存储器控制单元211写入存储器模块或是自存储器模块读出并传至存储器控制单元211。电源供应信号线233，包括有电源信号线VDD及接地信号线VSS，提供存储器模块所需的工作电压。电源供应单元220会接收来自存储器控制单元211的控制信号，电源供应单元220依据控制信号决定是否提供上述的工作电压至电源供应信号线233。

在本实施例中，存储器模块插槽221必须作为连接双数据传输模式第2代存储器(DDR2 RAM)的插槽，且存储器模块插槽222作为连接双数据传输模式第3代存储器(DDR3 RAM)的插槽。在主机板200的布线设计上，存储器总线的布线会自存储器控制单元211连接至可支持双数据传输模式第2代存储器的存储器模块插槽221，再连接至可支持双数据传输模式第3代存储器的存储器模块插槽222。由于在布线设计上的线路分支与线路弯折，会引发信号传递时产生反射，造成信号传递的损耗与干扰。严重的话，可能会造成接收信号无法判别。在本实施例中，将存储器控制单元211配置在存储器总线布线的一终端；信号品质要求较高的双数据传输模式第3代存储器的存储器模块插槽222配置在存储器总线布线的另一终端，而支持双数据传输模式第2代存储器的存储器模块插槽221则配置在存储器总线布线的中间端。通过维持存储器总线布线的电气特性，得以分别满足双数据传输模式第2代存储器(DDR2 RAM)规格与双数据传输模式第3代存储器(DDR3 RAM)规格。

进一步来说，此一存储器总线上同时仅会有一双数据传输模式第2代存储器模块(DDR2 RAM)连接到存储器模块插槽221或仅有一双数据传输模式第3代存储器模块(DDR3 RAM)连接至存储器模块插槽222。而存储器总线上的信号传输则依据当时所连接的存储器规格来决定。而为分辩是否连接的存储器模块，存储器模块插槽221具有一侦测装置，例如一开关，对应有/无存储器模块插入存储器模块插槽221而产生高/低电平的侦测信号。而主机板200具有第一侦测信号线241，将存储器模块插槽221的侦测信号传送至存储器控制单元211。类似地，存储器模块插槽222亦会发出一侦测信号，代表插槽222上是否有存储器模块连接，并经由一第二侦测信号线242传送至存储器控制单元211。

存储器控制单元211依据第一侦测信号线241及第二侦测信号线242的状态，知道当时是否有存储器模块插入存储器模块插槽，并对应输出控制信号至电源供应单元220。电源供应单元220依据接收的控制信号，输出所对应的工作电压至电源供应信号线233。

除了以上的实施例之外，本实用新型更可利用存储器模块原有的管脚来产生侦测信号。请参考图3，例如，在存储器模块插槽221的其中一个管脚作为第一侦测信号线241，经由一个电阻R连接至一电源供应端Vcc。在第一侦测信号线241为开路时，具有一高电平。当存储器模块插入存储器模块插槽221时，使第一侦测信号线241连接至存储器模块的接地管脚而具有一低电平。据此，可对应有/无存储器模块插入存储器模块插槽221而产生低/高电平的侦测信号，提供至存储器控制单元211来判断存储器模块插槽221上是否有存储器模块插入。类似地，也可以应用在存储器模块插槽222上，使第二侦测信号线242可整合至存储器模块插槽222中的一个接地管脚，提供侦测信号至存储器控制单元211来判断是否有存储器模块插入。

另一方面，本领域技术人员可基于以上的实施方式加以变化，例如：存储器模块插槽221可以将第一侦测信号线241整合至原有的管脚，经由一个电阻连接至一接地端，此时第一侦测信号线241为低电平。当存储器模块插入存储器模块插槽221时，第一侦测信号线241连接至存储器模块的电源管脚，而具有高电平。据此，亦可对应有/无存储器模块插入存储器模块插槽221而产生高/低电平的侦测信号，提供至存储器控制单元211来判断存储器模块插槽221上是否有存储器模块插入。

请参考图4，为本实用新型的实施例应用在连接一双数据传输模式第2代存储器模块(DDR2 RAM)310。双数据传输模式第2代存储器模块(DDR2 RAM)310插入存储器模块插槽221，存储器模块插槽221经由第一侦测信号线241通知存储器控制单元211，有一存储器模块310连接至存储器模块插槽221。存储器控制单元211根据第一侦测信号线241的信号与第二侦测信号线242的信号，选择输出对应的存储器总线上的信号。此时，存储器控制单元211选择符合一双数据传输模式第2代存储器(DDR2RAM)规格的信号输出至存储器总线。例如，控制信号线231的时脉信号(Clock)为266MHz，333MHz，400MHz或533MHz。此外，存储器控制单元211根据第一侦测信号线241的信号与第二侦测信号线242的信号，输出控制信号至电源供应单元220，电源供应单元220则对应输所需的工作电压至电源供应信号线233。例如，在电源供应信号线233的电源信号线VDD为1.8V。

另外，在本实施例300中，存储器模块插槽222更连接一终端电阻模块320。终端电阻模块320连接至存储器总线。数据传输线232需连接至该终端电阻模块320。双数据传输模式第2代存储器(DDR2 RAM)规格所规定，信号传输路径的端点利用一终端电阻连接至终端电压，以确保信号传递品质。在本实施例的应用上，必须在存储器模块插槽222连接终端电阻模块320，以确保插槽221与存储器控制单元211之间的信号传输品质。

请参考图5，为本实用新型的实施例应用在连接一双数据传输模式第3代存储器模块(DDR3 RAM)410。双数据传输模式第3代存储器模块(DDR3 RAM)410插入存储器模块插槽222，存储器模块插槽222经由第二侦测信号线242通知存储器控制单元211，有一存储器模块连接至存储器模块插槽222。存储器控制单元211根据第一侦测信号线241的信号与第二侦测信号线242的信号，选择输出对应的存储器总线上的信号。此时，存储器控制单元211选择符合一双数据传输模式第3代存储器(DDR3RAM)规格的信号输出至存储器总线。例如，控制信号线231的时脉信号(Clock)为400MHz，533MHz，667MHz或800MHz。此外，存储器控制单元211根据第一侦测信号线241的信号与第二侦测信号线242的信号，输出控制信号至电源供应单元220，电源供应单元220则对应输所需的工作电压至电源供应信号线233。例如，在电源供应信号线233的电源信号线VDD为1.5V，此时，存储器控制单元211可经由存储器总线与存储器模块插槽222对双数据传输模式第3代存储器模块(DDR3 RAM)410进行数据存取。

综合以上说明，本实用新型具有以下优点：

1、提供一存储器总线布线设计，可于相同存储器总线支持不同规格的存储器模块。使用者可弹性选择符合需求的存储器模块，加入计算机系统中。

2、提供一存储器总线布线设计，可支持插槽侦测来自动选择所对应的存储器规格，并输出符合该规格的信号。

3、提供一存储器总线布线设计，利用布线位置设计克服不同规格的存储器规格对于电气特性的需求。

4、提供一存储器总线布线设计，将该双数据传输模式第2代存储器插槽耦接于存储器控制单元与双数据传输模式第3代存储器插槽之间。克服不同双数据传输模式存储器模块的实体布线规格不同的缺点，使不同规格的存储器模块所产生的讯号可经由同一实体布线传输至存储器控制单元。

以上所述仅为本实用新型较佳实施例，然其并非用以限定本实用新型的范围，任何熟悉本项技术的人员，在不脱离本实用新型的精神和范围内，可在此基础上做进一步的改进和变化，因此本实用新型的保护范围当以本申请的权利要求书所界定的范围为准。

Claims

1.一种存储器控制系统，其特征在于，包括：

一主机板，具有一存储器总线、一第一侦测信号线及一第二侦测信号线；

一存储器控制单元，耦接该存储器总线的一终端、该第一侦测信号线及该第二侦测信号线；

一第一存储器模块插槽，用以插接一第一存储器模块，该第一存储器模块插槽耦接该存储器总线及该第一侦测信号线；以及

一第二存储器模块插槽，用于插接一第二存储器模块，该第二存储器模块插槽耦接该存储器总线的另一终端及该第二侦测信号线，

其中，该存储器控制单元依据该第一侦测信号线判断该第一存储器模块是否连接该第一存储器模块插槽并依据该第二侦测信号线判断该第二存储器模块是否连接该第二存储器模块插槽，并对应输出相应的信号至该存储器总线。

2.根据权利要求1所述的存储器控制系统，其特征在于，该第一存储器模块插槽耦接于存储器控制单元与第二存储器模块插槽之间。

3.根据权利要求1所述的存储器控制系统，其特征在于，该第一存储器为一符合双数据传输模式第2代存储器。

4.根据权利要求1所述的存储器控制系统，其特征在于，该第二存储器为一符合双数据传输模式第3代存储器。

5.根据权利要求1所述的存储器控制系统，其特征在于，该存储器总线包括多个控制信号线、多个数据传输信号线及一电源供应信号线。

6.根据权利要求5所述的存储器控制系统，其特征在于，该存储器控制单元依据该第一侦测信号线与该第二侦测信号线，对应输出相应的信号。

7.根据权利要求5所述的存储器控制系统，其特征在于，更包括一电源供应单元，接收该存储器控制单元的一控制信号，以输出相应的电压至该第一存储器模块插槽或该第二存储器模块插槽。

8.根据权利要求7所述的存储器控制系统，其特征在于，该存储器控制单元依据该第一侦测信号线与该第二侦测信号线，对应输出该控制信号。

9.根据权利要求1所述的存储器控制系统，其特征在于，该第一侦测信号线具有一高电平，当该第一存储器模块连接该第一存储器模块插槽时，该第一侦测信号线连接至该第一存储器模块的一接地管脚，则该第一侦测信号线具有一低电平。

10.根据权利要求1所述的存储器控制系统，其特征在于，该第一侦测信号线具有一低电平，当该第一存储器模块连接该第一存储器模块插槽时，该第一侦测信号线连接至该第一存储器模块的一电源管脚，则该第一侦测信号线具有一高电平。