CN114385527A - 硬盘兼容平台、主板及控制方法 - Google Patents

硬盘兼容平台、主板及控制方法 Download PDF

Info

Publication number
CN114385527A
CN114385527A CN202111677422.9A CN202111677422A CN114385527A CN 114385527 A CN114385527 A CN 114385527A CN 202111677422 A CN202111677422 A CN 202111677422A CN 114385527 A CN114385527 A CN 114385527A
Authority
CN
China
Prior art keywords
data exchange
hard disk
exchange pins
detection signal
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111677422.9A
Other languages
English (en)
Inventor
常正中
肖国良
胡宝成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Weizhi New Technology Co ltd
Original Assignee
Nanjing Weizhi New Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Weizhi New Technology Co ltd filed Critical Nanjing Weizhi New Technology Co ltd
Priority to CN202111677422.9A priority Critical patent/CN114385527A/zh
Publication of CN114385527A publication Critical patent/CN114385527A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Abstract

本申请公开了一种硬盘兼容平台、主板及控制方法，涉及电子电路技术领域，包括M.2连接器和中央处理器，M.2连接器设置有多个数据交换引脚以及检测模块，中央处理器设置有复用信号端以及检测信号接收端；复用信号端与多个数据交换引脚通信连接，检测信号接收端与检测模块的输出端通信连接；中央处理器获取与M.2连接器连接的硬盘的硬盘类型，并根据硬盘类型，切换复用信号端的通信协议，从而从多个数据交换引脚中确定用于传输SATA信号的至少两个第一数据交换引脚或用于传输PCIE信号的至少四个第二数据交换引脚；其中，所述至少四个第二数据交换引脚包括所述至少两个第一数据交换引脚。本申请能够在兼容SATA和PCIE硬盘的同时节约CPU的接口资源。

Description

硬盘兼容平台、主板及控制方法
技术领域
本申请涉及电子电路技术领域，特别涉及一种硬盘兼容平台、主板及控制方法。
背景技术
相关技术中，有一个问题一直困扰着主板厂商，即一种硬盘接口只能适配一种协议的SSD 硬盘，例如SATA协议的硬盘接口连接SATA硬盘、PCI E协议的硬盘连接PCI E硬盘，如果客户需要调整硬盘方案，那么主板的PCB(印刷电路板)就需要跟着做适应性修改，后来针对这一问题，提出了通过在控制器与硬盘接口之间设置开关模块，开关模块分两路输出到CPU 控制器对应的协议通道，通过开关模块内部的协议切换，实现一个硬盘接口既能插SATA使用又能插PCI E使用，但是这一设计浪费了CPU的接口资源同时外围电路设计更加复杂。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种硬盘兼容平台、主板及控制方法，能够通过一个M.2连接器接口兼容SATA和PCI E等不同类型的SSD 硬盘，同时简化CPU的外围电路，节约CPU的接口资源。
第一方面，本申请提出了一种硬盘兼容平台，包括：
M.2连接器，所述M.2连接器设置有多个数据交换引脚以及检测模块；
中央处理器，所述中央处理器设置有复用信号端以及检测信号接收端；所述复用信号端与多个所述数据交换引脚通信连接，所述检测信号接收端与所述检测模块的输出端通信连接；所述检测信号接收端用于接收所述检测模块发送的第一检测信号，以获取所述M.2连接器连接的硬盘的硬盘类型，所述中央处理器根据所述硬盘类型，切换所述复用信号端的通信协议，同时从多个所述数据交换引脚中确定用于传输SATA信号的至少四个第一数据交换引脚或用于传输PCI E信号的至少四个第二数据交换引脚；其中，所述至少四个第二数据交换引脚包括所述至少四个第一数据交换引脚。
根据本申请实施例的硬盘兼容平台，至少具有如下有益效果：通过将M.2连接器的多个数据交换引脚与中央处理器的复用信号端通信连接，直接建立起硬盘信息的交换通路，同时 M.2连接器配置检测模块，通过与中央处理器的检测信号接收端通信连接，当外部硬盘插入到M.2连接器时，检测模块会向中央处理器发送表征硬盘类型的第一检测信号，中央处理器根据第一检测信号类型，从而为复用信号端匹配与插入的硬盘对应的通信协议，同时从多个所述数据交换引脚中确定出用于传输SATA信号的数据交换引脚或传输PCI E信号的数据交换引脚，从而建立起包含了传输PCI E信号和SATA信号的总通路，使得M.2连接器通过一个复用信号端就能同时满足PCI E信号和SATA信号的传输，满足既能支持插接SATA硬盘工作又能插接PCI E硬盘工作，上述连接方式及切换方法在实现SATA和PCI E两种硬盘兼容的同时，只与中央处理器的复用信号端通信，避免了CPU接口资源的浪费，使得外围电路设计更加简单。
根据本申请的一些实施例，所述M.2连接器的接口为M.2Socket3接口。
根据本申请的一些实施例，所述复用信号端为PCI E接口，所述PCI E接口与多个所述数据交换引脚通信连接。
根据本申请的一些实施例，所述第二数据交换引脚设置有十六个，十六个所述第二数据交换引脚用于形成PCI Ex4通路，以传输PCI E信号。
根据本申请的一些实施例，所述检测模块包括第一电阻、第二电阻和第一MOS管，所述第一电阻一端与电源正极电连接，所述第一电阻另一端与所述M.2连接器的PEDET引脚电连接，所述第一MOS管的源极与地电连接，所述第一MOS管的栅极与所述PEDET引脚电连接，所述第二电阻的一端与所述PEDET引脚电连接，所述第二电阻的另一端与所述第一MOS管的漏极电连接，所述第一MOS管的漏极作为所述检测模块的输出端与所述检测信号接收端通信连接。
第二方面，本申请提出一种硬盘兼容平台的控制方法，应用于第一方面的硬盘兼容平台，包括：
所述检测信号接收端接收来自所述检测模块发送的第一检测信号；所述第一检测信号用于表征与所述M.2连接器连接的硬盘的硬盘类型；
根据所述第一检测信号，切换所述复用信号端的通信协议；
根据所述第一检测信号，从多个所述数据交换引脚中确定用于传输SATA信号的至少四个第一数据交换引脚或用于传输PCI E信号的至少四个第二数据交换引脚；其中，所述至少四个第二数据交换引脚包括所述至少四个第一数据交换引脚。
根据本申请第二方面实施例的硬盘兼容平台，至少具有如下有益效果：通过将M.2连接器的多个数据交换引脚与中央处理器的复用信号端通信连接，直接建立起硬盘信息的交换通路，该通路是包含了传输PCI E信号和SATA信号的总通路，同时M.2连接器配置检测模块，通过与中央处理器的检测信号接收端通信连接，当外部硬盘插入到M.2连接器时，检测模块会向中央处理器发送表征硬盘类型的第一检测信号，中央处理器根据第一检测信号类型切换复用信号端的通信协议，以使复用信号端与总通路中对应的PCI E通路或SATA通路之间协议匹配，从而使得M.2连接器既能插接SATA硬盘又能插接PCI E硬盘，上述连接方式及切换方法在实现SATA和PCI E两种硬盘兼容的同时，避免了CPU接口资源的浪费，使得外围电路设计更加简单。
根据本申请的实施例，所述根据所述第一检测信号，切换所述复用信号端的通信协议，包括：
当所述第一检测信号为低电平信号，将所述复用信号端切换为PCI E协议；
当所述第一检测信号为高电平信号，将所述复用信号端切换为SATA协议。
根据本申请的实施例，控制方法还包括：
向多个数据交换引脚发送第二检测信号；
对应的，所述根据所述第一检测信号，从多个所述数据交换引脚中确定用于传输SATA信号的至少四个第一数据交换引脚或用于传输PCI E信号的至少四个第二数据交换引脚，包括：
当所述第一检测信号为低电平信号，从多个所述数据交换引脚中确定用于传输PCI E信号的至少四个第二数据交换引脚；
根据所述第二检测信号的响应信号对应的PCI E类型，从所述至少四个第二数据交换引脚中确定可用的所述第二数据交换引脚。
第三方面，本申请提出了一种主板，其包括有第一方面任意一项实施例提到的硬盘兼容平台。
根据本申请第三方面实施例的硬盘兼容平台，至少具有如下有益效果：通过将M.2连接器的多个数据交换引脚与中央处理器的复用信号端通信连接，直接建立起硬盘信息的交换通路，该通路是包含了传输PCI E信号和SATA信号的总通路，同时M.2连接器配置检测模块，通过与中央处理器的检测信号接收端通信连接，当外部硬盘插入到M.2连接器时，检测模块会向中央处理器发送表征硬盘类型的第一检测信号，中央处理器根据第一检测信号类型切换复用信号端的通信协议，以使复用信号端与总通路中对应的PCI E通路或SATA通路之间协议匹配，从而使得M.2连接器既能插接SATA硬盘又能插接PCI E硬盘，上述连接方式及切换方法在实现SATA和PCI E两种硬盘兼容的同时，避免了CPU接口资源的浪费，使得外围电路设计更加简单，同时采用上述硬盘兼容平台的主板，可以满足不同的硬盘类型需求，而不需要因为更换硬盘方案，而重新设计一款主板。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请的附加方面和优点结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例的硬盘兼容平台的连接示意图；
图2为本申请实施例的M.2连接器的接线示意图；
图3为本申请实施例的主板的模块示意图；
图4为本申请实施例的硬盘兼容平台的控制方法流程示意图。
附图标号如下：
硬盘兼容平台100；M.2连接器110；中央处理器120；主板200。
具体实施方式
下面详细描述本申请的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本申请的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本申请中的具体含义。
参照图1和图2，第一方面，本申请提出了一种硬盘兼容平台100，包括中央处理器120 和M.2连接器110，其中中央处理器120设置有复用信号端以及检测信号接收端，其中复用信号端用于支持SATA信号和PCI E信号的复用，M.2连接器用于插接SSD硬盘，M.2连接器110设置有多个数据交换引脚以及检测模块，检测模块的输出端与检测信号接收端通信连接，检测模块通过向检测信号接收端发送表征硬盘类型的第一检测信号，中央处理器根据检测到的第一检测信号切换复用信号端的通信协议，以打通复用信号端与多个数据交换引脚之间的通信线路，其中包括从多个数据交换引脚中确定用于传输SATA信号的至少四个第一数据交换引脚或用于传输PCI E信号的至少四个第二数据交换引脚，从而使多个数据交换引脚配合通信协议形成有SATA通路和PCI E通路，通过配合上述部件的连接关系，中央处理器120首先接收来自检测模块的第一检测信号，判断接入M.2连接器110的硬盘类型并输出判断结果，根据判断结果对复用信号端进行通信协议配置，以使复用信号的接口协议与插入到M.2连接器 110上的硬盘协议匹配，从而使得SATA通路传输SATA信号或PCI E通路传输PCI E信号，从而完成PCI E硬盘和SATA硬盘的兼容。
因此，通过将M.2连接器110的多个数据交换引脚与中央处理器120的复用信号端通信连接，直接建立起硬盘信息的交换通路，该通路是包含了传输PCI E信号和SATA信号的总通路，同时M.2连接器110配置检测模块，通过与中央处理器120的检测信号接收端通信连接，当外部硬盘插入到M.2连接器110时，检测模块会向中央处理器120发送表征硬盘类型的第一检测信号，中央处理器120根据第一检测信号类型切换复用信号端的通信协议，以使复用信号端与总通路中对应的PCI E通路或SATA通路之间协议匹配，从而使得M.2连接器110既能插接SATA硬盘又能插接PCI E硬盘，上述连接方式及切换方法在实现SATA和PCI E两种硬盘兼容的同时，与中央处理器120的数据交换使用同一通路，避免了CPU接口资源的浪费，同时由于不需要外围开关来配合协议的切换，使得外围电路设计更加简单。
参照图2，可以理解的是，检测模块包括第一电阻R1、第二电阻R2和第一MOS管M1，第一电阻R1一端与3V的电源正极电连接，第一电阻R1另一端与M.2连接器110的PEDET引脚电连接，第一MOS管M1的源极与地电连接，第一MOS管M1的栅极与PEDET引脚电连接，第二电阻R2的一端与PEDET引脚电连接，第二电阻R2的另一端与第一MOS管M1的漏极电连接，第一MOS管M1的漏极作为检测模块的输出端与检测信号接收端通信连接。通过上述的电路连接关系，当中央处理器120被配置成检测输出时，就会接收到来自检测模块发出的第一检测信号，从而为后续CPU内部的通信协议切换服务。需要说明的是，中央处理器120的检测信号接收端可以是CPU上任意一个I/O口，只要是能实现检测高低电平的I/O口都是可行的，本申请并不对检测信号接收端的端口进行定义，本领域技术人员可以根据需要合理选择。
可以理解的是，中央处理器120的复用信号端为PCI E接口，需要说明的是，本申请采用的中央处理器120是有支持两组复用信号的，即对SATA信号和PCI E信号的复用，该CPU的内部的PCI E接口在协议上是兼容SATA的。因此通过M.2连接器110所形成的SATA通路和PCI E通路均与中央处理器120的PCI E接口通信连接，从而保证了在物理层面上的兼容。
参照图2，可以理解的是，本申请第二数据交换引脚设置有十六个，十六个第二数据交换引脚用于形成PCI Ex4通路，以传输PCI E信号。示例性地，以M.2Socket3接口形式的为例， M.2连接器110的PETn0/SATA_A-、PETp0/SATA_A+引脚依次电连接一个第一电容C1和一个第二电容C2后与中央处理器120的复用信号端中对应的端口连接，以及M.2连接器110的 PERn0/SATA_B+、PERp0/SATA_B-引脚依次通信连接向中央处理器120的复用端口中对应的端口，从而形成PCI Ex1通路；M.2连接器110的PETn1、PETp1引脚依次电连接一个第三电容 C3和一个第四电容C4后与中央处理器120的复用信号端中对应的端口连接，以及M.2连接器110的PERn1、PERp1引脚依次电连接一个第三电阻R3和一个第四电阻R4后与中央处理器 120的复用信号端中对应的端口连接，同时配合PCI Ex1通路共同构成PCI Ex2通路；M.2连接器110的PETn2、PETp2、PETn3和PETp3引脚依次电连接一个第五电容C5、第六电容C6、第七电容C7和第八电容后C8与中央处理器120的复用信号端中对应的端口连接，同时M.2连接器110的PERn2、PERp2、PERn3和PERp3引脚分别与中央处理器120的复用端口中对应的端口通信连接，同时配合PCI Ex2通路共同构成PCI Ex4通路；需要说明的是，本申请的M.2 连接器110与中央处理器120之间的数据传输通路是按照最大PCI Ex4的形式来设计的，其本身向下兼容了PCI Ex2和PCI Ex1的设计，对于上述SATA通路和PCI E通路与中央处理器120的复用信号端口之间的连接关系，本领域技术人员可以根据需要自行设计，本申请并不对此做出限制。
参照图2，进一步地，上述PCI Ex1通路还作为SATA协议的传输通路，从而形成SATA通路，可以理解的是，当M.2连接器110上连接的是SATA类型的SSD硬盘时，硬盘兼容平台100通过检测模块将表征SATA硬盘的第一检测信号传送给中央处理器120，中央处理器120通过切换复用端口的通信协议，从而使得SATA通路的协议与SATA硬盘的协议一致，从而实现对SATA硬盘的读写，以实现M.2连接器110对SATA硬盘的兼容。
需要说明的是，上述对M.2接线的描述只是对硬盘与中央处理器之间的数据交换通路的描述，M.2连接器的其他端口的接线本申请并不做限定，本领域技术人员可以根据现有操作规范合理连接，只要能使M.2连接器的接口功能正常实现即可。示例性地，本申请的M.2连接器的REFCLKN和REFCLKP端口依次电连接第五电阻R5和第六电阻R6后分别与时钟信号电连接，M.2接口110的GND_1引脚、GND_3引脚、GND_9引脚、GND_15引脚、GND_21引脚、GND_27引脚、GND_33引脚、GND_39引脚、GND_45引脚、GND_51引脚、GND_57引脚、GND_71、GND_73、GND_75、NC32均接地。
可以理解的是，上述M.2连接器110的接口类型为M.2Socket3接口。需要说明的是，现有的SSD硬盘的金手指大多都是分三块，分两块的已经很少了，通过将M.2连接器110的物理接口类型做成Socket3形式，可以兼容市面上大多数的SSD硬盘。
参照图4，第二方面，本申请提出了一种硬盘兼容平台100的控制方法，用于配合第一方面的硬盘兼容平台100实现兼容SATA和PCI E协议的SSD硬盘。该方法包括但不限于如下步骤：
步骤S100,所述检测信号接收端接收来自所述检测模块发送的第一检测信号；其中所述第一检测信号用于表征与所述M.2连接器连接的硬盘的硬盘类型。
步骤S200,根据所述第一检测信号，切换所述复用信号端的通信协议。
步骤S300,根据所述第一检测信号，从多个所述数据交换引脚中确定用于传输SATA信号的至少四个第一数据交换引脚或用于传输PCI E信号的至少四个第二数据交换引脚；其中，所述至少四个第二数据交换引脚包括所述至少四个第一数据交换引脚。
需要说明都是，上述控制方法可以是通过存储在BIOS芯片内的BIOS操作逻辑，通过将上述控制方法配置到BIOS内部，通过BIOS来实现第一方面硬件兼容平台的控制。
因此，在第一方面的硬盘兼容平台100的基础上，通过控制M.2连接器110的检测模块将表征SSD硬盘类型的第一检测信号传送到中央处理器120的检测信号接收端，中央处理器 120根据第一检测信号来切换复用信号端的通信协议，以使M.2连接器110端口的硬盘的协议与中央处理器120通信口的协议匹配，通过协议的切换，来确定多个数据交换引脚中用于传输SATA信号的数据交换引脚或传输PCI E信号的数据交换引脚，从而在线路和协议上同时匹配，以实现适配不同协议的硬盘。
可以理解的是，本申请设计兼容的SSD硬盘有SATA硬盘和PCI E硬盘，因此M.2连接器 110内部识别到SATA硬盘即输出高电平的第一检测信号，识别到PCI E硬盘即输出低电平的第一检测信号。
可以理解的是，步骤S200包括但不限于以下步骤：
步骤S210,当中央处理器120接收到第一检测信号为低电平信号时，将复用信号端切换为PCI E协议输出；
步骤S220,当接收到第一检测信号为高电平信号时，将复用信号端切换为SATA协议输出。
从而实现传输通路的协议与SSD硬盘的协议相匹配，从而通过复用端完成PCI E信号和 SATA信号的传输。
可以理解的是，第二方面的控制方法还包括以下步骤：
步骤S400,向多个数据交换引脚发送第二检测信号。需要说明的是PCI E硬盘由于传输带宽不同，有PCI Ex1、PCI Ex2、PCI Ex4等区别，对于连接到M.2连接器上的PCI E硬盘，中央处理器在对复用信号端配置协议后，会对通路有一检测过程，以匹配不同带宽的PCI E通路。
进一步地，步骤根据所述第一检测信号，从多个所述数据交换引脚中确定用于传输SATA 信号的至少四个第一数据交换引脚或用于传输PCI E信号的至少四个第二数据交换引脚，还包括：
当所述第一检测信号为低电平信号，从多个所述数据交换引脚中确定用于传输PCI E信号的至少四个第二数据交换引脚；
根据所述第二检测信号的响应信号对应的PCI E类型，从所述至少四个第二数据交换引脚中确定可用的所述第二数据交换引脚。
示例性地，当响应于第二检测信号的PCI E类型为PCI Ex1时，中央处理器在对PCIEx1硬盘进行通信时，会选择上述M.2连接器端口对应的PCI Ex1通路，同样的PCI Ex2和PCIEx4都是如此。
参照图3，第三方面，本申请提出了一种主板200，该主板200包括有第一方面提到的硬盘兼容平台100，通过在主板200上配置该平台，同时搭配中央处理器120，使得该主板200 既能搭配SATA硬盘，又能搭配PCI E硬盘，从而满足不同客户对硬盘方案的需求。
上面结合附图对本申请实施例作了详细说明，但是本申请不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本申请宗旨的前提下，作出各种变化。

Claims (9)

1.一种硬盘兼容平台，其特征在于，包括：
M.2连接器，所述M.2连接器设置有多个数据交换引脚以及检测模块；
中央处理器，所述中央处理器设置有复用信号端以及检测信号接收端；所述复用信号端与多个所述数据交换引脚通信连接，所述检测信号接收端与所述检测模块的输出端通信连接；所述检测信号接收端用于接收所述检测模块发送的第一检测信号，以获取所述M.2连接器连接的硬盘的硬盘类型，所述中央处理器根据所述硬盘类型，切换所述复用信号端的通信协议，同时从多个所述数据交换引脚中确定用于传输SATA信号的至少四个第一数据交换引脚或用于传输PCIE信号的至少四个第二数据交换引脚；其中，所述至少四个第二数据交换引脚包括所述至少四个第一数据交换引脚。
2.根据权利要求1所述的硬盘兼容平台，其特征在于，所述M.2连接器的接口为M.2Socket3接口。
3.根据权利要求1所述的硬盘兼容平台，其特征在于，所述复用信号端为PCIE接口，所述PCIE接口与多个所述数据交换引脚通信连接。
4.根据权利要求1所述的硬盘兼容平台，其特征在于，所述第二数据交换引脚设置有十六个，十六个所述第二数据交换引脚用于形成PCIEx4通路，以传输PCIE信号。
5.根据权利要求1所述的硬盘兼容平台，其特征在于，所述检测模块包括第一电阻、第二电阻和第一MOS管，所述第一电阻一端与电源正极电连接，所述第一电阻另一端与所述M.2连接器的PEDET引脚电连接，所述第一MOS管的源极与地电连接，所述第一MOS管的栅极与所述PEDET引脚电连接，所述第二电阻的一端与所述PEDET引脚电连接，所述第二电阻的另一端与所述第一MOS管的漏极电连接，所述第一MOS管的漏极作为所述检测模块的输出端与所述检测信号接收端电连接。
6.一种硬盘兼容平台的控制方法，其特征在于，应用于权利要求1至5中任意一项所述的硬盘兼容平台，所述控制方法包括：
所述检测信号接收端接收来自所述检测模块发送的第一检测信号；所述第一检测信号用于表征与所述M.2连接器连接的硬盘的硬盘类型；
根据所述第一检测信号，切换所述复用信号端的通信协议；
根据所述第一检测信号，从多个所述数据交换引脚中确定用于传输SATA信号的至少四个第一数据交换引脚或用于传输PCIE信号的至少四个第二数据交换引脚；其中，所述至少四个第二数据交换引脚包括所述至少四个第一数据交换引脚。
7.根据权利要求6所述的硬盘兼容平台的控制方法，其特征在于，所述根据所述第一检测信号，切换所述复用信号端的通信协议，包括：
当所述第一检测信号为低电平信号，将所述复用信号端切换为PCIE协议；
当所述第一检测信号为高电平信号，将所述复用信号端切换为SATA协议。
8.根据权利要求7所述的硬盘兼容平台的控制方法，其特征在于，还包括：
向多个数据交换引脚发送第二检测信号；
对应的，所述根据所述第一检测信号，从多个所述数据交换引脚中确定用于传输SATA信号的至少四个第一数据交换引脚或用于传输PCIE信号的至少四个第二数据交换引脚，包括：
当所述第一检测信号为低电平信号，从多个所述数据交换引脚中确定用于传输PCIE信号的至少四个第二数据交换引脚；
根据所述第二检测信号的响应信号对应的PCIE类型，从所述至少四个第二数据交换引脚中确定可用的所述第二数据交换引脚。
9.一种主板，其特征在于，包括有如权利要求1至6中任意一项所述的硬盘兼容平台。
CN202111677422.9A 2021-12-31 2021-12-31 硬盘兼容平台、主板及控制方法 Pending CN114385527A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111677422.9A CN114385527A (zh) 2021-12-31 2021-12-31 硬盘兼容平台、主板及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111677422.9A CN114385527A (zh) 2021-12-31 2021-12-31 硬盘兼容平台、主板及控制方法

Publications (1)

Publication Number Publication Date
CN114385527A true CN114385527A (zh) 2022-04-22

Family

ID=81199565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111677422.9A Pending CN114385527A (zh) 2021-12-31 2021-12-31 硬盘兼容平台、主板及控制方法

Country Status (1)

Country Link
CN (1) CN114385527A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114896916A (zh) * 2022-04-28 2022-08-12 苏州浪潮智能科技有限公司 一种CPU连接硬盘的Colay设计结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109376105A (zh) * 2018-11-09 2019-02-22 加弘科技咨询(上海)有限公司 兼容多种接口协议的m.2接口模块、装置及控制方法
CN211375595U (zh) * 2019-12-31 2020-08-28 中科可控信息产业有限公司 一种固态硬盘识别装置
CN111813599A (zh) * 2020-06-28 2020-10-23 中国长城科技集团股份有限公司 固态存储设备、服务器主板及控制方法
US20200356303A1 (en) * 2017-11-22 2020-11-12 Hewlett-Packard Development Company, L.P. Serial at attachment and non-volatile memory express device determination
CN112685347A (zh) * 2020-12-31 2021-04-20 西安易朴通讯技术有限公司 一种不同带宽的pcie设备的兼容方法、装置及服务器
CN113688078A (zh) * 2021-09-23 2021-11-23 北京世宁达科技有限公司 支持m.2接口兼容不同硬盘的实现方法和m.2连接器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200356303A1 (en) * 2017-11-22 2020-11-12 Hewlett-Packard Development Company, L.P. Serial at attachment and non-volatile memory express device determination
CN109376105A (zh) * 2018-11-09 2019-02-22 加弘科技咨询(上海)有限公司 兼容多种接口协议的m.2接口模块、装置及控制方法
CN211375595U (zh) * 2019-12-31 2020-08-28 中科可控信息产业有限公司 一种固态硬盘识别装置
CN111813599A (zh) * 2020-06-28 2020-10-23 中国长城科技集团股份有限公司 固态存储设备、服务器主板及控制方法
CN112685347A (zh) * 2020-12-31 2021-04-20 西安易朴通讯技术有限公司 一种不同带宽的pcie设备的兼容方法、装置及服务器
CN113688078A (zh) * 2021-09-23 2021-11-23 北京世宁达科技有限公司 支持m.2接口兼容不同硬盘的实现方法和m.2连接器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114896916A (zh) * 2022-04-28 2022-08-12 苏州浪潮智能科技有限公司 一种CPU连接硬盘的Colay设计结构
CN114896916B (zh) * 2022-04-28 2024-01-16 苏州浪潮智能科技有限公司 一种CPU连接硬盘的Colay设计结构

Similar Documents

Publication Publication Date Title
US5930496A (en) Computer expansion slot and associated logic for automatically detecting compatibility with an expansion card
US5727184A (en) Method and apparatus for interfacing between peripherals of multiple formats and a single system bus
US6554492B2 (en) Addressable transceiver module
CN111459854B (zh) 安全数字卡的方法、闪存控制器以及电子装置
US7673092B2 (en) PCI Express interface
TWI382306B (zh) 具自測試能力之記憶體系統及測試記憶體系統之方法
US7774511B2 (en) Addressing multiple devices on a shared bus
JP5364036B2 (ja) 接続バス、電子装置及びシステム
JP4937900B2 (ja) 接続された装置の検知された伝送方向に依存した、送信器又は受信器としての通信ポートの自動設定
EP1181638B1 (en) Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed
CN112463702B (zh) 一种级联背板的cpld i2c通道地址分配方法及系统
CN112951315A (zh) 一种兼容nvme\ahci双协议硬盘测试装置及方法
US7073008B2 (en) Method of function activation on a bridge system
US20060041701A1 (en) Method and device for adjusting lane ordering of peripheral component interconnect express
CN114385527A (zh) 硬盘兼容平台、主板及控制方法
CN101599050B (zh) 可适配的pci-e控制器核及其方法
US7043586B2 (en) Data corruption avoidance on a backplane bus adapted to receive bus controller cards of different types
US20070299929A1 (en) Client device interface for portable communication devices
CN216388068U (zh) 一种pcie接口验证板及测试系统
CN112860606A (zh) 一种接口转换装置及设备
CN114265731A (zh) 一种pcie接口验证板、测试系统及测试方法
CN111913904A (zh) 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置
CN217718675U (zh) Pcie接口、主板以及pcie扩展模块
CN218070234U (zh) 通信装置、测试卡和连接器
CN115422110B (zh) 电子设备和PCIE Switch芯片的端口配置方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination