CN114896916B - 一种CPU连接硬盘的Colay设计结构 - Google Patents

一种CPU连接硬盘的Colay设计结构 Download PDF

Info

Publication number
CN114896916B
CN114896916B CN202210461901.5A CN202210461901A CN114896916B CN 114896916 B CN114896916 B CN 114896916B CN 202210461901 A CN202210461901 A CN 202210461901A CN 114896916 B CN114896916 B CN 114896916B
Authority
CN
China
Prior art keywords
sata
contact
pcie
signals
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210461901.5A
Other languages
English (en)
Other versions
CN114896916A (zh
Inventor
马嘉旭
董自强
李岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210461901.5A priority Critical patent/CN114896916B/zh
Publication of CN114896916A publication Critical patent/CN114896916A/zh
Application granted granted Critical
Publication of CN114896916B publication Critical patent/CN114896916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种CPU连接硬盘的Colay设计结构，包括：配置若干Lane的CPU；CPU通过传输SATA信号或PCIe信号的Lane接第一触点，第二触点经SATA信号传输线接一SATA硬盘的接器，第八触点接PCIe信号传输线；第三触点经SATA信号传输线接一SATA控制器的一接硬盘端；CPU通过传输SATA信号或PCIe信号的Lane接第四触点，第五触点经SATA信号传输线接另一SATA硬盘的接器；第六触点经PCIe信号传输线接SATA控制器接CPU端，SATA控制器的另一接硬盘端经SATA信号传输线接第七触点。第一触点与第二触点、第一触点与第八触点、第二触点与第三触点、第四触点与第五触点、第八触点接PCIe信号传输线、第四触点与第六触点以及第七触点与第五触点可装电容。本发明使CPU和SATA硬盘之间的Colay设计节约CPU的Lane资源。

Description

一种CPU连接硬盘的Colay设计结构
技术领域
本发明涉及服务器CPU和硬盘连接设计领域，尤其涉及一种CPU连接硬盘的Colay设计结构。
背景技术
近年来，全球范围内的芯片产能下降，大量电子元器件，尤其是集成电路芯片，都出现了供不应求的状况。在集成电路芯片整体供应情况不乐观的背景下，设计原有主板上部分集成电路芯片的Colay方案在所难免。常见的Colay方案是将原芯片的Pad及周围线路预留出来，并保留另一种缺失原芯片的可行方案，使两种方案同时存在于主板的PCB上，根据实际的元器件供应情况来将所用方案的元器件上件。这种方案简单易懂，可以实现一块PCB兼容两种甚至更多的方案。
参阅图1所示，CPU服务器和SATA硬盘连接的设计中，针对采用SATA连接器的SATA硬盘，CPU的Lane作为PCIe信号传输线路需连接SATA控制器，SATA控制器再经SATA信号传输线路连接SATA连接器和CPU的Lane作为SATA信号传输线路直接连接SATA连接器这两种方案共存；对于采用M.2接口的SATA硬盘，CPU的Lane作为PCIe信号传输线路需连接SATA控制器，SATA控制器再经SATA信号传输线路连接M.2接口B和CPU的Lane作为SATA信号传输线路直接连接M.2接口B这两种方案共存；对于支持PCIe和SATA的SATA硬盘，其连接M.2接口A，M.2接口A通过Lane连接Switch，CPU的Lane作为PCIe信号传输线路连接Switch；CPU的Lane作为SATA信号传输线路连接SATA控制器，SATA控制器再经SATA信号传输线路连接Switch的两种方案共存。由于SATA控制器需要由CPU直出PCIe信号，现有方案中将SATA控制器Pad及其周围线路预留出来，则会占用CPU的Lane资源，被占用的Lane资源无法用作他用，而CPU的Lane资源是有限的，被占用后这很可能会导致主板的部分其他功能被削减。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本发明提供一种CPU连接硬盘的Colay设计结构。
本发明提供一种CPU连接硬盘的Colay设计结构，包括：配置若干Lane的CPU，其中，CPU的Lane配置传输SATA信号、传输PCIe信号和传输SATA信号或PCIe信号；
CPU通过一传输SATA信号或PCIe信号的Lane接第一触点，第一触点与第二触点配合可控上件电容，第二触点经SATA信号传输线直接或间接连接一SATA硬盘的连接器，第一触点与第八触点配合可控上件电容，第八触点接PCIe信号传输线；第二触点与第三触点配合可控上件电容，第三触点经SATA信号传输线连接一SATA控制器的一接硬盘端；
CPU通过一传输SATA信号或PCIe信号的Lane接第四触点，第四触点与第五触点配合可控上件电容，第五触点经SATA信号传输线直接或间接连接另一SATA硬盘的连接器；第四触点与第六触点配合可控上件电容，第六触点经PCIe信号传输线连接SATA控制器接CPU端，SATA控制器的另一接硬盘端经SATA信号传输线连接第七触点，第七触点与第五触点配合可控上件电容。
更进一步地，第五触点经SATA信号传输线连接SATA连接器B或M.2接口D，第二触点经SATA信号传输线连接SATA连接器A或M.2接口C。
更进一步地，未配置SATA控制器时，第一触点和第二触点配合上件电容C1，CPU接电容C1的传输SATA信号或PCIe的Lane用作传输SATA信号且经电容C1和SATA信号传输线连接SATA连接器A或M.2接口C，第四触点和第五触点配合上件电容C4,CPU接电容C4传输SATA信号或PCIe信号的Lane用作传输SATA信号，并经电容C4和SATA信号传输线连接SATA连接器B或M.2接口D。
更进一步地，配置SATA控制器时，第四触点和第六触点配合上件电容C5，CPU接电容C5的传输SATA信号或PCIe信号的Lane用作传输PCIe信号并经电容C5和PCIe信号传输线连接SATA控制器接CPU端；
第二触点和第三触点配合上件电容C2，SATA控制器一接硬盘端经SATA信号传输线和电容C2连接SATA连接器A或M.2接口C，第五触点和第七触点配合上件电容C3，SATA控制器另一接硬盘端经SATA信号传输线和电容C3连接SATA连接器B或M.2接口D；
第一触点和第八触点配合上件电容C11，CPU接电容C11的传输SATA信号或PCIe信号的Lane用作传输PCIe信号。
更进一步地，第五触点经SATA信号传输线连接M.2接口B，M.2接口B接支持SATA协议的M.2硬盘；
第二触点经SATA信号传输线连接PCIe switch一切换端口，PCIe switch另一切换端口连接CPU传输PCIe信号的Lane，PCIe switch经传输PCIe或SATA信号的线路连接M.2接口A，M.2接口A接支持PCIe协议和/或SATA协议的M.2硬盘；M.2接口A接仅支持PCIe协议的M.2硬盘，PCIe switch控制M.2接口A连接到接传输PCIe信号的Lane的切换端口，M.2接口A接仅支持SATA协议的M.2硬盘，PCIe switch控制M.2接口A连接到接SATA信号传输线的切换端口。
更进一步地，第二触点和第五触点经SATA信号传输线分别连接于一PCIe switch一切换端口，两PCIe switch另一切换端口分别连接CPU传输PCIe信号的Lane；两PCIeswitch分别经传输PCIe或SATA信号的线路连接M.2接口，两M.2接口均接支持PCIe协议和/或SATA协议的M.2硬盘；一M.2接口接支持PCIe协议的M.2硬盘，PCIe switch控制该M.2接口连接到接传输PCIe信号的Lane的切换端口，一M.2接口接支持SATA协议的M.2硬盘，PCIeswitch控制该M.2接口连接到接SATA信号传输线的切换端口。
更进一步地，未配置SATA控制器时，第一触点和第二触点配合上件电容C6，CPU传输SATA信号的Lane经电容C6和SATA信号传输线连接PCIe switch一切换端口；
第四触点和第五触点配合上件电容C9,CPU传输SATA信号或PCIe信号的Lane用作传输SATA信号，并经电容C9接SATA信号传输线。
更进一步地，配置SATA控制器时，第四触点和第六触点配合上件电容C10，CPU传输SATA信号或PCIe信号的Lane用作传输PCIe信号并经电容C10和PCIe信号传输线连接SATA控制器接CPU端；
第二触点和第三触点配合上件电容C7，SATA控制器一接硬盘端经SATA信号传输线和电容C7连接PCIe switch一切换端口，第五触点和第七触点配合上件电容C8，SATA控制器另一接硬盘端经SATA信号传输线接电容C8；
第一触点和第八触点配合上件电容C11，CPU接电容C11的传输SATA信号或PCIe信号的Lane用作传输PCIe信号。
更进一步地，M.2接口A经多带宽的PCIe信号传输线连接CPU。
更进一步地，两M.2接口经多带宽的PCIe信号传输线连接CPU。
本发明实施例提供的上述技术方案与现有技术相比具有如下优点：
配置若干传输SATA信号、传输PCIe信号和传输SATA信号或PCIe信号Lane的CPU；CPU通过一传输SATA信号或PCIe信号的Lane接第一触点，第一触点与第二触点配合可控上件电容，第二触点经SATA信号传输线直接或间接连接一SATA硬盘的连接器，第一触点与第八触点配合可控上件电容，第八触点接PCIe信号传输线；第二触点与第三触点配合可控上件电容，第三触点经SATA信号传输线连接一SATA控制器的一接硬盘端；CPU通过一传输SATA信号或PCIe信号的Lane接第四触点，第四触点与第五触点配合可控上件电容，第五触点经SATA信号传输线直接或间接连接另一SATA硬盘的连接器；第四触点与第六触点配合可控上件电容，第六触点经PCIe信号传输线连接SATA控制器接CPU端，SATA控制器的另一接硬盘端经SATA信号传输线连接第七触点，第七触点与第五触点配合可控上件电容。
本发明将CPU的Lane能支持SATA信号或PCIe信号的特征与利用第一触点至第八触点八个触点控制电容的上件位置以接通不同信号传输线路的特征结合，使得无论选择CPU连接硬盘的Colay设计两种方案中的哪一种，CPU提供的Lane能够均不被闲置，充分利用CPU所提供的Lane。对于采用相同规格的CPU的设备，应用本发明后，能够支持更多的PCIe设备，增强产品的竞争力。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有CPU连接硬盘的Colay设计示意图；
图2为本发明实施例提供的一种CPU连接硬盘的Colay设计结构的示意图；
图3为本发明实施例提供一种CPU连接硬盘的Colay设计结构用于接两适配SATA连接器支持SATA协议的SATA硬盘的示意图；
图4为本发明实施例提供一种CPU连接硬盘的Colay设计结构用于接两适配M.2接口支持SATA协议M.2硬盘的示意图；
图5为本发明实施例提供一种CPU连接硬盘的Colay设计结构用于接一个适配M.2接口支持SATA和/或PCIe协议M.2硬盘和接一适配M.2接口支持SATA协议M.2硬盘的示意图；
图6为图5为本发明实施例提供一种CPU连接硬盘的Colay设计结构用于接两适配M.2接口支持SATA和/或PCIe协议M.2硬盘的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
实施例1
参阅图2所示，本发明实施例提供一种CPU连接硬盘的Colay设计结构，包括：配置若干Lane的CPU，其中，CPU的Lane配置传输SATA信号、传输PCIe信号和传输SATA信号或PCIe信号。具体的，通过BIOS固件配置CPU的各个Lane的功能。
CPU通过一传输SATA信号或PCIe信号的Lane接第一触点，第一触点与第二触点配合可控上件电容，第二触点经SATA信号传输线直接或间接连接一SATA硬盘的连接器，第一触点与第八触点配合可控上件电容，第八触点接PCIe信号传输线；第二触点与第三触点配合可控上件电容，第三触点经SATA信号传输线连接一SATA控制器的一接硬盘端。
CPU通过一传输SATA信号或PCIe信号的Lane接第四触点，第四触点与第五触点配合可控上件电容，第五触点经SATA信号传输线直接或间接连接另一SATA硬盘的连接器；第四触点与第六触点配合可控上件电容，第六触点经PCIe信号传输线连接SATA控制器接CPU端，SATA控制器的另一接硬盘端经SATA信号传输线连接第七触点，第七触点与第五触点配合可控上件电容。
实施例2
结合参阅图3和图4所示，实施例2中，第五触点经SATA信号传输线连接SATA连接器B或M.2接口D，第二触点经SATA信号传输线连接SATA连接器A或M.2接口C。实施例2用于支持SATA协议的硬盘，若支持SATA协议的硬盘采用适配SATA连接器的连接方式时，第五触点经SATA信号传输线连接SATA连接器B，第二触点经SATA信号传输线连接SATA连接器A，若支持SATA协议的硬盘采用适配M.2接口的连接方式时，第五触点经SATA信号传输线连接M.2接口D，第二触点经SATA信号传输线连接M.2接口C。
实施例2中，未配置SATA控制器时，第一触点和第二触点配合上件电容C1，CPU接电容C1的传输SATA信号或PCIe的Lane用作传输SATA信号且经电容C1和SATA信号传输线连接SATA连接器A或M.2接口C，第四触点和第五触点配合上件电容C4,CPU接电容C4传输SATA信号或PCIe信号的Lane用作传输SATA信号，并经电容C4和SATA信号传输线连接SATA连接器B或M.2接口D。
实施例2中，配置SATA控制器时，第四触点和第六触点配合上件电容C5，CPU接电容C5的传输SATA信号或PCIe信号的Lane用作传输PCIe信号并经电容C5和PCIe信号传输线连接SATA控制器接CPU端；
第二触点和第三触点配合上件电容C2，SATA控制器一接硬盘端经SATA信号传输线和电容C2连接SATA连接器A或M.2接口C，第五触点和第七触点配合上件电容C3，SATA控制器另一接硬盘端经SATA信号传输线和电容C3连接SATA连接器B或M.2接口D；
第一触点和第八触点配合上件电容C11，CPU接电容C11的传输SATA信号或PCIe信号的Lane用作传输PCIe信号，第八触点可接PCIe设备。
实施例3
参阅图5所示，实施例3中，第五触点经SATA信号传输线连接M.2接口B，M.2接口B接支持SATA协议的M.2硬盘。
第二触点经SATA信号传输线连接PCIe switch一切换端口，PCIe switch另一切换端口连接CPU传输PCIe信号的Lane，PCIe switch经传输PCIe或SATA信号的线路连接M.2接口A，M.2接口A接支持PCIe协议和/或SATA协议的M.2硬盘。M.2接口A接仅支持PCIe协议的M.2硬盘，PCIe switch控制M.2接口A连接到接传输PCIe信号的Lane的切换端口，M.2接口A接仅支持SATA协议的M.2硬盘，PCIe switch控制M.2接口A连接到接SATA信号传输线的切换端口。M.2接口A接既支持SATA协议又支持PCIe协议的M.2硬盘，PCIe switch控制与其连接的M.2接口A连接任意切换端口。M.2接口A经多带宽的PCIe信号传输线连接CPU，用于支持PCIe外设。
实施例3中，未配置SATA控制器时，第一触点和第二触点配合上件电容C6，CPU传输SATA信号的Lane经电容C6和SATA信号传输线连接PCIe switch一切换端口。
第四触点和第五触点配合上件电容C9,CPU传输SATA信号或PCIe信号的Lane用作传输SATA信号，并经电容C9和SATA信号传输线连接M.2接口B。
实施例3中，配置SATA控制器时，第四触点和第六触点配合上件电容C10，CPU传输SATA信号或PCIe信号的Lane用作传输PCIe信号并经电容C10和PCIe信号传输线连接SATA控制器接CPU端。
第二触点和第三触点配合上件电容C7，SATA控制器一接硬盘端经SATA信号传输线和电容C7连接PCIe switch一切换端口，第五触点和第七触点配合上件电容C8，SATA控制器另一接硬盘端经SATA信号传输线和电容C8连M.2接口B。
第一触点和第八触点配合上件电容C11，CPU接电容C11的传输SATA信号或PCIe信号的Lane用作传输PCIe信号，第八触点可接PCIe设备。
实施例4
参阅图6所示，实施例4中，第二触点和第五触点经SATA信号传输线分别连接于一PCIe switch一切换端口，两PCIe switch另一切换端口分别连接CPU传输PCIe信号的Lane；两PCIe switch分别经传输PCIe或SATA信号的线路连接M.2接口，两M.2接口均接支持PCIe协议和/或SATA协议的M.2硬盘；一M.2接口接仅支持PCIe协议的M.2硬盘，PCIe switch控制该M.2接口连接到接传输PCIe信号的Lane的切换端口，一M.2接口接仅支持SATA协议的M.2硬盘，PCIe switch控制该M.2接口连接到接SATA信号传输线的切换端口，M.2接口接既支持SATA协议又支持PCIe协议的M.2硬盘，两PCIe switch控制与其相连的M.2接口连接其自身任意切换端口。两M.2接口经多带宽的PCIe信号传输线连接CPU，用于支持PCIe外设。
实施例4中，未配置SATA控制器时，第一触点和第二触点配合上件电容C6，CPU传输SATA信号的Lane经电容C6和SATA信号传输线连接PCIe switch一切换端口。第四触点和第五触点配合上件电容C9,CPU传输SATA信号或PCIe信号的Lane用作传输SATA信号，并经电容C9和SATA信号传输线连接另一PCIe switch一切换端口。
实施例4中，配置SATA控制器时，第四触点和第六触点配合上件电容C10，CPU传输SATA信号或PCIe信号的Lane用作传输PCIe信号并经电容C10和PCIe信号传输线连接SATA控制器接CPU端。
第二触点和第三触点配合上件电容C7，SATA控制器一接硬盘端经SATA信号传输线和电容C7连接PCIe switch一切换端口，第五触点和第七触点配合上件电容C8，SATA控制器另一接硬盘端经SATA信号传输线和电容C8连PCIe switch一切换端口。
第一触点和第八触点配合上件电容C11，CPU接电容C11的传输SATA信号或PCIe信号的Lane用作传输PCIe信号，第八触点可接PCIe设备。
在本发明所提供的实施例中，应该理解到，所揭露的结构，可以通过其它的方式实现。例如，以上所描述的结构实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，结构或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种CPU连接硬盘的Colay设计结构，其特征在于，包括：配置若干Lane的CPU，其中，CPU的Lane配置传输SATA信号、传输PCIe信号和传输SATA信号或PCIe信号；
CPU通过一传输SATA信号或PCIe信号的Lane接第一触点，第一触点与第二触点配合可控上件电容，第二触点经SATA信号传输线直接或间接连接一SATA硬盘的连接器，第一触点与第八触点配合可控上件电容，第八触点接PCIe信号传输线；第二触点与第三触点配合可控上件电容，第三触点经SATA信号传输线连接一SATA控制器的一接硬盘端；
CPU通过一传输SATA信号或PCIe信号的Lane接第四触点，第四触点与第五触点配合可控上件电容，第五触点经SATA信号传输线直接或间接连接另一SATA硬盘的连接器；第四触点与第六触点配合可控上件电容，第六触点经PCIe信号传输线连接SATA控制器接CPU端，SATA控制器的另一接硬盘端经SATA信号传输线连接第七触点，第七触点与第五触点配合可控上件电容。
2.根据权利要求1所述的CPU连接硬盘的Colay设计结构，其特征在于，第五触点经SATA信号传输线连接SATA连接器B或M.2接口D，第二触点经SATA信号传输线连接SATA连接器A或M.2接口C。
3.根据权利要求2所述的CPU连接硬盘的Colay设计结构，其特征在于，未配置SATA控制器时，第一触点和第二触点配合上件电容C1，CPU接电容C1的传输SATA信号或PCIe的Lane用作传输SATA信号且经电容C1和SATA信号传输线连接SATA连接器A或M.2接口C，第四触点和第五触点配合上件电容C4,CPU接电容C4传输SATA信号或PCIe信号的Lane用作传输SATA信号，并经电容C4和SATA信号传输线连接SATA连接器B或M.2接口D。
4.根据权利要求2所述的CPU连接硬盘的Colay设计结构，其特征在于，配置SATA控制器时，第四触点和第六触点配合上件电容C5，CPU接电容C5的传输SATA信号或PCIe信号的Lane用作传输PCIe信号并经电容C5和PCIe信号传输线连接SATA控制器接CPU端；
第二触点和第三触点配合上件电容C2，SATA控制器一接硬盘端经SATA信号传输线和电容C2连接SATA连接器A或M.2接口C，第五触点和第七触点配合上件电容C3，SATA控制器另一接硬盘端经SATA信号传输线和电容C3连接SATA连接器B或M.2接口D；
第一触点和第八触点配合上件电容C11，CPU接电容C11的传输SATA信号或PCIe信号的Lane用作传输PCIe信号。
5.根据权利要求1所述的CPU连接硬盘的Colay设计结构，其特征在于，第五触点经SATA信号传输线连接M.2接口B，M.2接口接B连接支持SATA协议的M.2硬盘；
第二触点经SATA信号传输线连接PCIe switch一切换端口，PCIe switch另一切换端口连接CPU传输PCIe信号的Lane，PCIe switch经传输PCIe或SATA信号的线路连接M.2接口A，M.2接口A接支持PCIe协议和/或SATA协议的M.2硬盘；M.2接口A接仅支持PCIe协议的M.2硬盘，PCIe switch控制M.2接口A连接到接传输PCIe信号的Lane的切换端口，M.2接口A接仅支持SATA协议的M.2硬盘，PCIe switch控制M.2接口A连接到接SATA信号传输线的切换端口。
6.根据权利要求1所述的CPU连接硬盘的Colay设计结构，其特征在于，第二触点和第五触点经SATA信号传输线分别连接于一PCIe switch一切换端口，两PCIe switch另一切换端口分别连接CPU传输PCIe信号的Lane；两PCIe switch分别经传输PCIe或SATA信号的线路连接M.2接口，两M.2接口均接支持PCIe协议和/或SATA协议的M.2硬盘；M.2接口接支持PCIe协议的M.2硬盘，PCIe switch控制M.2接口连接到接传输PCIe信号的Lane的切换端口，M.2接口接支持SATA协议的M.2硬盘，PCIe switch控制M.2接口连接到接SATA信号传输线的切换端口。
7.根据权利要求5或6所述的CPU连接硬盘的Colay设计结构，其特征在于，未配置SATA控制器时，第一触点和第二触点配合上件电容C6，CPU传输SATA信号的Lane经电容C6和SATA信号传输线连接PCIe switch一切换端口；
第四触点和第五触点配合上件电容C9,CPU传输SATA信号或PCIe信号的Lane用作传输SATA信号，并经电容C9接SATA信号传输线。
8.根据权利要求5或6所述的CPU连接硬盘的Colay设计结构，其特征在于，配置SATA控制器时，第四触点和第六触点配合上件电容C10，CPU传输SATA信号或PCIe信号的Lane用作传输PCIe信号并经电容C10和PCIe信号传输线连接SATA控制器接CPU端；
第二触点和第三触点配合上件电容C7，SATA控制器一接硬盘端经SATA信号传输线和电容C7连接PCIe switch一切换端口，第五触点和第七触点配合上件电容C8，SATA控制器另一接硬盘端经SATA信号传输线接电容C8；
第一触点和第八触点配合上件电容C11，CPU接电容C11的传输SATA信号或PCIe信号的Lane用作传输PCIe信号。
9.根据权利要求5所述的CPU连接硬盘的Colay设计结构，其特征在于，M.2接口A经多带宽的PCIe信号传输线连接CPU。
10.根据权利要求6所述的CPU连接硬盘的Colay设计结构，其特征在于，两M.2接口经多带宽的PCIe信号传输线连接CPU。
CN202210461901.5A 2022-04-28 2022-04-28 一种CPU连接硬盘的Colay设计结构 Active CN114896916B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210461901.5A CN114896916B (zh) 2022-04-28 2022-04-28 一种CPU连接硬盘的Colay设计结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210461901.5A CN114896916B (zh) 2022-04-28 2022-04-28 一种CPU连接硬盘的Colay设计结构

Publications (2)

Publication Number Publication Date
CN114896916A CN114896916A (zh) 2022-08-12
CN114896916B true CN114896916B (zh) 2024-01-16

Family

ID=82719053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210461901.5A Active CN114896916B (zh) 2022-04-28 2022-04-28 一种CPU连接硬盘的Colay设计结构

Country Status (1)

Country Link
CN (1) CN114896916B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107729277A (zh) * 2017-09-29 2018-02-23 郑州云海信息技术有限公司 一种多功能复用高速信号co‑lay走线结构及走线方法
CN112559408A (zh) * 2020-12-03 2021-03-26 山东云海国创云计算装备产业创新中心有限公司 一种主板及其信号转接系统
CN114126230A (zh) * 2021-11-26 2022-03-01 浪潮电子信息产业股份有限公司 一种pcb板的兼容布线方法及相关装置
CN114385527A (zh) * 2021-12-31 2022-04-22 南京微智新科技有限公司 硬盘兼容平台、主板及控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107729277A (zh) * 2017-09-29 2018-02-23 郑州云海信息技术有限公司 一种多功能复用高速信号co‑lay走线结构及走线方法
CN112559408A (zh) * 2020-12-03 2021-03-26 山东云海国创云计算装备产业创新中心有限公司 一种主板及其信号转接系统
CN114126230A (zh) * 2021-11-26 2022-03-01 浪潮电子信息产业股份有限公司 一种pcb板的兼容布线方法及相关装置
CN114385527A (zh) * 2021-12-31 2022-04-22 南京微智新科技有限公司 硬盘兼容平台、主板及控制方法

Also Published As

Publication number Publication date
CN114896916A (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
EP1684186B1 (en) Dual PCI-X/PCI-E card
US7003563B2 (en) Remote management system for multiple servers
CN100561455C (zh) 高速差分信号传输硬件架构
US20060009048A1 (en) Expansible interface for modularized printed circuit boards
CN102724093B (zh) 一种atca机框及其ipmb连接方法
CN106855847B (zh) 多插槽的插入式卡
CN108287803A (zh) 一种ocp接口的pcie扩展装置
CN112463702B (zh) 一种级联背板的cpld i2c通道地址分配方法及系统
US6122695A (en) Device for terminating a processor bus
CN103294423A (zh) 包括信号发射电路的芯片、芯片间通信系统及其配置方法
CN110554983A (zh) 交换电路板
CN114428756B (zh) Usb装置、usb缆线及其usb中继器
CN114896916B (zh) 一种CPU连接硬盘的Colay设计结构
JP2013084266A (ja) サーバー及びそのシリアルインタフェース切換回路
US6675250B1 (en) Fault tolerant communications using a universal serial bus
CN101599050A (zh) 可适配的pci-e控制器核及其方法
CN109510750B (zh) 一种电路板、服务器以及服务器网络
US5987546A (en) Multiple long bus architecture having a non-terminal termination arrangement
CN115905096A (zh) 基于spi的数据通信系统及方法
CN211349344U (zh) 一种主机板及服务器
CN113051209A (zh) 一种电子设备、电子设备的通信方法
CN114153784A (zh) 一种upi信号互联装置及n路服务器
US6754729B1 (en) Internally connected network interface cards for clustered processing
CN217880301U (zh) 数据背板
JP2000200121A (ja) デ―タ処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant