CN111459854B - 安全数字卡的方法、闪存控制器以及电子装置 - Google Patents

安全数字卡的方法、闪存控制器以及电子装置 Download PDF

Info

Publication number
CN111459854B
CN111459854B CN201910111509.6A CN201910111509A CN111459854B CN 111459854 B CN111459854 B CN 111459854B CN 201910111509 A CN201910111509 A CN 201910111509A CN 111459854 B CN111459854 B CN 111459854B
Authority
CN
China
Prior art keywords
mode
secure digital
digital card
electronic device
external signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910111509.6A
Other languages
English (en)
Other versions
CN111459854A (zh
Inventor
谢兆魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to CN202310440530.7A priority Critical patent/CN116450549A/zh
Publication of CN111459854A publication Critical patent/CN111459854A/zh
Application granted granted Critical
Publication of CN111459854B publication Critical patent/CN111459854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Abstract

本发明公开了安全数字卡的方法、闪存控制器以及电子装置，尤其关于一种控制安全数字卡的数据传输模式的方法，所述安全数字卡至少操作于SD模式，方法包括：从电子装置通过一接脚VDD1发送第一电源信号至安全数字卡，令安全数字卡进入初始化状态；以及通过一接脚VDD2与一接脚VDD3的其中一个，发送一第二电源信号至所述安全数字卡，控制所述安全数字卡进入一PCIe模式的一连接状态，所述第二电源信号的一电压电平低于所述第一电源信号的一电压电平。本发明能避免所述记忆卡装置于不同数据传输模式切换时由于信号电平实际电压的不同所造成的电路损伤，及/或能够令记忆卡装置与作为主机端的电子装置之间的数据传输采用传输速率较快的传输模式，以提升传输速率。

Description

安全数字卡的方法、闪存控制器以及电子装置
技术领域
本发明是关于一种控制记忆卡装置的数据传输模式的机制，特别涉及一种控制一安全数字卡的数据传输模式的方法及电子装置。
背景技术
一般来说，市面上不同厂商所设计、生产制造或贩卖的记忆卡装置的类型有所不同，类型不同的记忆卡装置可能有不同个数的信号接脚以及所支持的数据传输模式也可能不相同，而不同数据传输模式所对应采用的输入/输出通信接口标准所规定的逻辑信号电平的实际电压值以及电源供应电平的电压值也并不相同，因此，当一记忆卡装置连接上一主机端时，如果主机端与记忆卡装置所支持的数据传输模式不相同时，则可能会造成电路损伤。
发明内容
因此，本发明的目的的一在于提出一种用以控制一安全数字卡的数据传输模式的方法、对应的电子装置、使用于一安全数字卡的方法以及安全数字卡的一闪存控制器，以解决现有技术的难题。
根据本发明的实施例，其公开一种用以控制一安全数字卡的一数据传输模式的方法，作为一主机端的一电子装置具有一第一外部信号端口，所述安全数字卡至少可操作于一SD模式并具有一第二外部信号端口，所述安全数字卡用以通过所述第一外部信号端口与所述第二外部信号端口耦接于所述电子装置，以及所述方法包括：从作为所述主机端的所述电子装置，通过所述第一外部信号端口与所述第二外部信号端口的一接脚VDD1，发送对应于所述SD模式的一第一电源信号至所述安全数字卡，控制所述安全数字卡进入一初始化状态；以及从所述电子装置，通过所述第二外部信号端口的一接脚VDD2与一接脚VDD3的其中一个，发送一第二电源信号至所述安全数字卡，控制所述安全数字卡进入一PCIe模式的一连接状态，所述第二电源信号的一电压电平低于所述第一电源信号的一电压电平；其中所述安全数字卡的所述SD模式所采用的一UHS-I输入/输出通信接口标准的用于作为数据线的多个接脚是被所述PCIe模式所采用的一PCIe通道与一NVMe协议的另一输入/输出通信接口标准所共享，所述SD模式的用于作为数据线的所述多个接脚包括有接脚编号为1、7、8、9的多个接脚。
根据本发明的实施例，另公开一种电子装置，电子装置用以耦接至一安全数字卡并可控制所述安全数字卡的一数据传输模式，所述电子装置位于一主机端并具有一第一外部信号端口，所述安全数字卡至少可操作于一SD模式并具有一第二外部信号端口，以及所述电子装置包括所述第一外部信号端口、一驱动电路以及一处理器，所述第一外部信号端口具有多个接脚用以耦接至所述安全数字卡的所述第二外部信号端口的多个接脚，驱动电路耦接至所述第一外部信号端口。所述处理器，耦接至所述驱动电路，并用以：控制所述驱动电路从所述电子装置通过所述第一外部信号端口与所述第二外部信号端口的一接脚VDD1，发送对应于所述SD模式的一第一电源信号至所述安全数字卡，控制所述安全数字卡进入一初始化状态；以及从所述电子装置，通过所述第二外部信号端口的一接脚VDD2与一接脚VDD3的其中一个，发送一第二电源信号至所述安全数字卡，控制所述安全数字卡进入一PCIe模式的一连接状态，所述第二电源信号的一电压电平低于所述第一电源信号的一电压电平；其中所述安全数字卡的所述SD模式所采用的一UHS-I输入/输出通信接口标准的用于作为数据线的多个接脚是被所述PCIe模式所采用的一PCIe通道与一NVMe协议的另一输入/输出通信接口标准所共享，所述SD模式的用于作为数据线的所述多个接脚包括有接脚编号为1、7、8、9的多个接脚。
根据本发明的实施例，另公开一种用以控制一安全数字卡的一数据传输模式的方法，作为一主机端的一电子装置具有一第一外部信号端口，所述安全数字卡至少可操作于一SD模式并具有一第二外部信号端口，所述安全数字卡用以通过所述第一外部信号端口与所述第二外部信号端口耦接于所述电子装置，以及所述方法包括：从作为所述主机端的所述电子装置，通过所述第一外部信号端口与所述第二外部信号端口的一接脚VDD1，发送对应于所述SD模式的一第一电源信号至所述安全数字卡，控制所述安全数字卡进入一初始化状态；从所述电子装置通过所述SD模式所采用的一接脚CMD发送所述SD模式所对应的一命令CMD0至所述安全数字卡或是通过所述SD模式所采用的一接脚CLK发送所述SD模式所对应的一特定时脉SDCLK至所述安全数字卡，控制并令所述安全数字卡从所述初始化状态进入所述SD模式并操作于所述SD模式；从所述电子装置通过所述接脚CMD发送一命令CMD8至所述安全数字卡以询问所述安全数字卡是否支持一PCIe模式；如果所述安全数字卡响应不支持所述PCIe模式，则令所述安全数字卡维持于所述SD模式；以及如果所述安全数字卡响应支持所述PCIe模式，则从所述电子装置通过所述第二外部信号端口的一接脚VDD2与一接脚VDD3的其中一个，发送一第二电源信号至所述安全数字卡，控制所述安全数字卡进入一PCIe模式的一连接状态，所述第二电源信号的一电压电平低于所述第一电源信号的一电压电平；其中所述安全数字卡的所述SD模式所采用的一UHS-I输入/输出通信接口标准的用于作为数据线的多个接脚是被所述PCIe模式所采用的一PCIe通道与一NVMe协议的另一输入/输出通信接口标准所共享，所述SD模式的用于作为数据线的所述多个接脚包括有接脚编号为1、7、8、9的多个接脚。
根据本发明的实施例，另公开一种电子装置，电子装置用以耦接至一安全数字卡并可用以控制所述安全数字卡的一数据传输模式，所述电子装置位于一主机端并具有一第一外部信号端口，所述安全数字卡至少可操作于一SD模式并具有一第二外部信号端口，以及所述电子装置包括所述第一外部信号端口、一驱动电路以及一处理器，所述第一外部信号端口具有多个接脚用以耦接至所述安全数字卡的所述第二外部信号端口的多个接脚，驱动电路耦接至所述第一外部信号端口。处理器耦接至所述驱动电路，并用以：控制所述驱动电路从所述电子装置通过所述第一外部信号端口与所述第二外部信号端口的一接脚VDD1，发送对应于所述SD模式的一第一电源信号至所述安全数字卡，控制所述安全数字卡进入一初始化状态；所述处理器控制所述驱动电路从所述电子装置通过所述SD模式所采用的所述接脚CMD发送所述SD模式所对应的一命令CMD0至所述安全数字卡或是通过所述SD模式所采用的一接脚CLK发送所述SD模式所对应的一特定时脉SDCLK至所述安全数字卡，控制所述安全数字卡从所述初始化状态进入所述SD模式并操作于所述SD模式；所述处理器控制所述驱动电路从所述电子装置通过所述接脚CMD发送一命令CMD8至所述安全数字卡以询问所述安全数字卡是否支持一PCIe模式；如果所述安全数字卡响应不支持所述PCIe模式，则所述处理器令所述安全数字卡维持于所述SD模式；以及如果所述安全数字卡响应支持所述PCIe模式，则所述处理器控制所述驱动电路从所述电子装置通过所述第二外部信号端口的一接脚VDD2与一接脚VDD3的其中一个，发送一第二电源信号至所述安全数字卡，控制所述安全数字卡进入一PCIe模式的一连接状态，所述第二电源信号的一电压电平低于所述第一电源信号的一电压电平；其中所述安全数字卡的所述SD模式所采用的一UHS-I输入/输出通信接口标准的用于作为数据线的多个接脚是被所述PCIe模式所采用的一PCIe通道与一NVMe协议的另一输入/输出通信接口标准所共享，所述SD模式的用于作为数据线的所述多个接脚包括有接脚编号为1、7、8、9的多个接脚。
根据本发明的实施例，另公开一种使用于一安全数字卡的方法，作为一主机端的一电子装置具有一第一外部信号端口，所述安全数字卡至少可操作于一SD模式并具有一第二外部信号端口，所述安全数字卡用以通过所述第一外部信号端口与所述第二外部信号端口耦接于所述电子装置，以及所述方法包括：接收从所述电子装置通过所述第一外部信号端口与所述第二外部信号端口的一接脚VDD1所发送对应于所述SD模式的一第一电源信号，以进入一初始化状态；以及接收从所述电子装置通过所述第二外部信号端口的一接脚VDD2与一接脚VDD3的其中一个所发送的一第二电源信号，以进入一PCIe模式的一连接状态，所述第二电源信号的一电压电平低于所述第一电源信号的一电压电平；其中所述安全数字卡的所述SD模式所采用的一UHS-I输入/输出通信接口标准的用于作为数据线的多个接脚是被所述PCIe模式所采用的一PCIe通道与一NVMe协议的另一输入/输出通信接口标准所共享，所述SD模式的用于作为数据线的所述多个接脚包括有接脚编号为1、7、8、9的多个接脚。
根据本发明的实施例，另公开一种安全数字卡的一闪存控制器，所述安全数字卡用以耦接至一电子装置，所述电子装置位于一主机端并具有一第一外部信号端口，所述安全数字卡至少可操作于一SD模式并具有一第二外部信号端口，所述第二外部信号端口具有多个接脚用以耦接至所述电子装置的所述第一外部信号端口的多个接脚，所述安全数字卡还包括一闪存，以及所述闪存控制器用以耦接于所述闪存与所述第二外部信号端口之间并包括有一缓存器与一处理电路。缓存器用以暂存所述闪存的信息。处理电路耦接于所述缓存器，用以接收从所述电子装置通过所述第一外部信号端口与所述第二外部信号端口的一接脚VDD1所发送的对应于所述SD模式的一第一电源信号，令所述安全数字卡进入一初始化状态；以及所述处理电路用以接收从所述电子装置通过所述第二外部信号端口的一接脚VDD2与一接脚VDD3的其中一个所发送的一第二电源信号，令所述安全数字卡进入一PCIe模式的一连接状态，所述第二电源信号的一电压电平低于所述第一电源信号的一电压电平；其中所述安全数字卡的所述SD模式所采用的一UHS-I输入/输出通信接口标准的用于作为数据线的多个接脚是被所述PCIe模式所采用的一PCIe通道与一NVMe协议的另一输入/输出通信接口标准所共享，所述SD模式的用于作为数据线的所述多个接脚包括有接脚编号为1、7、8、9的多个接脚。
根据本发明的实施例，另公开一种使用于一安全数字卡的方法，作为一主机端的一电子装置具有一第一外部信号端口，所述安全数字卡至少可操作于一SD模式并具有一第二外部信号端口，所述安全数字卡用以通过所述第一外部信号端口与所述第二外部信号端口耦接于所述电子装置，以及所述方法包括：接收从所述电子装置通过所述第一外部信号端口与所述第二外部信号端口的一接脚VDD1所发送对应于所述SD模式的一第一电源信号至所述安全数字卡，以进入一初始化状态；接收从所述电子装置通过所述SD模式所采用的一接脚CMD所发送的所述SD模式所对应的一命令CMD0或是通过所述SD模式所采用的一接脚CLK发送所述SD模式所对应的一特定时脉SDCLK，以从所述初始化状态进入所述SD模式并操作于所述SD模式；接收从所述电子装置通过所述接脚CMD所发送的一命令CMD8，其中所述命令CMD8用以询问所述安全数字卡是否支持一PCIe模式；如果不支持所述PCIe模式，则响应所述电子装置所述安全数字卡不支持所述PCIe模式并令维持于所述SD模式；以及如果支持所述PCIe模式，则响应所述电子装置所述安全数字卡支持所述PCIe模式，并接着接收从所述电子装置通过所述第二外部信号端口的一接脚VDD2与一接脚VDD3的其中一个所发送的一第二电源信号，以进入一PCIe模式的一连接状态，所述第二电源信号的一电压电平低于所述第一电源信号的一电压电平；其中所述安全数字卡的所述SD模式所采用的一UHS-I输入/输出通信接口标准的用于作为数据线的多个接脚是被所述PCIe模式所采用的一PCIe通道与一NVMe协议的另一输入/输出通信接口标准所共享，所述SD模式的用于作为数据线的所述多个接脚包括有接脚编号为1、7、8、9的多个接脚。
根据本发明的实施例，另公开一种安全数字卡的一闪存控制器，所述安全数字卡用以耦接至一电子装置，所述电子装置位于一主机端并具有一第一外部信号端口，所述安全数字卡至少可操作于一SD模式并具有一第二外部信号端口，所述第二外部信号端口具有多个接脚用以耦接至所述电子装置的所述第一外部信号端口的多个接脚，所述安全数字卡还包括一闪存，以及所述闪存控制器用以耦接于所述闪存与所述第二外部信号端口之间并包括有一缓存器与一处理电路。缓存器用以暂存所述闪存的信息。处理电路耦接于所述缓存器，处理电路用以接收从所述电子装置通过所述第一外部信号端口与所述第二外部信号端口的一接脚VDD1所发送的对应于所述SD模式的一第一电源信号，令所述安全数字卡进入一初始化状态；处理电路用以接收从所述电子装置通过所述SD模式所采用的所述接脚CMD所发送的所述SD模式所对应的一命令CMD0或是通过所述SD模式所采用的一接脚CLK所发送所述SD模式所对应的一特定时脉SDCLK，令所述安全数字卡从所述初始化状态进入所述SD模式并操作于所述SD模式；处理电路用以接收从所述电子装置通过所述接脚CMD所发送的一命令CMD8，其中所述命令CMD8用以询问所述安全数字卡是否支持一PCIe模式；如果所述安全数字卡不支持所述PCIe模式，则所述处理电路响应所述电子装置所述安全数字卡不支持所述PCIe模式并令所述安全数字卡维持于所述SD模式；以及如果所述安全数字卡支持所述PCIe模式，则所述处理电路响应所述电子装置所述安全数字卡支持所述PCIe模式，并接着接收从所述电子装置通过所述第二外部信号端口的一接脚VDD2与一接脚VDD3的其中一个所发送的一第二电源信号，令所述安全数字卡进入一PCIe模式的一连接状态，所述第二电源信号的一电压电平低于所述第一电源信号的一电压电平；其中所述安全数字卡的所述SD模式所采用的一UHS-I输入/输出通信接口标准的用于作为数据线的多个接脚是被所述PCIe模式所采用的一PCIe通道与一NVMe协议的另一输入/输出通信接口标准所共享，所述SD模式的用于作为数据线的所述多个接脚包括有接脚编号为1、7、8、9的多个接脚。
附图说明
图1是本发明第一实施例的控制一记忆卡装置的数据传输模式的方法流程示意图。
图2是本发明第二实施例的控制一记忆卡装置的数据传输模式的方法流程示意图。
图3是具有不同接脚数目的不同记忆卡装置的背面示意图。
图4是本发明的实施例的记忆卡装置的数据传输模式的状态切换示意图。
图5是本发明实施例方法所实现的记忆卡装置及电子装置的方块示意图。
图6是图5所示的主机端的电子装置直接控制记忆卡从初始化状态进入到PCIe模式的部分接脚的信号范例示意图。
其中，附图标记说明如下：
105～155、205～240              步骤
400                            记忆卡
405                            电子装置
410                            闪存
415                            缓存器
416                            处理电路
420                            闪存控制器
4001、4055                      外部信号端口
4051                           记忆卡驱动电路
4053                           处理器
具体实施方式
本发明旨在于公开一种具有不同数据传输模式的一记忆卡装置的机制，所述不同数据传输模式例如是一安全数字卡(Secure digital Memory Card)所支持的数据传输模式为安全数字模式(以下简称SD模式)以及同时支持PCIe(Peripheral ComponentInterconnect Express)通道与NVMe协议(NVM Express protocol)的PCIe模式，也就是说，所述PCIe模式采用底层为PCIe接口而上层是NVMe协议来实现，也可被称为PCIe/NVMe模式，所述不同数据传输模式会共享记忆卡装置的一外部通信信号端口的至少一信号接脚；此外，本发明会保护并避免所述记忆卡装置于不同数据传输模式切换时由于信号电平实际电压的不同所造成的电路损伤，及/或能够令记忆卡装置与作为主机端的电子装置之间的数据传输采用传输速率较快的传输模式，以提升传输速率。
目前市面上厂商所生产的一般安全数字卡，其信号端口具有较少个数的接脚，例如仅具有一排的信号接脚，所述安全数字卡所支持的数据传输模式为SD模式，通过SD模式所定义的UHS-I输入/输出通信接口标准来与作为主机端的电子装置进行数据传输通信。
本案所公开一种具有不同数据传输模式的记忆卡装置具有较多个数的接脚，例如具有第一排信号接脚及第二排信号接脚，并且所支持的数据传输接口包括有SD模式所定义的UHS-I输入/输出通信接口标准以及同时支持PCIe接口与NVMe协议的PCIe模式，可通过所定义的不同通信标准来与作为主机端的电子装置进行数据传输通信。此外，作为主机端的电子装置的驱动电路及/或其驱动程序的版本信息也可分为例如支持上述较少个数接脚及SD模式的驱动电路及/或驱动程序以及支持上述较多个数接脚以及PCIe模式的驱动电路及/或驱动程序。
应注意的是，SD模式及PCIe模式在进行数据传输时其所分别采用的输入/输出通信接口标准的信号逻辑电平的实际规范电压值是不同的，致使记忆卡装置可能因为信号逻辑电平的实际规范电压值不同而发生电路损伤。
因此，为了避免发生电路损伤以及同时达到可以更快速地控制记忆卡装置进入其所能够支持的较高数据传输速度的模式，本案也提出了新颖的控制记忆卡装置于SD模式及PCIe模式进行切换的方法。
本发明的实施例的记忆卡装置例如是数字安全卡装置(但不限定)。本案所公开的记忆卡具有两排较多个数的接脚可支持SD模式以及PCIe模式，并可于SD模式或PCIe模式其中任一个模式下运作，本案的记忆卡操作于所述SD模式及所述PCIe模式时会共享一外部通信埠的至少一接脚以和作为主机端的一电子装置进行通信，下面的第一个表格列举了所述SD模式所采用的接脚编号及对应的名称、类型、描述说明，而第二个表格列举了所述PCIe模式所采用
的接脚编号及对应的名称、类型、描述说明：
Figure BDA0001968331760000091
其中S表示电源供给，I表示输入，O表示采用推拉驱动的输出，PP表示采用推拉驱动的输入输出。上述命令均是通过CMD接脚所传输，而所要传输的数据则通过接脚DAT0、DAT1、DAT2及CD/DAT3所传输。
Figure BDA0001968331760000092
Figure BDA0001968331760000101
其中“*”代表保留给将来使用到供应电压3的接脚时使用。所述记忆卡装置分别操作于所述SD模式及所述PCIe模式时所共同使用到的接脚为接脚编号1、7、8、9的接脚(非本案的限制)；应注意，上述说明只是举例并非是本案的限制。本案的方法流程例如应用于作为主机端的电子装置的驱动电路，用以控制记忆卡装置进入并操作于SD模式或PCIe模式，能够避免造成电路损伤以及同时提升数据传输效率。
请参照图1，图1是本发明第一实施例的控制一记忆卡装置的数据传输模式的方法流程示意图。倘若大体上可达到相同的结果，并不需要一定照图1所示的流程中的步骤顺序来进行，且图1所示的步骤不一定要连续进行，也就是说，其他步骤也可插入其中；详细的流程步骤说明于下：
步骤105：开始；
步骤110：作为主机端的一电子装置通过一接脚VDD1从所述电子装置的一驱动电路发送一第一电源信号至所述记忆卡装置，控制并令所述记忆卡装置进入一初始化状态，其中所述初始化状态为虚拟的初始化状态(Pseudo initial state)；
步骤115：从所述电子装置的驱动电路通过一接脚CMD发送所述SD模式所对应的一特定命令(例如命令CMD0)至所述记忆卡装置及/或从所述电子装置的驱动电路通过一接脚CLK发送SD模式所对应的一特定时脉SDCLK至所述记忆卡装置，控制并令所述记忆卡装置从所述初始化状态进入所述SD模式并操作于所述SD模式；
步骤120：从所述电子装置的驱动电路通过所述接脚CMD发送一命令CMD8至所述记忆卡装置以询问所述记忆卡装置是否支持PCIe模式并等待所述记忆卡装置的响应，如果所述记忆卡装置响应支持PCIe模式，则进行步骤125，反之，如果所述记忆卡装置响应不支持PCIe模式，则进行步骤150；
步骤125：从作为所述主机端的所述电子装置的驱动电路通过所述接脚VDD2或VDD3发送或启动对应于所述PCIe模式的一第二电源信号至所述记忆卡装置，控制并令所述记忆卡装置从所述SD模式进入所述PCIe模式的连接状态(Linkup state)；
步骤130：于所述PCIe的所述连接状态中，所述记忆卡装置与所述主机端的电子装置进行通信连接协议并由所述电子装置来判断协议是否成功，如果通信连接成功，则进行步骤135，反之，如果通信连接失败，则进行步骤140；
步骤135：所述电子装置控制所述记忆卡装置操作于所述PCIe模式；
步骤140：所述电子装置决定是否进行重试，如果决定重试，则进行步骤135，反之，如果不重试，则进行步骤145；
步骤145：从所述电子装置的驱动电路通过所述接脚CMD发送所述SD模式所对应的命令CMD0至所述记忆卡装置及/或从所述电子装置的驱动电路通过所述接脚CLK发送SD模式所对应的特定时脉SDCLK至所述记忆卡装置，控制并令所述记忆卡装置从所述PCIe模式的连接状态进入所述SD模式并操作于所述SD模式；
步骤150：维持于所述SD模式；以及
步骤155：结束。
另外，在一实施例，作为主机的电子装置可以决定不要先进入SD模式而是选择于接脚VDD2或接脚VDD3上发送第二电源信号至所述记忆卡装置，尝试先进入PCIe模式。请参照图2，图2是本发明第二实施例的控制一记忆卡装置的数据传输模式的方法流程示意图。倘若大体上可达到相同的结果，并不需要一定照图2所示的流程中的步骤顺序来进行，且图2所示的步骤不一定要连续进行，也就是说，其他步骤也可插入其中；详细的流程步骤说明于下：
步骤205：开始；
步骤210：作为主机端的电子装置通过所述接脚VDD1从所述电子装置的驱动电路发送第一电源信号至所述记忆卡装置，控制并令所述记忆卡装置进入所述虚拟的初始化状态；
步骤215：从作为所述主机端的所述电子装置的驱动电路通过所述接脚VDD2或VDD3发送或启动对应于所述PCIe模式的一第二电源信号至所述记忆卡装置，控制并令所述记忆卡装置从所述SD模式进入所述PCIe模式的连接状态；
步骤220：于所述PCIe的所述连接状态中，所述记忆卡装置与所述主机端的电子装置进行通信连接协议并由所述电子装置来判断协议是否成功，如果通信连接成功，则进行步骤225，反之，如果通信连接失败，则进行步骤230；
步骤225：所述电子装置控制所述记忆卡装置操作于所述PCIe模式；
步骤230：所述电子装置决定是否进行重试，如果决定重试，则进行步骤220，反之，如果不重试，则进行步骤235；
步骤235：从所述电子装置的驱动电路通过所述接脚CMD发送所述SD模式所对应的命令CMD0至所述记忆卡装置及/或从所述电子装置的驱动电路通过所述接脚CLK发送SD模式所对应的特定时脉SDCLK至所述记忆卡装置，控制并令所述记忆卡装置从所述PCIe模式的连接状态进入所述SD模式并操作于所述SD模式；以及
步骤240：结束。
图3绘示了具有不同接脚数目的记忆卡装置，举例来说，左边的记忆卡装置仅具有一排接脚(共有9个接脚)，以安全数字卡来说例如支持第一代UHS(UHS-I)的数据传输接口，而本案所提供的是例如右边的记忆卡装置，其具有上、下两排接脚(共有18个接脚)，以安全数字卡来说例如支持SD模式所定义的UHS-I输入/输出通信接口标准以及支持PCIe接口与NVMe协议的PCIe模式。
请参照图4，图4为本发明的一实施例的记忆卡装置的数据传输模式的状态切换示意图。在此例中，所述记忆卡装置为一同时支持SD模式与PCIe模式的记忆卡装置，也就是，上述第一模式指的是SD模式，其数据传输速率可能会低于第二模式(PCIe模式)的最高数据传输速率，以及上述的第一电源信号VDD1例如3.3伏，不同于第二电源信号例如接脚VDD3上的1.2伏或接脚VDD2上的1.8伏；然此均并非本案的限制。对于同时支持SD模式与PCIe模式的所述安全数字卡，如图1及图2所示的流程操作，作为主机端的所述电子装置可以控制所述安全数字卡先操作于SD模式再尝试是否进入PCIe模式，也可以控制所述安全数字卡先直接尝试是否进入PCIe模式，如果不行，则控制所述安全数字卡进入到SD模式。
于初始化时，作为主机端的所述电子装置通过所述外部信号端口的接脚VDD1发送第一电源信号(例如3.3伏)至所述安全数字卡，因此所述安全数字卡接着进入所述虚拟初始化状态。
在所述虚拟初始化状态中，如图1的流程所示，所述电子装置可以发送SD模式所对应的一特定命令CMD0或所对应的一特定时脉SDCLK至所述安全数字卡，令所述安全数字卡从所述初始化状态进入SD模式，或者如图2的流程所示，所述电子装置可以改成通过接脚VDD2或VDD3发送或启动PCIe模式所对应的一第二电源信号(例如1.8伏或1.2伏)至所述安全数字卡，令所述安全数字卡从所述初始化状态直接进入PCIe模式的连接状态。
在所述安全数字卡操作于SD模式中，所述电子装置可以控制所述安全数字卡尝试进入PCIe模式，通过接脚VDD2或VDD3发送或启动PCIe模式所对应的一第二电源信号至所述安全数字卡，控制并令所述安全数字卡从SD模式进入PCIe模式的连接状态。
当所述安全数字卡于PCIe模式的连接状态时，所述电子装置可以控制所述安全数字卡进入SD模式，通过发送所述SD模式所对应的特定命令CMD0或所对应的特定时脉SDCLK至所述安全数字卡，控制并令所述安全数字卡从所述PCIe模式的连接状态进入SD模式，其中PCIe模式的连接状态是指在进入PCIe模式之前的等待连接协议结果的状态，因此即使一安全数字卡不支持PCIe模式，也有可能会进入所述等待连接的状态，因此之后如果连接协议的结果是不成功，则所述电子装置会发送SD模式所对应的特定命令CMD0或所对应的特定时脉SDCLK至所述安全数字卡，控制所述安全数字卡从等待连接的状态进入SD模式。当所述电子装置与所述安全数字卡连接协议成功时，会控制所述安全数字卡从所述PCIe模式的连接状态进入PCIe模式。
当操作于PCIe模式时，所述安全数字卡可以退出所述PCIe模式回到PCIe模式的连接状态，或者是所述电子装置可以通过关闭在接脚VDD2或VDD3上的PCIe模式所对应的第二电源信号，控制并令所述安全数字卡从所述PCIe模式回到虚拟初始化状态。
例如，当操作于PCIe模式时，所述安全数字卡与所述作为主机的电子装置之间的通信底层会记录一个暂存连接参数(register Linkup)，所述暂存连接参数可暂存于所述电子装置内(例如相应的驱动电路中；但不限定)，当安全数字卡从操作于PCIe模式中变成联机失败时，所述暂存连接参数会变成零，所述安全数字卡就会退出PCIe模式而回到PCIe模式的连接状态，此时所述电子装置会重新再尝试连接一次，而其重新连接的次数端视电子装置的设计而定，并未限定。以上的操作，所述电子装置均可以因应于不同系统效能等等的需求，动态地对所述安全数字卡进行控制及模式切换，不限定于必然操作于较快数据传输速率的模式。
当所述安全数字卡位于PCIe模式的连接状态时，所述电子装置也可以通过关闭接脚VDD2或接脚VDD3上的第二电源信号，以控制所述安全数字卡进入到虚拟的初始化状态。
请参照图5，图5为本发明实施例方法所实现的记忆卡装置(例如安全数字卡)400及作为主机端的电子装置405的方块示意图。记忆卡400包括外部信号端口4001、闪存410以及闪存控制器420，控制器420耦接于外部信号端口4001与闪存410之间，并通过一内部总线连接至闪存410，闪存控制器420内包括一缓存器415与一处理电路416，其中缓存器415可用来暂存闪存410的基本数据，而处理电路416则用来执行闪存控制器420的相对应操作(例如上述输入/输出接口的数据或信号接收、发送及存取计算等等)，闪存410则包括一或多个闪存芯片。电子装置405包括外部信号端口4055、记忆卡驱动电路4051及处理器4053。电子装置405通过外部信号端口4055、4001(信号端口均分别包括对应的多个接脚)耦接至记忆卡400。记忆卡400至少可操作于SD模式。处理器4053是用以控制驱动电路4051从电子装置405并通过外部信号端口4055、外部信号端口4001的接脚VDD1发送对应于所述SD模式的第一电源信号至记忆卡400，而控制器420于接脚VDD1上侦测到所述第一电源信号时，便会据此控制记忆卡400进入初始化状态。另外，记忆卡400可另外操作于PCIe模式，记忆卡400操作于SD模式及PCIe模式下其外部信号端口4001的部分接脚，例如接脚编号1、7、8、9的接脚会被共享。
此外，处理器4053是控制驱动电路4051以用以从电子装置405通过接脚VDD2发送对应于PCIe模式的第二电源信号至记忆卡400或是通过接脚VDD3来发送对应于PCIe的第二电源信号至记忆卡400，而控制器420于接脚VDD2或VDD3上侦测到所述第二电源信号时，例如如果在接脚VDD3上侦测到第二电源信号，则会据此控制并令记忆卡400从初始化状态进入PCIe模式的连接状态，于PCIe模式的连接状态中处理器4053通过驱动电路4051、外部信号端口4055及外部信号端口4001来与记忆卡400的控制器420进行一通信连接协议，如果通信连接协议成功，则记忆卡400会操作于所述PCIe模式；如果通信连接协议不成功，则驱动电路4051可以进行重试，而如果决定不再重试，则记忆卡400会从连接状态进入到SD模式。
此外，处理器4053也可以控制驱动电路4051于PCIe模式的连接状态中，通过驱动电路4051、外部信号端口4055及外部信号端口4001来关闭接脚VDD2或接脚VDD3上所发送的PCIe模式的第二电源信号，据此控制并令记忆卡400从PCIe模式的连接状态回到初始化状态。
此外，处理器4053也可以控制驱动电路4051，通过驱动电路4051、外部信号端口4055及外部信号端口4001，从电子装置405发送SD模式所对应的特定命令例如CMD0及所对应的一特定时脉SDCLK的至少其中的一至记忆卡400的控制器420，据此控制并令记忆卡400从初始化状态进入SD模式。
图6是图5所示的主机端的电子装置405直接控制记忆卡400从初始化状态进入到PCIe模式的部分接脚的信号范例示意图。如图6所示，作为主机端的电子装置405先将接脚CMD从一低电压电平(例如零伏)拉至一高电压电平(例如3.3伏或1.8伏)，以及也将接脚CLKREQ#从零伏拉至3.3伏或1.8伏，并且将接脚VDD1从一低电压电平(例如零伏)拉高至一高电压电平(例如3.3伏)以提供第一电源信号至记忆卡400，令记忆卡400进入初始化状态。
在此实施例，电子装置405选择直接控制记忆卡400尝试进入PCIe模式，因此于初始化状态中直接提供第二电源信号将接脚VDD3从一低电压电平(例如零伏)拉高至一高电压电平(例如1.2伏)；应注意的是，电子装置405也可以将接脚VDD2从低电压电平(例如零伏)拉高至高电压电平(例如1.8伏)来提供第二电源信号，视电子装置405的设计以及记忆卡400是否有支持接脚VDD3而定，如果记忆卡400不支持接脚VDD3，则电子装置405可以尝试将接脚VDD2从低电压电平(例如零伏)拉高至高电压电平(例如1.8伏)，或是直接控制记忆卡400进入SD模式。
因此，如图6的实施例所示，当记忆卡400侦测到接脚VDD3从例如零伏被拉高至例如1.2伏时便会进入PCIe模式的连接状态。于PCIe模式的连接状态中，记忆卡400会将接脚CLKREQ#从3.3伏或1.8伏拉低至例如零伏，以告知电子装置405已接收到PCIe模式连接的请求并且准备接收电子装置405所提供的频率输入信号，而作为主机的电子装置405会等候例如至多1毫秒(ms)以侦测接脚CLKREQ#是否从高电压电平被拉低至低电压电平，如果被拉低至低电压电平，则电子装置405接着会开始通过接脚REFCLK-及接脚REFCLK+传入差动频率输入信号(例如0.8伏至1.2伏之间)至记忆卡400，并判断是否能够稳定地提供所述差动频率输入信号例如至少100微秒，如果能够稳定地提供所述差动频率输入信号，则电子装置405接着会将接脚PERST#从一低电压电平(例如零伏)拉高至一高电压电平(例如3.3伏或1.8伏)，之后电子装置405便开始进行PCIe模式的链路训练(Link training)，待所述链路训练完成后，记忆卡400便操作PCIe模式进行PCIe模式的初始化。
而如果PCIe模式的连接状态失败(例如接脚CLKREQ#一直位于高电压电平而并未被记忆卡400拉低，或是PCIe模式的链路训练一直失败)，则记忆卡400会进入SD模式，电子装置405会通过SD模式的UHS-I数据传输接口来存取记忆卡400。
此外，应注意的是，在图6所示的实施例中，由于并没有接收到对应于SD模式的时脉SDCLK(时脉SDCLK的电平可例如维持于一低电压电平(例如零伏))，因此记忆卡400不会从初始化状态进入到SD模式。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种用以控制一安全数字卡的一数据传输模式的方法，作为一主机端的一电子装置具有一第一外部信号端口，所述安全数字卡至少可操作于一SD模式并具有一第二外部信号端口，所述安全数字卡用以通过所述第一外部信号端口与所述第二外部信号端口耦接于所述电子装置，以及所述方法包括：
从作为所述主机端的所述电子装置，通过所述第一外部信号端口与所述第二外部信号端口的一接脚VDD1，发送对应于所述SD模式的一第一电源信号至所述安全数字卡，控制所述安全数字卡进入一初始化状态；
从所述电子装置通过所述SD模式所采用的一接脚CMD发送所述SD模式所对应的一命令CMD0至所述安全数字卡或是通过所述SD模式所采用的一接脚CLK发送所述SD模式所对应的一特定时脉SDCLK至所述安全数字卡，控制并令所述安全数字卡从所述初始化状态进入所述SD模式并操作于所述SD模式；
从所述电子装置通过所述接脚CMD发送一命令CMD8至所述安全数字卡以询问所述安全数字卡是否支持一PCIe模式；
如果所述安全数字卡响应不支持所述PCIe模式，则令所述安全数字卡维持于所述SD模式；以及
如果所述安全数字卡响应支持所述PCIe模式，则从所述电子装置通过所述第二外部信号端口的一接脚VDD2与一接脚VDD3的其中一个，发送一第二电源信号至所述安全数字卡，控制所述安全数字卡进入一PCIe模式的一连接状态，所述第二电源信号的一电压电平低于所述第一电源信号的一电压电平；
其中所述安全数字卡的所述SD模式所采用的一UHS-I输入/输出通信接口标准的用于作为数据线的多个接脚是被所述PCIe模式所采用的一PCIe通道与一NVMe协议的另一输入/输出通信接口标准所共享，所述SD模式的用于作为数据线的所述多个接脚包括有接脚编号为1、7、8、9的多个接脚。
2.如权利要求1所述的方法，其中所述方法还包括：
于所述PCIe模式的所述连接状态中，使用所述电子装置来与所述安全数字卡进行一通信连接协议；
如果所述通信连接协议成功，则所述安全数字卡操作所述PCIe模式；以及
如果所述通信连接协议不成功，则从所述电子装置通过所述第一外部信号端口与所述第二外部信号端口，于所述SD模式所采用的所述接脚CMD上发送所述SD模式所对应的所述命令CMD0或于所述SD模式所采用的所述接脚CLK上发送所述SD模式所对应的所述特定时脉SDCLK至所述安全数字卡，控制所述安全数字卡从所述连接状态进入所述SD模式。
3.如权利要求2所述的方法，还包括：
于所述PCIe模式的所述连接状态中，从所述电子装置通过所述第一外部信号端口与所述第二外部信号端口关闭所述PCIe模式的所述第二电源信号，控制所述安全数字卡从所述连接状态回到所述初始化状态。
4.一种电子装置，用以耦接至一安全数字卡并可控制所述安全数字卡的一数据传输模式，所述电子装置位于一主机端并具有一第一外部信号端口，所述安全数字卡至少可操作于一SD模式并具有一第二外部信号端口，以及所述电子装置包括：
所述第一外部信号端口，具有多个接脚用以耦接至所述安全数字卡的所述第二外部信号端口的多个接脚；
一驱动电路，用以耦接至所述第一外部信号端口；以及
一处理器，用以耦接至所述驱动电路，以及用来：
控制所述驱动电路从所述电子装置通过所述第一外部信号端口与所述第二外部信号端口的一接脚VDD1，发送对应于所述SD模式的一第一电源信号至所述安全数字卡，控制所述安全数字卡进入一初始化状态；
控制所述驱动电路从所述电子装置通过所述SD模式所采用的接脚CMD发送所述SD模式所对应的一命令CMD0至所述安全数字卡或是通过所述SD模式所采用的一接脚CLK发送所述SD模式所对应的一特定时脉SDCLK至所述安全数字卡，控制所述安全数字卡从所述初始化状态进入所述SD模式并操作于所述SD模式；
控制所述驱动电路从所述电子装置通过所述接脚CMD发送一命令CMD8至所述安全数字卡以询问所述安全数字卡是否支持一PCIe模式；
如果所述安全数字卡响应不支持所述PCIe模式，则令所述安全数字卡维持于所述SD模式；以及
如果所述安全数字卡响应支持所述PCIe模式，则控制所述驱动电路从所述电子装置通过所述第二外部信号端口的一接脚VDD2与一接脚VDD3的其中一个，发送一第二电源信号至所述安全数字卡，控制所述安全数字卡进入一PCIe模式的一连接状态，所述第二电源信号的一电压电平低于所述第一电源信号的一电压电平；
其中所述安全数字卡的所述SD模式所采用的一UHS-I输入/输出通信接口标准的用于作为数据线的多个接脚是被所述PCIe模式所采用的一PCIe通道与一NVMe协议的另一输入/输出通信接口标准所共享，所述SD模式的用于作为数据线的所述多个接脚包括有接脚编号为1、7、8、9的多个接脚。
5.如权利要求4所述的电子装置，其中所述处理器是用以控制所述驱动电路以：
于所述PCIe模式的所述连接状态中，与所述安全数字卡进行一通信连接协议；
如果判断出所述通信连接协议成功，则令所述安全数字卡操作于所述PCIe模式；以及
如果所述通信连接协议不成功，则通过所述第一外部信号端口与所述第二外部信号端口，于所述SD模式所采用的所述接脚CMD上发送所述SD模式所对应的所述命令CMD0或于所述SD模式所采用的所述接脚CLK上发送所述SD模式所对应的所述特定时脉SDCLK至所述安全数字卡，控制所述安全数字卡从所述连接状态进入所述SD模式。
6.如权利要求5所述的电子装置，其中当所述安全数字卡于所述PCIe模式的所述连接状态中时，所述处理器是用以控制所述驱动电路通过所述第一外部信号端口与所述第二外部信号端口关闭所述PCIe模式的所述第二电源信号，控制所述安全数字卡从所述连接状态回到所述初始化状态。
7.一种使用于一安全数字卡的方法，作为一主机端的一电子装置具有一第一外部信号端口，所述安全数字卡至少可操作于一SD模式并具有一第二外部信号端口，所述安全数字卡用以通过所述第一外部信号端口与所述第二外部信号端口耦接于所述电子装置，以及所述方法包括：
接收从所述电子装置通过所述第一外部信号端口与所述第二外部信号端口的一接脚VDD1所发送对应于所述SD模式的一第一电源信号至所述安全数字卡，以进入一初始化状态；
接收从所述电子装置通过所述SD模式所采用的一接脚CMD所发送的所述SD模式所对应的一命令CMD0或是通过所述SD模式所采用的一接脚CLK发送所述SD模式所对应的一特定时脉SDCLK，以从所述初始化状态进入所述SD模式并操作于所述SD模式；
接收从所述电子装置通过所述接脚CMD所发送的一命令CMD8，其中所述命令CMD8用以询问所述安全数字卡是否支持一PCIe模式；
如果不支持所述PCIe模式，则响应所述电子装置所述安全数字卡不支持所述PCIe模式并令维持于所述SD模式；以及
如果支持所述PCIe模式，则响应所述电子装置所述安全数字卡支持所述PCIe模式，并接着接收从所述电子装置通过所述第二外部信号端口的一接脚VDD2与一接脚VDD3的其中一个所发送的一第二电源信号，以进入一PCIe模式的一连接状态，所述第二电源信号的一电压电平低于所述第一电源信号的一电压电平；
其中所述安全数字卡的所述SD模式所采用的一UHS-I输入/输出通信接口标准的用于作为数据线的多个接脚是被所述PCIe模式所采用的一PCIe通道与一NVMe协议的另一输入/输出通信接口标准所共享，所述SD模式的用于作为数据线的所述多个接脚包括有接脚编号为1、7、8、9的多个接脚。
8.如权利要求7所述的方法，还包括：
于所述PCIe模式的所述连接状态中，与所述电子装置进行一通信连接协议；
如果所述通信连接协议成功，则令操作于所述PCIe模式；以及
如果所述通信连接协议不成功，则接收从所述电子装置通过所述第一外部信号端口与所述第二外部信号端口于所述SD模式所采用的所述接脚CMD上所发送的所述SD模式所对应的所述命令CMD0或于所述SD模式所采用的所述接脚CLK上所发送的所述SD模式所对应的所述特定时脉SDCLK，以从所述连接状态进入所述SD模式。
9.如权利要求8所述的方法，还包括：
于所述PCIe模式的所述连接状态中，当侦测到所述PCIe模式的所述第二电源信号被关闭时，令所述安全数字卡从所述连接状态回到所述初始化状态。
10.一种安全数字卡的一闪存控制器，所述安全数字卡用以耦接至一电子装置，所述电子装置位于一主机端并具有一第一外部信号端口，所述安全数字卡至少可操作于一SD模式并具有一第二外部信号端口，所述第二外部信号端口具有多个接脚用以耦接至所述电子装置的所述第一外部信号端口的多个接脚，所述安全数字卡还包括一闪存，以及所述闪存控制器用以耦接于所述闪存与所述第二外部信号端口之间并包括有：
一缓存器，用以暂存所述闪存的信息；以及
一处理电路，耦接于所述缓存器，用以：
接收从所述电子装置通过所述第一外部信号端口与所述第二外部信号端口的一接脚VDD1所发送的对应于所述SD模式的一第一电源信号，令所述安全数字卡进入一初始化状态；
接收从所述电子装置通过所述SD模式所采用的接脚CMD所发送的所述SD模式所对应的一命令CMD0或是通过所述SD模式所采用的一接脚CLK所发送所述SD模式所对应的一特定时脉SDCLK，令所述安全数字卡从所述初始化状态进入所述SD模式并操作于所述SD模式；
接收从所述电子装置通过所述接脚CMD所发送的一命令CMD8，其中所述命令CMD8用以询问所述安全数字卡是否支持一PCIe模式；
如果所述安全数字卡不支持所述PCIe模式，则所述处理电路响应所述电子装置所述安全数字卡不支持所述PCIe模式并令所述安全数字卡维持于所述SD模式；以及
如果所述安全数字卡支持所述PCIe模式，则所述处理电路响应所述电子装置所述安全数字卡支持所述PCIe模式，并接着接收从所述电子装置通过所述第二外部信号端口的一接脚VDD2与一接脚VDD3的其中一个所发送的一第二电源信号，令所述安全数字卡进入一PCIe模式的一连接状态，所述第二电源信号的一电压电平低于所述第一电源信号的一电压电平；
其中所述安全数字卡的所述SD模式所采用的一UHS-I输入/输出通信接口标准的用于作为数据线的多个接脚是被所述PCIe模式所采用的一PCIe通道与一NVMe协议的另一输入/输出通信接口标准所共享，所述SD模式的用于作为数据线的所述多个接脚包括有接脚编号为1、7、8、9的多个接脚。
11.如权利要求10所述的闪存控制器，其中所述处理电路是用以：
于所述PCIe模式的所述连接状态中，与所述电子装置进行一通信连接协议；
如果所述通信连接协议成功，则所述处理电路令所述安全数字卡操作于所述PCIe模式；以及
如果所述通信连接协议不成功，则所述处理电路接着用以接收通过所述第一外部信号端口与所述第二外部信号端口于所述SD模式所采用的所述接脚CMD上所发送的所述SD模式所对应的所述命令CMD0或于所述SD模式所采用的所述接脚CLK上所发送的所述SD模式所对应的所述特定时脉SDCLK，令所述安全数字卡从所述连接状态进入所述SD模式。
12.如权利要求11所述的闪存控制器，其中当所述安全数字卡于所述PCIe模式的所述连接状态中时，如果所述处理电路器侦测到所述PCIe模式的所述第二电源信号被关闭，则所述处理电路会控制所述安全数字卡从所述连接状态回到所述初始化状态。
13.一种用以耦接至一电子装置之安全数字卡，所述电子装置位于一主机端并具有一第一外部信号端口，所述安全数字卡至少可操作于一SD模式并具有一第二外部信号端口，所述第二外部信号端口具有多个接脚用以耦接至所述电子装置的所述第一外部信号端口的多个接脚，所述安全数字卡还包括一闪存，以及闪存控制器用以耦接于所述闪存与所述第二外部信号端口之间并包括有：
一缓存器，用以暂存所述闪存的信息；以及
一处理电路，耦接于所述缓存器，
其中所述闪存控制器经组态以：
接收从所述电子装置通过所述第一外部信号端口与所述第二外部信号端口的一接脚VDD1所发送的对应于所述SD模式的一第一电源信号，令所述安全数字卡进入一初始化状态；
接收从所述电子装置通过所述SD模式所采用的接脚CMD所发送的所述SD模式所对应的一命令CMD0或是通过所述SD模式所采用的一接脚CLK所发送所述SD模式所对应的一特定时脉SDCLK，令所述安全数字卡从所述初始化状态进入所述SD模式并操作于所述SD模式；
接收从所述电子装置通过所述接脚CMD所发送的一命令CMD8，其中所述命令CMD8用以询问所述安全数字卡是否支持一PCIe模式；
如果所述安全数字卡不支持所述PCIe模式，则所述处理电路响应所述电子装置所述安全数字卡不支持所述PCIe模式并令所述安全数字卡维持于所述SD模式；以及
如果所述安全数字卡支持所述PCIe模式，则所述处理电路响应所述电子装置所述安全数字卡支持所述PCIe模式，并接着接收从所述电子装置通过所述第二外部信号端口的一接脚VDD2与一接脚VDD3的其中一个所发送的一第二电源信号，令所述安全数字卡进入一PCIe模式的一连接状态，所述第二电源信号的一电压电平低于所述第一电源信号的一电压电平；
其中所述安全数字卡的所述SD模式所采用的一UHS-I输入/输出通信接口标准的用于作为数据线的多个接脚是被所述PCIe模式所采用的一PCIe通道与一NVMe协议的另一输入/输出通信接口标准所共享，所述SD模式的用于作为数据线的所述多个接脚包括有接脚编号为1、7、8、9的多个接脚。
14.如权利要求13所述的安全数字卡，其中所述闪存控制器是用以：
于所述PCIe模式的所述连接状态中，与所述电子装置进行一通信连接协议；
如果所述通信连接协议成功，则所述处理电路令所述安全数字卡操作于所述PCIe模式；以及
如果所述通信连接协议不成功，则所述处理电路接着用以接收通过所述第一外部信号端口与所述第二外部信号端口于所述SD模式所采用的所述接脚CMD上所发送的所述SD模式所对应的所述命令CMD0或于所述SD模式所采用的所述接脚CLK上所发送的所述SD模式所对应的所述特定时脉SDCLK，令所述安全数字卡从所述连接状态进入所述SD模式。
15.如权利要求14所述的安全数字卡，其中当所述安全数字卡于所述PCIe模式的所述连接状态中时，如果所述处理电路器侦测到所述PCIe模式的所述第二电源信号被关闭，则所述闪存控制器会控制所述安全数字卡从所述连接状态回到所述初始化状态。
CN201910111509.6A 2019-01-18 2019-02-12 安全数字卡的方法、闪存控制器以及电子装置 Active CN111459854B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310440530.7A CN116450549A (zh) 2019-01-18 2019-02-12 安全数字卡的方法、闪存控制器以及电子装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108101896 2019-01-18
TW108101896A TWI709859B (zh) 2019-01-18 2019-01-18 安全數位卡之方法、快閃記憶體控制器以及電子裝置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310440530.7A Division CN116450549A (zh) 2019-01-18 2019-02-12 安全数字卡的方法、闪存控制器以及电子装置

Publications (2)

Publication Number Publication Date
CN111459854A CN111459854A (zh) 2020-07-28
CN111459854B true CN111459854B (zh) 2023-05-12

Family

ID=71609918

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310440530.7A Pending CN116450549A (zh) 2019-01-18 2019-02-12 安全数字卡的方法、闪存控制器以及电子装置
CN201910111509.6A Active CN111459854B (zh) 2019-01-18 2019-02-12 安全数字卡的方法、闪存控制器以及电子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310440530.7A Pending CN116450549A (zh) 2019-01-18 2019-02-12 安全数字卡的方法、闪存控制器以及电子装置

Country Status (3)

Country Link
US (2) US11232048B2 (zh)
CN (2) CN116450549A (zh)
TW (1) TWI709859B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI709859B (zh) 2019-01-18 2020-11-11 慧榮科技股份有限公司 安全數位卡之方法、快閃記憶體控制器以及電子裝置
US10949106B2 (en) 2019-01-18 2021-03-16 Silicon Motion Inc. Initialization methods and associated controller, memory device and host
US11137932B2 (en) * 2019-12-02 2021-10-05 Western Digital Technologies, Inc. Pad indication for device capability
JP2021162907A (ja) * 2020-03-30 2021-10-11 キヤノン株式会社 通信装置、制御方法、及びプログラム
US11347420B2 (en) * 2020-06-08 2022-05-31 Western Digital Technologies, Inc. Attribute mapping in multiprotocol devices
US11294579B2 (en) * 2020-06-18 2022-04-05 Western Digital Technologies, Inc. Mode handling in multi-protocol devices
TWI816046B (zh) * 2020-08-19 2023-09-21 創惟科技股份有限公司 記憶體儲存裝置的讀寫控制系統及方法
US11442665B2 (en) * 2020-12-04 2022-09-13 Western Digital Technologies, Inc. Storage system and method for dynamic selection of a host interface
US20220229789A1 (en) * 2021-01-21 2022-07-21 Western Digital Technologies, Inc. Host Memory Buffer (HMB) Abstraction Protocol Layer
US11308380B1 (en) * 2021-02-24 2022-04-19 Innogrit Technologies Co., Ltd. Removable non-volatile storage card

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471043A (zh) * 2002-07-27 2004-01-28 ���ǵ�����ʽ���� 通过对插入卡的识别来建立数据传送模式的装置和方法
WO2018225327A1 (en) * 2017-06-05 2018-12-13 Toshiba Memory Corporation Memory card, host device, memory card connector, and memory card adapter

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7836236B2 (en) * 2004-02-12 2010-11-16 Super Talent Electronics, Inc. Extended secure-digital (SD) devices and hosts
KR100524988B1 (ko) 2003-10-02 2005-10-31 삼성전자주식회사 Ｕｓｂ 인터페이스 기능을 가지는 ｍｍｃ 장치 및 이에대한 인터페이스 방법
US7069369B2 (en) * 2004-02-12 2006-06-27 Super Talent Electronics, Inc. Extended-Secure-Digital interface using a second protocol for faster transfers
JP2006268459A (ja) 2005-03-24 2006-10-05 Ricoh Co Ltd 不揮発性メモリーカード及び形状変換アダプタ
KR100725981B1 (ko) 2005-08-01 2007-06-08 삼성전자주식회사 멀티-인터페이스 컨트롤러, 상기 멀티-인터페이스컨트롤러를 구비하는 메모리 카드, 및 인터페이스 설정방법
US20080301355A1 (en) * 2007-05-30 2008-12-04 Phison Electronics Corp. Flash memory information reading/writing method and storage device using the same
US7743292B2 (en) 2008-06-13 2010-06-22 Silicon Motion Inc. Apparatus and method for memory card testing
CN101620514B (zh) * 2009-08-11 2010-12-08 成都市华为赛门铁克科技有限公司 硬盘存储系统及数据存储方法
KR101585183B1 (ko) 2009-08-14 2016-01-13 샌디스크 아이엘 엘티디 백워드 및 포워드 호환성을 구비한 이중 인터페이스 카드
CN101697180B (zh) * 2009-11-06 2012-07-04 深圳市优特普科技有限公司 一种计算机数据通讯隔离管理系统及数据监控方法
TWI405087B (zh) * 2010-01-12 2013-08-11 Imicro Technology Ltd 用於差分資料傳輸之快閃記憶卡
KR101822977B1 (ko) 2010-12-21 2018-01-29 삼성전자주식회사 멀티-인터페이스 메모리 카드와 이의 동작 방법
CN102902489B (zh) * 2012-08-17 2015-09-09 杭州华澜微电子股份有限公司 一种双界面存储控制器及其系统
KR102225313B1 (ko) * 2014-08-20 2021-03-10 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
US9524108B2 (en) * 2014-08-29 2016-12-20 Dell Products, Lp System and method for providing personality switching in a solid state drive device
US9886080B2 (en) 2014-12-30 2018-02-06 Sandisk Technologies Llc Low voltage detection and initialization for non-volatile memory systems
JP2017097825A (ja) 2015-11-16 2017-06-01 株式会社東芝 ホスト機器および拡張デバイス
JP6620313B2 (ja) 2016-01-06 2019-12-18 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置及びリムーバブルシステム
KR102646895B1 (ko) 2016-09-29 2024-03-12 삼성전자주식회사 메모리 카드 및 이를 포함하는 스토리지 시스템
JP2018156506A (ja) 2017-03-21 2018-10-04 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置及びリムーバブルシステム
TWI638266B (zh) 2017-03-22 2018-10-11 瑞昱半導體股份有限公司 記憶卡存取模組及記憶卡存取方法
JP6861348B2 (ja) 2017-04-07 2021-04-21 パナソニックＩｐマネジメント株式会社 スレーブ装置およびホスト装置
JP2018180770A (ja) 2017-04-07 2018-11-15 パナソニックＩｐマネジメント株式会社 デバイス、ホスト装置、および統合インタフェースシステム
JP2018180769A (ja) 2017-04-07 2018-11-15 パナソニックＩｐマネジメント株式会社 ホスト装置および識別方法
JPWO2018186456A1 (ja) 2017-04-07 2020-01-16 パナソニックＩｐマネジメント株式会社 ホスト装置及びリムーバブルシステム
US20180335971A1 (en) * 2017-05-16 2018-11-22 Cisco Technology, Inc. Configurable virtualized non-volatile memory express storage
EP3647906B1 (en) 2017-08-08 2023-12-27 Panasonic Intellectual Property Management Co., Ltd. Card device, host device, and communication method
JP2019057229A (ja) 2017-09-22 2019-04-11 パナソニックＩｐマネジメント株式会社 通信形式判定方法
TWI709859B (zh) 2019-01-18 2020-11-11 慧榮科技股份有限公司 安全數位卡之方法、快閃記憶體控制器以及電子裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471043A (zh) * 2002-07-27 2004-01-28 ���ǵ�����ʽ���� 通过对插入卡的识别来建立数据传送模式的装置和方法
WO2018225327A1 (en) * 2017-06-05 2018-12-13 Toshiba Memory Corporation Memory card, host device, memory card connector, and memory card adapter

Also Published As

Publication number Publication date
US20220083481A1 (en) 2022-03-17
CN111459854A (zh) 2020-07-28
US11625345B2 (en) 2023-04-11
TWI709859B (zh) 2020-11-11
CN116450549A (zh) 2023-07-18
TW202028998A (zh) 2020-08-01
US20200233818A1 (en) 2020-07-23
US11232048B2 (en) 2022-01-25

Similar Documents

Publication Publication Date Title
CN111459854B (zh) 安全数字卡的方法、闪存控制器以及电子装置
JP4649009B2 (ja) カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法
US7085876B2 (en) USB controlling apparatus for data transfer between computers and method for the same
US8135944B2 (en) Selectively powered data interfaces
US10698856B1 (en) Alternative protocol selection
JP7179073B2 (ja) 初期化法と関連するコントローラ、メモリデバイス、およびホスト
US7868656B2 (en) Hot plug control apparatus and method
JP2003091703A (ja) カード装置
US6991173B2 (en) Method and apparatus for autoreset of a USB smart card device in a mute mode
US7565469B2 (en) Multimedia card interface method, computer program product and apparatus
CN112951315A (zh) 一种兼容nvme\ahci双协议硬盘测试装置及方法
CA2092631C (en) Physical partitioning of logically continuous bus
US7073008B2 (en) Method of function activation on a bridge system
JP2001319209A (ja) 仕様モード切り替え可能なｐｃカードおよびｐｃカード入出力制御装置
US6381675B1 (en) Switching mechanism and disk array apparatus having the switching mechanism
US6799238B2 (en) Bus speed controller using switches
TWI792066B (zh) 安全數位卡之方法、快閃記憶體控制器以及電子裝置
CN101599050A (zh) 可适配的pci-e控制器核及其方法
KR100764743B1 (ko) 리셋 제어 유닛을 구비한 메모리 카드 및 그것의 리셋 제어방법
CN114385527A (zh) 硬盘兼容平台、主板及控制方法
US8060676B2 (en) Method of hot switching data transfer rate on bus
US20230176989A1 (en) Semiconductor device and system including the same
CN111913904A (zh) 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置
CN115017083A (zh) 数据传输系统、数据传输装置以及数据传输方法
CN115473749B (zh) 基于单片机控制实现网卡bypass功能的方法及电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant