JP2018180769A - ホスト装置および識別方法 - Google Patents

Abstract

【課題】装着されたメモリーカードの種別を自律的に識別すること。【解決手段】ホスト装置は、ＤＣ結合においてＳＴＢ．Ｌシンボルの送信によりＵＨＳ−ＩＩインターフェイスの検出を行うＳＴ１０１。ホスト装置は、ＳＴＢ．Ｌシンボルを受信できた場合には、ＵＨＳ−ＩＩカードと判定するＳＴ１０２：ＹＥＳ。ホスト装置は、ＳＴＢ．Ｌシンボルを受信できなかった場合ＳＴ１０２：ＮＯ、送信側にコンデンサを接続させＳＴ１０４、ＡＣ結合において、ＰＣＩｅインターフェイスの検出を行うＳＴ１０５。ホスト装置は、コモン電圧の立ち上がり時間が閾値時間より長い場合、ＰＣＩｅカードと判定するＳＴ１０６：ＹＥＳ。一方、ホスト装置は、コモン電圧の立ち上がり時間が閾値時間より短い場合、シングルエンドカードと判定するＳＴ１０６：ＮＯ。【選択図】図４

Description

本開示は、メモリーカードを装着可能なホスト装置およびメモリーカードの種別の識別方法に関する。

近年、フラッシュメモリ等の大容量の不揮発性記憶素子を備え、高速でのデータ処理が可能な、例えばＳＤ（Secure Digital）カード、ＵＦＳ（Universal Flash Storage）カードといったメモリーカードが市場に普及している。このようなメモリーカードは、パーソナルコンピュータ、スマートフォン、デジタルカメラ、オーディオプレーヤ及びカーナビゲーションシステム等のホスト装置に装着されて使用される（特許文献１参照）。

メモリーカードには、シングルエンド（レガシー、ＬＶ（Low Voltage））のインターフェイスをサポートするカード（以下、「シングルエンドカード」という）、差動信号を用いることで伝送速度高速化を実現したＵＨＳ（Ultra High Speed）−ＩＩのインターフェイスをサポートするカード（以下、「ＵＨＳ−ＩＩカード」という）等がある。さらに、汎用インターフェイスであるＰＣＩ（Peripheral Component Interconnect） Express（登録商標）（ＰＣＩｅ）をメモリーカードに導入することが望まれている。以下、ＰＣＩｅのインターフェイスをサポートするカードを「ＰＣＩｅカード」という。

特開２０１６−１６７１６７号公報

メモリーカードの一種であるＳＤカードはすでに市場で普及しているため、ＰＣＩｅインターフェイスへの拡張を図る場合、上記既存のＳＤインターフェイスを継続して活用できるようインターフェイスの互換性を保つことが要望されている。このため、Ｄ０ライン、Ｄ１ラインにおける、ＰＣＩｅインターフェイスの信号端子とＵＨＳ−ＩＩインターフェイスの信号端子との共用化が図られている。これにより、ホスト装置は、端子数を増加させること無く、ＵＨＳ−ＩＩインターフェイスとＰＣＩｅインターフェイスの両方をサポートすることができる。

また、ホスト装置は、装着されたメモリーカードが、ＵＨＳ−ＩＩに対応しているか否か、および、ＰＣＩｅに対応しているか否かを自律的に識別することが求められる。

しかしながら、これまで、ホスト装置がメモリーカードの種別を自律的に識別する技術については開示されていない。

本開示は、上記課題に鑑みてなされたものであり、装着されたメモリーカードの種別を自律的に識別できるホスト装置および識別方法を提供することである。

本開示のホスト装置は、シングルエンドのインターフェイスをサポートする第１のメモリーカード、差動信号を用いたＵＨＳ−ＩＩのインターフェイスをサポートする第２のメモリーカード、差動信号を用いたＰＣＩｅ（Peripheral Component Interconnect Express）のインターフェイスをサポートする第３のメモリーカードのいずれも装着可能なホスト装置であって、装着されたメモリーカードと、ＤＣ（Direct Current）結合あるいはＡＣ（Alternating Current）結合した状態で、差動信号を送受信する通信部と、ＤＣ結合における前記装着されたメモリーカードからの第１信号の受信の有無を判定する第１判定、ＡＣ結合におけるコモン電圧の立ち上がり時間に基づくレシーバの接続の有無を判定する第２判定、ＡＣ結合における前記装着されたメモリーカードからの第２信号の受信の有無を判定する第３判定のいずれか２つの判定結果に基づいて、前記装着されたメモリーカードが、前記第１のメモリーカード、前記第２のメモリーカード、前記第３のメモリーカードのいずれであるかを識別する識別部と、を具備する。

本開示の識別方法は、シングルエンドのインターフェイスをサポートする第１のメモリーカード、差動信号を用いたＵＨＳ−ＩＩのインターフェイスをサポートする第２のメモリーカード、差動信号を用いたＰＣＩｅ（Peripheral Component Interconnect Express）のインターフェイスをサポートする第３のメモリーカードのいずれも装着可能なホスト装置による、装着されたメモリーカードの識別方法であって、ＤＣ結合における前記装着されたメモリーカードからの第１信号の受信の有無を判定し、前記第１信号を受信した場合には、前記装着されたメモリーカードが前記第２のメモリーカードであると識別し、前記第１信号を受信しなかった場合には、ＡＣ結合におけるコモン電圧の立ち上がり時間に基づくレシーバの接続の有無を判定し、前記レシーバが接続されている場合には、前記装着されたメモリーカードが前記第３のメモリーカードであると識別し、前記レシーバが接続されていない場合には、前記装着されたメモリーカードが前記第１のメモリーカードであると識別する。

本開示によれば、装着されたメモリーカードの種別を自律的に識別できる。

本開示の実施の形態１に係るホスト装置の構成を、ＵＨＳ−ＩＩカードの構成と供に示すブロック図 本開示の実施の形態１に係るホスト装置の構成を、ＰＣＩｅカードの構成と供に示すブロック図 本開示の実施の形態１に係るホスト装置のレシーバ検出処理を説明する図 本開示の実施の形態１に係るホスト装置によるカード種別識別処理の手順を示すフロー図 本開示の実施の形態１に係るホスト装置のカード種別識別処理時における第１の状態を説明する図 本開示の実施の形態１に係るホスト装置のカード種別識別処理時における第２の状態を説明する図 本開示の実施の形態２に係るホスト装置によるカード種別識別処理の手順を示すフロー図 本開示の実施の形態２に係るホスト装置のカード種別識別処理時における第１の状態を説明する図 本開示の実施の形態２に係るホスト装置のカード種別識別処理時における第２の状態を説明する図

以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、同じ符号を付した構成要素については、それぞれの実施の形態において同一の機能を有するものとする。

なお、本開示は、当業者が理解するための添付図面及び以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。

また、以下の説明において、ホスト装置からメモリーカード（ＵＨＳ−ＩＩカードあるいはＰＣＩｅカード）への方向を「下り方向」といい、下り方向に送信される信号を「下り信号」という。また、メモリーカードからホスト装置への方向を「上り方向」といい、上り方向に送信される信号を「上り信号」という。

（実施の形態１）
まず、本開示の実施の形態１に係るホスト装置１００、ＵＨＳ−ＩＩカード２００およびＰＣＩｅカード３００の構成について、図１、図２を用いて説明する。図１は、ホスト装置１００にＵＨＳ−ＩＩカード２００が装着された状態を示している。図２は、ホスト装置１００にＰＣＩｅカード３００が装着された状態を示している。

＜ホスト装置の構成＞
ホスト装置１００は、シングルエンドカード、ＵＨＳ−ＩＩカード２００およびＰＣＩｅカード３００のいずれとも通信可能であり、装着されたメモリーカードの種別を識別し、メモリーカードの種別に応じた初期化処理を行う。

図１、図２に示すように、ホスト装置１００は、ＵＨＳ−ＩＩカード２００あるいはＰＣＩｅカード３００と、Ｄ０ライン４０１、Ｄ１ライン４０２を介して通信を行う。Ｄ０ライン４０１には下り信号（差動信号）が流れる。Ｄ１ライン４０２には上り信号（差動信号）が流れる。なお、シングルエンドカードには、Ｄ０ライン４０１の端子およびＤ１ライン４０２の端子を有していない。このため、ホスト装置１００は、Ｄ０ライン４０１、Ｄ１ライン４０２を介して信号通信を行うことはできない。

図１、図２に示すように、ホスト装置１００は、少なくとも、送信側制御回路（Ｔｘ回路）１０１、レシーバ検出器１０２、Ｐ／Ｓ変換器１０３、送信側差動バッファ１０４、切替スイッチ１０５、受信側差動バッファ１５１、Ｓ／Ｐ変換器１５２、受信側制御回路（Ｒｘ回路）１５３、振幅検出器１５４を有する。なお、送信側制御回路１０１、レシーバ検出器１０２および受信側制御回路１５３は、識別部を構成する。また、Ｐ／Ｓ変換器１０３、送信側差動バッファ１０４、切替スイッチ１０５、受信側差動バッファ１５１およびＳ／Ｐ変換器１５２は、通信部を構成する。

また、ホスト装置１００は、Ｄ０ライン４０１に接続するＤ０＋端子Ｔ１１１、Ｄ０−端子Ｔ１１２、および、Ｄ１ライン４０２に接続するＤ１＋端子Ｔ１６１、Ｄ１−端子Ｔ１６２を有する。

送信側差動バッファ１０４の＋側（ポジティブ）は、切替スイッチ１０５の固定接点Ｔｆと接続する（信号線Ｌ１２１）。送信側差動バッファ１０４の−側（ネガティブ）は、Ｄ０−端子Ｔ１１２と接続する（信号線Ｌ１２２）。切替スイッチ１０５の一方の可動接点Ｔｍ１は、コンデンサＣ１（７５〜２００ｎＦ）を介してＤ０＋端子Ｔ１１１と接続する。切替スイッチ１０５の他方の可動接点Ｔｍ２は、Ｄ０＋端子Ｔ１１１と接続する。受信側差動バッファ１５１の＋側は、Ｄ１＋端子Ｔ１６１と接続する（信号線Ｌ１７１）。受信側差動バッファ１５１の−側は、Ｄ１−端子Ｔ１６２と接続する（信号線Ｌ１７２）。ケーブル末端での信号の不要反射を防ぐために、２本の信号線Ｌ１２１、Ｌ１２２には終端抵抗Ｒ１１が接続され、２本の信号線Ｌ１７１、Ｌ１７２には終端抵抗Ｒ１２が接続されている。

送信側制御回路１０１は、各種の下り信号を生成し、Ｐ／Ｓ変換器１０３に複数の下り信号を並列に出力する。また、送信側制御回路１０１は、レシーバ検出器１０２に対してＯＮ／ＯＦＦ制御を行う。また、送信側制御回路１０１は、切替スイッチ１０５の接続先を制御する。また、送信側制御回路１０１は、受信側制御回路１５３との間で制御信号の送信／受信を行う。

レシーバ検出器１０２は、送信側制御回路１０１によりＯＮ／ＯＦＦ制御される。レシーバ検出器１０２は、起動状態（ＯＮ状態）のときに、切替スイッチ１０５が可動接点Ｔｍ１に接続した状態で、信号線Ｌ１２１、Ｌ１２２における下り信号のコモン電圧を測定する。そして、レシーバ検出器１０２は、コモン電圧の立ち上がり時間に基づいてレシーバの有無を検出し、検出結果を示す信号を送信側制御回路１０１に出力する。なお、レシーバ検出器１０２におけるレシーバ検出処理の詳細については後述する。

Ｐ／Ｓ変換器１０３は、送信側制御回路１０１から出力された並列の信号を直列の信号に変換し、送信側差動バッファ１０４に出力する。

送信側差動バッファ１０４は、Ｐ／Ｓ変換器１０３から出力されたシングルエンドの信号から差動信号に変換する。下り差動信号の＋側は、Ｄ０＋端子Ｔ１１１から、接続中のメモリーカードに出力される。下り差動信号の−側は、Ｄ０−端子Ｔ１１２から、接続中のメモリーカードに出力される。

切替スイッチ１０５は、送信側制御回路１０１の制御に基づいて、接続する可動接点を切り替える。

受信側差動バッファ１５１は、接続中のメモリーカードから、Ｄ１＋端子Ｔ１６１、Ｄ１−端子Ｔ１６２を介して入力した上り差動信号をシングルエンドの信号に変換し、Ｓ／Ｐ変換器１５２に出力する。

Ｓ／Ｐ変換器１５２は、受信側差動バッファ１５１から出力された直列の信号を並列の信号に変換し、受信側制御回路１５３に出力する。

受信側制御回路１５３は、Ｓ／Ｐ変換器１５２から出力された各種の上り信号を復号する。また、受信側制御回路１５３は、振幅検出器１５４に対して振幅検出の指示を行う。また、受信側制御回路１５３は、送信側制御回路１０１との間で制御信号の送信／受信を行う。

振幅検出器１５４は、受信側制御回路１５３の指示により、信号線Ｌ１７１、Ｌ１７２における上り信号の振幅を検出し、検出結果を示す信号を受信側制御回路１５３に出力する。

＜ＵＨＳ−ＩＩカードの構成＞
図１に示すように、ＵＨＳ−ＩＩカード２００は、少なくとも、送信側制御回路（Ｔｘ回路）２０１、Ｐ／Ｓ変換器２０２、送信側差動バッファ２０３、受信側差動バッファ２５１、Ｓ／Ｐ変換器２５２、受信側制御回路（Ｒｘ回路）２５３、振幅検出器２５４を有する。また、ＵＨＳ−ＩＩカード２００は、Ｄ０ライン４０１に接続するＤ０＋端子Ｔ２６１、Ｄ０−端子Ｔ２６２、および、Ｄ１ライン４０２に接続するＤ１＋端子Ｔ２１１、Ｄ１−端子Ｔ２１２を有する。

送信側差動バッファ２０３の＋側は、Ｄ１＋端子Ｔ２１１と接続する（信号線Ｌ２２１）。送信側差動バッファ２０３の−側は、Ｄ１−端子Ｔ２１２と接続する（信号線Ｌ２２２）。受信側差動バッファ２５１の＋側は、Ｄ０＋端子Ｔ２６１と接続する（信号線Ｌ２７１）。受信側差動バッファ２５１の−側は、Ｄ０−端子Ｔ２６２と接続する（信号線Ｌ２７２）。２本の信号線Ｌ２２１、Ｌ２２２には終端抵抗Ｒ２１が接続され、２本の信号線Ｌ２７１、Ｌ２７２には終端抵抗Ｒ２２が接続されている。

送信側制御回路２０１は、各種の上り信号を生成し、Ｐ／Ｓ変換器２０２に複数の上り信号を並列に出力する。また、送信側制御回路２０１は、受信側制御回路２５３との間で制御信号の送信／受信を行う。

Ｐ／Ｓ変換器２０２は、送信側制御回路２０１から出力された並列の信号を直列の信号に変換し、送信側差動バッファ２０３に出力する。

送信側差動バッファ２０３は、Ｐ／Ｓ変換器２０２から出力されたシングルエンドの信号から差動信号に変換する。上り差動信号の＋側は、Ｄ１＋端子Ｔ２１１から、ホスト装置１００に出力される。上り差動信号の−側は、Ｄ１−端子Ｔ２１２から、接続中のホスト装置１００に出力される。

受信側差動バッファ２５１は、接続中のホスト装置１００から、Ｄ０＋端子Ｔ２６１、Ｄ０−端子Ｔ２６２を介して入力した下り差動信号をシングルエンドの信号に変換し、Ｓ／Ｐ変換器２５２に出力する。

Ｓ／Ｐ変換器２５２は、受信側差動バッファ２５１から出力された直列の信号を並列の信号に変換し、受信側制御回路２５３に出力する。

受信側制御回路２５３は、Ｓ／Ｐ変換器２５２から出力された各種の下り信号を復号する。また、受信側制御回路２５３は、振幅検出器２５４に対して振幅検出の指示を行う。また、受信側制御回路２５３は、送信側制御回路２０１との間で制御信号の送信／受信を行う。

振幅検出器２５４は、受信側制御回路２５３の指示により、信号線Ｌ２７１、Ｌ２７２における下り信号の振幅を検出し、検出結果を示す信号を受信側制御回路２５３に出力する。

＜ＰＣＩｅカードの構成＞
図２に示すように、ＰＣＩｅカード３００は、少なくとも、送信側制御回路（Ｔｘ回路）３０１、Ｐ／Ｓ変換器３０２、送信側差動バッファ３０３、受信側差動バッファ３５１、Ｓ／Ｐ変換器３５２、受信側制御回路（Ｒｘ回路）３５３を有する。また、ＰＣＩｅカード３００は、Ｄ０ライン４０１に接続するＤ０＋端子Ｔ３６１、Ｄ０−端子Ｔ３６２、および、Ｄ１ライン４０２に接続するＤ１＋端子Ｔ３１１、Ｄ１−端子Ｔ３１２を有する。

送信側差動バッファ３０３の＋側は、コンデンサＣ３（７５〜２００ｎＦ）を介して、Ｄ１＋端子Ｔ３１１と接続する（信号線Ｌ３２１）。送信側差動バッファ３０３の−側は、Ｄ１−端子Ｔ３１２と接続する（信号線Ｌ３２２）。受信側差動バッファ３５１の＋側は、Ｄ０＋端子Ｔ３６１と接続する（信号線Ｌ３７１）。受信側差動バッファ３５１の−側は、Ｄ０−端子Ｔ３６２と接続する（信号線Ｌ３７２）。２本の信号線Ｌ３２１、Ｌ３２２には終端抵抗Ｒ３１が接続され、２本の信号線Ｌ３７１、Ｌ３７２には終端抵抗Ｒ３２が接続されている。

送信側制御回路３０１は、各種の上り信号を生成し、Ｐ／Ｓ変換器３０２に複数の上り信号を並列に出力する。また、送信側制御回路３０１は、受信側制御回路３５３との間で制御信号の送信／受信を行う。

Ｐ／Ｓ変換器３０２は、送信側制御回路３０１から出力された並列の信号を直列の信号に変換し、送信側差動バッファ３０３に出力する。

送信側差動バッファ３０３は、Ｐ／Ｓ変換器３０２から出力されたシングルエンドの信号から差動信号に変換する。上り差動信号の＋側は、Ｄ１＋端子Ｔ３１１から、ホスト装置１００に出力される。上り差動信号の−側は、Ｄ１−端子Ｔ３１２から、接続中のホスト装置１００に出力される。

受信側差動バッファ３５１は、接続中のホスト装置１００から、Ｄ０＋端子Ｔ３６１、Ｄ０−端子Ｔ３６２を介して入力した下り差動信号をシングルエンドの信号に変換し、Ｓ／Ｐ変換器３５２に出力する。

Ｓ／Ｐ変換器３５２は、受信側差動バッファ３５１から出力された直列の信号を並列の信号に変換し、受信側制御回路３５３に出力する。

受信側制御回路３５３は、Ｓ／Ｐ変換器３５２から出力された各種の下り信号を復号する。また、受信側制御回路３５３は、振幅検出器３５４に対して振幅検出の指示を行う。また、受信側制御回路３５３は、送信側制御回路３０１との間で制御信号の送信／受信を行う。

＜レシーバ検出処理＞
次に、レシーバ検出器１０２におけるレシーバ検出処理の詳細について、図３を用いて説明する。

レシーバ検出器１０２は、切替スイッチ１０５が可動接点Ｔｍ１に接続した状態で、起動時における、信号線Ｌ１２１、Ｌ１２２の下り信号（送信信号）のコモン電圧を測定する。

レシーバが接続されている場合、コンデンサＣ１を充電する必要があるので、図３（ａ）に示すように、コモン電圧の立ち上がりが遅くなる。一方、レシーバが接続されていない場合、コンデンサＣ１を充電する必要がないので、図３（ｂ）に示すように、コモン電圧は早く立ち上がる。

レシーバ検出器１０２は、コモン電圧が所定の閾値電圧Ｖdetに達するまでに要した時間である立ち上がり時間ｔdetを測定する。そして、レシーバ検出器１０２は、立ち上がり時間ｔdetが所定の閾値時間Ｔdetより長い場合には、レシーバが接続されている（レシーバ有）と判定し、立ち上がり時間ｔdetが所定の閾値時間Ｔdetより短い場合には、レシーバが接続されていない（レシーバ無）と判定する。

＜カード種別識別処理＞
次に、本実施の形態に係るホスト装置１００によるカード種別識別処理の手順について、図４、図５、図６を用いて説明する。なお、初期状態（デフォルト）では、レシーバ検出器１０２はＯＦＦ状態であるとする。

まず、ホスト装置１００は、ＤＣ（Direct Current）結合において、ＳＤ規格で定められたＵＨＳ−ＩＩインターフェイスの検出を行う（ＳＴ１０１）。具体的には、送信側制御回路１０１が、図５に示すように、切替スイッチ１０５を可動接点Ｔｍ２に接続させ（ＤＣ結合）、所定の時間（例えば２００μｓ）、Ｄ０ライン４０１を介して、ホスト装置１００に装着されたメモリーカードＸにＳＴＢ．Ｌシンボルを送信する。ＳＴＢ．Ｌシンボルは、Ｄ０＋がＬｏｗレベル、かつＤ０−がＨｉｇｈレベルのＤＣ信号である。

メモリーカードＸは、ＵＨＳ−ＩＩカード２００であれば、ＵＨＳ−ＩＩインターフェイスを有しているので、ＳＴＢ．Ｌシンボルを認識できる。また、ＵＨＳ−ＩＩカード２００は、所定の時間（例えば２００μｓ）以内に、Ｄ１ライン４０２を介してホスト装置１００にＳＴＢ．Ｌシンボルを送信する。一方、メモリーカードＸは、シングルエンドカードあるいはＰＣＩｅカード３００であれば、ＳＴＢ．Ｌシンボルを認識できない。また、シングルエンドカードあるいはＰＣＩｅカード３００は、ホスト装置１００にＳＴＢ．Ｌシンボルを送信することもできない。

従って、ホスト装置１００は、ＳＴＢ．Ｌシンボルを送信してから所定の時間以内に、Ｄ１ライン４０２を介してＳＴＢ．Ｌシンボルを受信できた場合には、メモリーカードＸがＵＨＳ−ＩＩインターフェイスを有していると判定し（ＳＴ１０２：ＹＥＳ）、ＤＣ結合において、ＵＨＳ−ＩＩインターフェイスの初期化処理を実行する（ＳＴ１０３）。

一方、ホスト装置１００は、ＳＴＢ．Ｌシンボルを送信してから所定の時間以内に、Ｄ１ライン４０２を介してＳＴＢ．Ｌシンボルを受信できなかった場合には、メモリーカードＸがＵＨＳ−ＩＩインターフェイスを有していないと判定する（ＳＴ１０２：ＮＯ）。

その後、ホスト装置１００は、図６に示すように、送信側制御回路１０１が切替スイッチ１０５を可動接点Ｔｍ１に接続させることにより、送信側にコンデンサＣ１を接続させる（ＳＴ１０４）。

次に、ホスト装置１００は、ＡＣ（Alternating Current）結合において、ＰＣＩｅ規格で定められたＰＣＩｅインターフェイスの検出を行う（ＳＴ１０５）。具体的には、送信側制御回路１０１がレシーバ検出器１０２をＯＮにし、レシーバ検出器１０２が上述のレシーバ検出処理を行う。

メモリーカードＸは、ＰＣＩｅカード３００であれば、レシーバを有しているので、コモン電圧の立ち上がり時間ｔdetが所定の閾値時間Ｔdetより長くなる。一方、メモリーカードＸがシングルエンドカードであれば、レシーバを有していないので、コモン電圧の立ち上がり時間ｔdetが所定の閾値時間Ｔdetより短くなる。

従って、ホスト装置１００は、コモン電圧の立ち上がり時間ｔdetが所定の閾値時間Ｔdetより長い場合には、メモリーカードＸがＰＣＩｅインターフェイスを有していると判定し（ＳＴ１０６：ＹＥＳ）、ＡＣ結合において、ＰＣＩｅインターフェイスの初期化処理を実行する（ＳＴ１０７）。

一方、ホスト装置１００は、コモン電圧の立ち上がり時間ｔdetが所定の閾値時間Ｔdetより短い場合には、メモリーカードＸがＰＣＩｅインターフェイスを有していないと判定し（ＳＴ１０６：ＮＯ）、シングルエンドインターフェイスの初期化処理を実行する（ＳＴ１０８）。

以上のように、本実施の形態では、ＵＨＳ−ＩＩインターフェイス（ＤＣ結合方式）の検出、およびＰＣＩｅインターフェイス（ＡＣ結合方式）の検出を行う。これにより、ホスト装置１００が、装着されたメモリーカードの種別を自律的に識別できる。具体的には、ＵＨＳ−ＩＩに対応しているか否か、および、ＰＣＩｅに対応しているか否かを識別できる。したがって、メモリーカードに、新たなインターフェイスとして、ＰＣＩｅを導入することができ、より広範なホスト装置で高速メモリーカードを利用することができる。

（実施の形態２）
実施の形態２では、実施の形態１とは異なる方法によりカード種別を識別する場合について説明する。なお、実施の形態２において、ホスト装置１００、ＵＨＳ−ＩＩカード２００およびＰＣＩｅカード３００の構成は、実施の形態１で説明したものと同一であるので説明を省略する。

＜カード種別識別処理＞
次に、本実施の形態に係るホスト装置１００によるカード種別識別処理の手順について、図７、図８、図９を用いて説明する。

まず、ホスト装置１００は、ＡＣ結合において、レシーバの有無の検出を行う（ＳＴ２０１）。具体的には、送信側制御回路１０１が、レシーバ検出器１０２をＯＮにした状態にした後、図８に示すように、切替スイッチ１０５を可動接点Ｔｍ１に接続させることにより、送信側にコンデンサＣ１を接続させる。そして、レシーバ検出器１０２が上述のレシーバ検出処理を行う。

メモリーカードＸは、ＵＨＳ−ＩＩカード２００あるいはＰＣＩｅカード３００であれば、レシーバを有しているので、コモン電圧の立ち上がり時間ｔdetが所定の閾値時間Ｔdetより長くなる。一方、メモリーカードＸがシングルエンドカードであれば、レシーバを有していないので、コモン電圧の立ち上がり時間ｔdetが所定の閾値時間Ｔdetより短くなる。

従って、ホスト装置１００は、コモン電圧の立ち上がり時間ｔdetが所定の閾値時間Ｔdetより長い場合には、メモリーカードＸがレシーバを有していると判定する（ＳＴ２０２：ＹＥＳ）。

次に、ホスト装置１００は、ＡＣ結合のまま、メモリーカードＸとの間で、ＰＣＩｅインターフェイスの初期化処理の最初のステップであるリンク・ネゴシエーションを実行する（ＳＴ２０３）。具体的には、ホスト装置１００は、メモリーカードＸとの間で、トレーニング・シーケンス（ＡＣ信号）の送受信を行う。

メモリーカードＸは、ＰＣＩｅカード３００であれば、ＰＣＩｅインターフェイスを有しているので、トレーニング・シーケンスを正しく受信できる。また、ＰＣＩｅカード３００は、所定の時間以内に、Ｄ１ライン４０２を介してホスト装置１００にトレーニング・シーケンスを送信する。一方、メモリーカードＸは、シングルエンドカードあるいはＵＨＳ−ＩＩカード２００であれば、トレーニング・シーケンスを正しく受信できない。また、シングルエンドカードあるいはＵＨＳ−ＩＩカード２００は、ホスト装置１００にトレーニング・シーケンスを送信することもできない。

従って、ホスト装置１００は、トレーニング・シーケンスを受信でき、リンク・ネゴシエーションが成功した場合には、メモリーカードＸがＰＣＩｅインターフェイスを有していると判定し（ＳＴ２０４：ＹＥＳ）、ＡＣ結合において、ＰＣＩｅインターフェイスの初期化処理を実行する（ＳＴ２０５）。

一方、ホスト装置１００は、トレーニング・シーケンスを受信できず、リンク・ネゴシエーションが失敗した場合には、メモリーカードＸがＰＣＩｅインターフェイスを有していないと判定する（ＳＴ２０４：ＮＯ）。

その後、ホスト装置１００は、図９に示すように、送信側制御回路１０１が切替スイッチ１０５を可動接点Ｔｍ２に接続させることにより、送信側にコンデンサＣ１を切断させる（ＳＴ２０６）。

次に、ホスト装置１００は、ＳＤ規格で定められたＵＨＳ−ＩＩインターフェイス（ＤＣ結合方式）の検出を行う（ＳＴ２０７）。具体的には、送信側制御回路１０１が、レシーバ検出器１０２をＯＦＦにし、所定の時間（例えば２００μｓ）、Ｄ０ライン４０１を介して、メモリーカードＸにＳＴＢ．Ｌシンボルを送信する。

そして、ホスト装置１００は、ＳＴＢ．Ｌシンボルを送信してから所定の時間以内に、Ｄ１ライン４０２を介してＳＴＢ．Ｌシンボルを受信できた場合には、メモリーカードＸがＵＨＳ−ＩＩインターフェイスを有していると判定し（ＳＴ２０８：ＹＥＳ）、ＤＣ結合において、ＵＨＳ−ＩＩインターフェイスの初期化処理を実行する（ＳＴ２０９）。

一方、ホスト装置１００は、ＳＴＢ．Ｌシンボルを送信してから所定の時間以内に、Ｄ１ライン４０２を介してＳＴＢ．Ｌシンボルを受信できなかった場合には、メモリーカードＸがＵＨＳ−ＩＩインターフェイスを有していないと判定し（ＳＴ２０８：ＮＯ）、シングルエンドインターフェイスの初期化処理を実行する（ＳＴ２１０）。

なお、ＳＴ２０８でＮＯに分岐するフローは異常系である。例えば、Ｄ０ライン４０１あるいはＤ１ライン４０２のコネクタとメモリーカードの端子との間にゴミ等が付着したために接触が良くない状態の場合には、レシーバを有していると検出した（ＳＴ２０２：ＹＥＳ）にも係わらず、ＳＴＢ．Ｌハンドシェークが正常に行えない異常状態が起きる場合がある。ＳＴ２０８の判定を行うことにより、上記の異常状態を確認できる。

また、ＳＴ２０２において、ホスト装置１００は、コモン電圧の立ち上がり時間ｔdetが所定の閾値時間Ｔdetより短い場合にも、メモリーカードＸがレシーバを有していないと判定し（ＳＴ２０２：ＮＯ）、シングルエンドインターフェイスの初期化処理を実行する（ＳＴ２１０）。

以上のように、本実施の形態では、レシーバの有無の検出、およびＰＣＩｅインターフェイス（ＡＣ結合方式）の検出を行う。これにより、ホスト装置１００が、装着されたメモリーカードの種別を自律的に識別できる。具体的には、ＵＨＳ−ＩＩに対応しているか否か、および、ＰＣＩｅに対応しているか否かを識別できる。したがって、メモリーカードに、新たなインターフェイスとして、ＰＣＩｅを導入することができ、より広範なホスト装置で高速メモリーカードを利用することができる。

＜その他＞
なお、上記の各実施の形態のカード種別識別処理における時間は一例であり、実装可能な範囲であれば他の数値でも構わない。

本開示は、メモリーカードを接続可能なホスト装置に用いるに好適である。

１００ ホスト装置
１０１、２０１、３０１ 送信側制御回路（Ｔｘ回路）
１０２ レシーバ検出器
１０３、２０２、３０２ Ｐ／Ｓ変換器
１０４、２０３、３０３ 送信側差動バッファ
１０５ 切替スイッチ
１５１、２５１、３５１ 受信側差動バッファ
１５２、２５２、３５２ Ｓ／Ｐ変換器
１５３、２５３、３５３ 受信側制御回路（Ｒｘ回路）
１５４、２５４ 振幅検出器
２００ ＵＨＳ−ＩＩカード
３００ ＰＣＩｅカード

Claims (6)

1. シングルエンドのインターフェイスをサポートする第１のメモリーカード、差動信号を用いたＵＨＳ−ＩＩのインターフェイスをサポートする第２のメモリーカード、差動信号を用いたＰＣＩｅ（Peripheral Component Interconnect Express）のインターフェイスをサポートする第３のメモリーカードのいずれも装着可能なホスト装置であって、
   装着されたメモリーカードと、ＤＣ（Direct Current）結合あるいはＡＣ（Alternating Current）結合した状態で、差動信号を送受信する通信部と、
   ＤＣ結合における前記装着されたメモリーカードからの第１信号の受信の有無を判定する第１判定、ＡＣ結合におけるコモン電圧の立ち上がり時間に基づくレシーバの接続の有無を判定する第２判定、ＡＣ結合における前記装着されたメモリーカードからの第２信号の受信の有無を判定する第３判定のいずれか２つの判定結果に基づいて、前記装着されたメモリーカードが、前記第１のメモリーカード、前記第２のメモリーカード、前記第３のメモリーカードのいずれであるかを識別する識別部と、
   を具備するホスト装置。
2. 前記識別部は、
   前記第２判定において、前記コモン電圧が閾値電圧に達するまでの立ち上がり時間が、閾値時間よりも長い場合には前記レシーバが接続されていると判定し、前記閾値時間よりも短い場合には前記レシーバが接続されていないと判定する、
   請求項１記載のホスト装置。
3. 前記識別部は、
   前記第１判定において、前記第１信号を受信した場合には、前記装着されたメモリーカードが前記第２のメモリーカードであると識別し、
   前記第１判定において、前記第１信号を受信しなかった場合、前記第２判定において、前記レシーバが接続されている場合には、前記装着されたメモリーカードが前記第３のメモリーカードであると識別し、前記レシーバが接続されていない場合には、前記装着されたメモリーカードが前記第１のメモリーカードであると識別する、
   請求項１または２に記載のホスト装置。
4. 前記識別部は、
   前記第２判定において、前記レシーバが接続されていない場合には、前記装着されたメモリーカードが前記第１のメモリーカードであると識別し、
   前記第２判定において、前記レシーバが接続されている場合に、前記第３判定において、前記第２信号を受信した場合には、前記装着されたメモリーカードが前記第３のメモリーカードであると識別し、前記第２信号を受信しなかった場合には、前記装着されたメモリーカードが前記第２のメモリーカードであると識別する、
   請求項１または２に記載のホスト装置。
5. シングルエンドのインターフェイスをサポートする第１のメモリーカード、差動信号を用いたＵＨＳ−ＩＩのインターフェイスをサポートする第２のメモリーカード、差動信号を用いたＰＣＩｅ（Peripheral Component Interconnect Express）のインターフェイスをサポートする第３のメモリーカードのいずれも装着可能なホスト装置による、装着されたメモリーカードの識別方法であって、
   ＤＣ結合における前記装着されたメモリーカードからの第１信号の受信の有無を判定し、
   前記第１信号を受信した場合には、前記装着されたメモリーカードが前記第２のメモリーカードであると識別し、
   前記第１信号を受信しなかった場合には、ＡＣ結合におけるコモン電圧の立ち上がり時間に基づくレシーバの接続の有無を判定し、
   前記レシーバが接続されている場合には、前記装着されたメモリーカードが前記第３のメモリーカードであると識別し、
   前記レシーバが接続されていない場合には、前記装着されたメモリーカードが前記第１のメモリーカードであると識別する、
   識別方法。
6. シングルエンドのインターフェイスをサポートする第１のメモリーカード、差動信号を用いたＵＨＳ−ＩＩのインターフェイスをサポートする第２のメモリーカード、差動信号を用いたＰＣＩｅ（Peripheral Component Interconnect Express）のインターフェイスをサポートする第３のメモリーカードのいずれも装着可能なホスト装置による、装着されたメモリーカードの識別方法であって、
   ＡＣ結合におけるコモン電圧の立ち上がり時間に基づくレシーバの接続の有無を判定し、
   前記レシーバが接続されていない場合には、前記装着されたメモリーカードが前記第１のメモリーカードであると識別し、
   前記レシーバが接続されている場合には、ＡＣ結合における前記装着されたメモリーカードからの第２信号の受信の有無を判定し、
   前記第２信号を受信した場合には、前記装着されたメモリーカードが前記第３のメモリーカードであると識別し、
   前記第２信号を受信しなかった場合には、前記装着されたメモリーカードが前記第２のメモリーカードであると識別する、
   識別方法。

Images