TWI405087B - 用於差分資料傳輸之快閃記憶卡 - Google Patents

Description

用於差分資料傳輸之快閃記憶卡

本發明為共同申請之美國專利申請號第10/708,172號，於西元2002年12月4日所提出之“Dual-Personality Extended-USB Plug and Receptacle with PCI-Express or Serial-AT-Attachment Extensions(具有週邊裝置元件連接快遞或串列式進階附加技術擴充功能的雙用途之擴充式通用串列匯排流插頭和插座)”之美國專利案的部份延續案(continuation in part；CIP)。

本發明係關於一種可移動式記憶卡介面，更特別的是，本發明係關於用於快閃記憶卡之高速且低耗能之介面。

快閃記憶卡廣泛用來儲存藉由數位攝影機所拍攝的數位影像。安全數位記憶卡(Secure Digital；SD)格式是一種很有用的記憶卡格式，為較早發展的多媒體記憶卡(Multi Media Card；MMC)格式之擴充，安全數位記憶卡(SD)是薄的且具有如同郵票大小的面積。另一種數位檔案記憶卡格式為索尼(Sony)公司所推出的記憶棒記憶卡(Memory Stick；MS)，其外觀有點像是一片口香糖。而緊密快閃記憶卡(Compact Flash；CF)為另一種快閃記憶卡類型，概略為方形，其尺寸較多媒體記憶卡(MMC)與安全數位記憶卡(SD)大一些。

快閃記憶卡也可用來作為其他裝置的附加記憶卡(add-on memory cards)，這些裝置可譬如為攜帶型音樂播放器(portable music players)、個人數位助理(personal digital assistants；PDA)、手機、甚至是筆記型電腦。快閃記憶卡具備熱插拔(hot swappable)功能，從而使用戶能夠方便地插入和移除快閃記憶卡，而無需重新啟動或電源開機。由於快閃記憶卡體積小、又耐用，且攜帶方便，可以藉由將資料檔複製到快閃記憶卡，使得資料檔能夠很容易地傳輸於電子設備之間。值得注意的是，某些記憶卡格式(例如，安全數位記憶卡(SD)和緊密快閃記憶卡(CF))，並不僅限於用作快閃記憶卡，還可用於其他應用，如通訊收發器。

傳統上，快閃記憶卡是經由一個或多個時脈串列資料線(clocked serial data lines)來傳輸資料，意即，串列資料是根據單一時脈線所提供的時脈訊號來透過每一資料線進行傳輸。因此，傳統的快閃記憶卡的資料傳輸速率會受限於主機時脈速率(host clock rate)。例如，第1A圖顯示一種介於傳統多媒體記憶卡(MMC)110和傳統主機裝置130(即電子裝置，如數位相機或MP3播放器)之間的介面。主機裝置130包括插座131和主機記憶卡控制器120，用以和多媒體記憶卡110通訊。主機記憶卡控制器120包括多媒體記憶卡資料路徑121、多媒體記憶卡協定控制器(處理器)122、以及應用轉換器123。與此同時，多媒體記憶卡110包括多媒體記憶卡資料路徑111、多媒體記憶卡協定控制器(處理器)112、以及記憶體陣列113。

多媒體記憶卡資料路徑121和111分別提供了相同的基本功能給主機記憶卡控制器120和多媒體記憶卡110，亦即，將分別來自多媒體記憶卡協定控制器122和112之多媒體記憶卡專屬的控制訊號CTRL和資料訊號DAT，分別轉換為時脈命令訊號CMD和串列資料訊號SDAT，這些訊號係可以透過多媒體記憶卡匯流排150而傳輸於主機記憶卡控制器120和多媒體記憶卡110之間。串列資料訊號SDAT和時脈命令訊號CMD是由多媒體記憶卡資料路徑121所產生的時脈訊號CLK進行時脈控制。多媒體記憶卡資料路徑121和111也將接收到的串列資料訊號SDAT和時脈命令訊號CMD分別轉換為多媒體記憶卡專屬的資料訊號DAT和狀態訊號ST。在這些資料轉換的過程中，多媒體記憶卡資料路徑121和111提供輸入的串列資料訊號SDAT和時脈命令訊號CMD由串列轉換成平行(serial to parallel)，並提供了由平行轉到串列(parallel to serial)的轉換以產生輸出的串列資料訊號SDAT和時脈命令訊號CMD，去執行訊框偵測(frame detection)，以確保正確的記憶體陣列113之讀取/寫入操作，並進行錯誤檢查(典型的循環冗餘檢查(CRC)檢查串列資料訊號SDAT和時脈命令訊號CMD)。

分別在主機記憶卡控制器120和多媒體記憶卡110中之多媒體記憶卡協定控制器122和112，則執行適當的操作，來回應多媒體記憶卡專屬的控制訊號CTRL、狀態訊號ST和資料訊號DAT。而在主機記憶卡控制器120中之多媒體記憶卡協定控制器122與在多媒體記憶卡110中之多媒體記憶卡協定控制器112的主要區別在於，多媒體記憶卡協定控制器122是基於應用轉換器123的控制之下操作，去請求多媒體記憶卡110的讀取和寫入操作，而多媒體記憶卡協定控制器112則藉由控制記憶體陣列113來回應那些讀取和寫入請求。關於多媒體記憶卡通訊協定係於版本3.31的多媒體記憶卡規範中有更詳細的描述。

為了要執行在主機記憶卡控制器120和多媒體記憶卡110之間的資料傳輸，多媒體記憶卡110首先要插入插座131(為了清楚描述內容故第1A圖未顯示此插入過程)以初始化多媒體記憶卡110。應用轉換器123指示多媒體記憶卡協定控制器122去提供適當的多媒體記憶卡專屬的控制訊號CTRL(譬如，執行讀取操作)與被適當地格式化的資料訊號DAT(譬如，讀取位址)給多媒體記憶卡資料路徑121，從而產生多媒體記憶卡專屬的命令訊號CMD與串列資料訊號SDAT(由時脈訊號CLK進行時脈控制)。應用轉換器123通常可以被視為主機專屬的通訊與記憶卡專屬的通訊之間的橋樑。

在多媒體記憶卡110上的多媒體記憶卡資料路徑111會接收命令訊號CMD與串列資料訊號SDAT，並且將這些訊號轉換回適當的狀態訊號ST(譬如，讀取操作)和資料訊號(例如，讀取位址)。針對這些訊號，多媒體記憶卡協定控制器112會執行讀取或寫入操作於記憶體陣列113上，並經由控制訊號CTRL(例如，讀取成功)和資料訊號DAT(例如，讀取資料)來產生一個適當的回應。多媒體記憶卡資料路徑111會將這些訊號轉換成時脈命令訊號CMD與串列資料訊號SDAT，並傳送到在主機記憶卡控制器120上的多媒體記憶卡資料路徑121，轉而將時脈命令訊號CMD與串列資料訊號SDAT轉換成一個適當的狀態訊號ST(例如，有效讀取資料)和資料訊號DAT(例如，讀取資料)。最後，多媒體記憶卡協定控制器122會提供來自狀態訊號ST和資料訊號DAT之確認資訊以及/或資料訊號給主機裝置130(直接或透過應用轉換器123)。

在這種方式下，資料傳輸被提供於主機裝置130和多媒體記憶卡110之間。這種通訊作業的執行速度越快，則多媒體記憶卡就越能夠處理更大的資料檔(例如，高畫素數位相機的影像檔或影片檔)。由於多媒體記憶卡使用了時脈資料傳輸協定(clocked data transfer protocol)，在主機裝置130和多媒體記憶卡110之間的資料頻寬(data bandwidth)是由時脈訊號CLK的頻率和傳輸串列資料SDAT的資料線數量所決定。

例如，第1B圖顯示版本3.31的多媒體記憶卡110A之機械外觀規格(意即，多媒體記憶卡110A符合版本3.31的多媒體記憶卡規範)。多媒體記憶卡110A包括7個接觸墊(接腳)，以及如以下表1所示之接腳分配表。

如表1所示，接腳3、4和6是電源接腳，並分別準備接收工作電壓VSS1、VDD和VSS2。接腳2是一個輸入/輸出(I/O)接腳，用於接收和響應時脈命令訊號CMD，而接腳5是用於接收時脈訊號CLK。最後，接腳7是一個輸入/輸出(I/O)接腳，用於傳輸資料進出多媒體記憶卡110A(接腳1未使用於版本3.31的多媒體記憶卡規範)。因此，由於多媒體記憶卡110A只包含單一資料接腳(接腳7)，提高資料傳輸速率的唯一方法是藉由增加提供於接腳5的時脈訊號CLK之頻率。然而，由於訊號的傳播延遲(propagation delays)和寄生效應(parasitics)(例如，雜散電容和接觸電阻)，使得傳送到多媒體記憶卡匯流排的訊號發生衰減，多媒體記憶卡主機控制器的最大時脈頻率一般僅限於20兆赫(MHz)。因此，多媒體記憶卡的最大資料傳輸速率為2.5MB/秒。

為了克服這個資料頻寬的限制，最新的多媒體記憶卡規範4.0在機械外觀規格中增加了接腳數目。第1C圖係顯示多媒體記憶卡規範4.0之多媒體記憶卡110B的機械外觀規格，其具有傳統的接腳分配，列示於以下表2。

多媒體記憶卡110B包括了多媒體記憶卡110A所呈現的所有接腳(如第1B圖)，並增加了另外的6個接腳8～13，以提供額外的資料路徑。並且，接腳1是未使用於版本3.31的多媒體記憶卡規範，也被用來提供版本4.0之多媒體記憶卡110B的資料路徑。該用於版本4.0之多媒體記憶卡110B的接腳分配，如第1C圖所示，提供了一個8位元(bit)寬的資料匯流排線，能夠具備52MB/秒的資料頻寬、52兆赫之主機時脈頻率。

然而，值得注意的是，這種藉由增加資料輸入/輸出(I/O)接腳數量來提高資料頻寬的方法，對於普遍趨向減少快閃記憶卡尺寸上會造成反效果。此外，增加資料接腳也相對提高了快閃記憶卡的功率損耗，特別是在使用快閃記憶卡的電池供電裝置上會造成問題。

安全數位記憶卡與多媒體記憶卡具有互補性的記憶卡介面，因此時常會將其歸併在一起而稱為安全數位/多媒體記憶卡(SD/MMC cards)，一個版本3.31之多媒體記憶卡具有7個接觸墊，而一個安全數位記憶卡則具有9個接觸墊。因此，多媒體記憶卡可以適用於安全數位記憶卡插槽，而安全數位記憶卡有時可以適用於多媒體記憶卡插槽(安全數位記憶卡常態略厚於多媒體記憶卡，因此有可能無法適用於部份的多媒體記憶卡插槽)，然而，主機必須決定所插入插槽的記憶卡是何種記憶卡，當多媒體記憶卡插入時，只有7個接觸墊被使用，而其他額外兩個接觸墊則於偵測到安全數位記憶卡插入插槽時才會被用到。

第2A圖係繪示習知主機執行例行性記憶卡偵測之流程示意圖，主機，譬如為個人電腦主機，於記憶卡插入插槽時進行偵測，如步驟200，譬如藉由偵測記憶卡偵測(card detect；CD)接腳，其藉由安全數位記憶卡之電阻來予以上拉(pull high)，或是藉由多媒體/安全數位記憶卡上之機械開關致動特性來偵測。主機發送包含有CMD55命令的一序列命令到插入的記憶卡，如步驟202，假如記憶卡並未適當回應此一CMD55命令，如步驟204，則此插入的記憶卡為多媒體記憶卡，而不是安全數位記憶卡。在此一例子中，包含有CMD1命令的一序列命令被傳送到多媒體記憶卡，如步驟206，然後，多媒體記憶卡會被一序列命令予以初始化，此一序列命令可譬如為主機讀取位於多媒體記憶卡上的配置註冊器，如步驟208，然後，主機可以使用多媒體記憶卡所分享的7個接腳來與多媒體記憶卡進行通訊。

假如插入的記憶卡適當回應CMD55命令，如步驟204，則此一插入的記憶卡可能為安全數位記憶卡，接續進一步發送包含有進階指令ACMD41的命令到插入的記憶卡，如步驟210，假如此一記憶卡不能適當地回應進階指令ACMD41，如步驟212，則此記憶卡為故障失效的，如步驟214。

假如此記憶卡適當地回應了ACMD41指令，如步驟212，則此記憶卡為安全數位記憶卡，接著，藉由一串列指令來予以將安全數位記憶卡初始化，譬如可為主機讀取安全數位記憶卡上的配置註冊器(configuration registers)，如步驟216，主機使用了安全數位記憶卡介面的9個接腳來與安全數位記憶卡溝通，主機可以使用安全數位記憶卡介面的一條資料訊號線或是多到四條資料訊號線來進行溝通，其係依照溝通的環境而定(譬如資料結構、記憶卡插槽連接的品質等)，儲存於安全數位記憶卡的資料可以藉由高階安全協定來予以加密(encrypted)。

第2B圖係為習知藉由安全數位記憶卡執行的例行性偵測回應的流程示意圖，當插入主機插槽並通電後，安全數位記憶卡藉由接觸墊予以供電，如步驟220，然後記憶卡初始化例行程序啟動，如步驟222，其中可能包含有各種的內部自我檢測，安全數位記憶卡內部的控制器將執行這些例行程序、啟動外部介面，接著並等待(與回應)來自於主機的指令。記憶卡中的安全數位記憶卡控制器等待來自於主機的指令CMD55，如步驟224，以及來自於主機的指令ACDM41，如步驟226，然後回應操作狀態註冊器(Operating Conditions Register；OCR)給予主機，如步驟228。此時，安全數位記憶卡則等待來自於主機的進一步指令，如步驟230，安全數位記憶卡介面所有的9個接腳都會被用到。

值得注意的是，因為安全數位記憶卡有較多於版本3.31的多媒體記憶卡之接腳，因此，安全數位記憶卡的傳輸速率會高於版本3.31的多媒體記憶卡。目前安全數位記憶卡介面支援最高100Mb/秒的傳輸速率，對於許多應用層面來說已經相當足夠。然而，部份的應用，譬如為全動視訊(full motion video；FMV)的儲存或是傳送，則需要有更高的傳輸速率，而未來的應用也只會變得使用更大量頻寬(bandwidth intensive)。因此，安全數位記憶卡介面勢必面臨頻寬(以及能源)的議題，近似於對應第1B、1C圖所描述的多媒體記憶卡介面，其他的快閃記憶卡協定皆使用時脈資料傳輸方法論，因此也會面臨類似的頻寬限制問題。

其他非使用在快閃記憶卡的匯流排介面有時也會提供較高的傳輸速率，舉例來說，通用串列匯流排(Universal Serial Bus；USB)最高可達480Mb/秒的傳輸速率，而週邊裝置元件連接快遞(Peripheral Component Interconnect Express；PCIE)最高可達2.5Gb/秒的傳輸速率與串列式進階附加技術(Serial Advanced Technology Attachment；SATA)最高可達到1.5Gb/秒和3.0Gb/秒的傳輸速率，則是次世代裝置的高速串列匯流排介面的兩個例子，然而，由於其較大介面尺寸的需求，因此PCIE以及SATA幾乎都作為個人電腦的內部擴充介面，舉例來說，SATA介面需要兩個分開的連接器，一個7個接腳的連接器，用以承載訊號，另一個15個接腳的連接器，用來提供所需電力。

兩個經常用來作為個人電腦外部週邊裝置所使用的匯流排介面，分別為IEEE 1394(Firewire；火線)以及串列小型計算機系統介面(Serial Attached Small Computer System Interface；Serial Attached SCSI)，可以提供高速資料頻寬，Firewire支援到最高3.2Gb/秒的資料傳輸速率，而SCSI支援到1.5Gb/秒或是3.0Gb/秒的資料傳輸速率；這些資料傳輸的速率皆為安全數位記憶卡之最大資料傳輸速率的5到32倍快。

一種新的可移動式記憶卡外觀規格為熟知的ExpressCard，其係由國際個人電腦記憶卡協會(Personal Computer Memory Card International Association；PCMCIA)、週邊裝置元件連接(PCI)以及通用串列匯流排(USB)標準群組所發展而來，ExpressCard概略為75毫米長、34毫米寬、以及5毫米厚，且具有ExpressCard連接器，並且以同一個26接腳的記憶卡連接器來同時提供USB以及PCIE的介面，然而，ExpressCard的較大的26個接腳的連接器卻反而限制了他的用途，並且增大了使用ExpressCard連接器的裝置的整體尺寸。

因此，部份匯流排介面可以提供比習知快閃記憶卡高許多的資料傳輸速率，然而，這些匯流排介面之較大的連接器尺寸(同時也增加了供電的需求)使其無法與一般較小外觀規格且較低耗能的快閃記憶卡相容，因此，目前亟需一種快閃記憶卡與協定，允許增加資料傳輸的頻寬，同時無需要增加介面的尺寸以及/或電能的消耗。

為了解決習知快閃記憶卡頻寬限制的問題，快閃記憶卡協定可以藉由提供差分資料傳輸來實現，當將時脈資料傳輸方法論(methodologies)取代為差分資料傳輸來增加資料頻寬以及降低耗能的同時，快閃記憶卡之現存的物理、電子規格仍可以予以繼續保留。根據本發明所揭露的一個實施例，習知的快閃記憶卡介面協定之時脈(CLK)與命令(CMD)電路同樣也可以予以保留，來提供回溯(也就是舊的(legacy))之相容性以及提供記憶卡的初始化。

在一個實施例中，快閃記憶卡(譬如為多媒體記憶卡、安全數位記憶卡、緊密快閃記憶卡、或是記憶棒記憶卡等等)可以包含有快閃記憶體陣列、用來存取快閃記憶體陣列的協定控制器、以及差分資料路徑(differential datapath)，其中差分資料路徑用以將輸入差分訊號轉換為輸入資料以及/或是狀態訊號給予協定控制器、以及將來自協定控制器的輸出資料訊號以及/或是控制訊號轉換為輸出差分訊號。

在另一個實施例中，設定來接收快閃記憶卡的主機裝置可包含有主機記憶卡轉接器，且主機記憶卡轉接器包含有執行特定記憶卡通訊的協定控制器、提供特定應用通訊以及協定控制器之間橋樑的應用轉接器、以及差分資料路徑，其中，差分資料路徑用以將輸入差分訊號轉換為輸入資料以及/或是狀態訊號給予協定控制器、以及將來自於協定控制器的輸出資料以及/或是控制訊號轉換為輸出差分訊號。

在另一個實施例中，快閃記憶卡以及/或是位於主機裝置的主機記憶卡轉接器可以更包含有舊有(legacy)資料路徑，分別用以將輸入時脈資料以及命令訊號轉換為輸入資料以及/或是狀態訊號給予協定控制器，以及將來自於協定控制器的輸出資料以及/或是控制訊號分別轉換為輸出時脈資料以及/或是命令訊號，舊有資料路徑的存在可以允許快閃記憶卡以及/或是主機裝置可以分別與習知(也就是以時脈資料為基礎)主機裝置以及或是快閃記憶卡進行通訊。

在另一個實施例中，位於快閃記憶卡以及/或是主機記憶卡轉接器的協定控制器可以是標準的協定控制器(譬如多媒體記憶卡、安全數位記憶卡或是記憶棒記憶卡協定控制器)，只要差分資料路徑可以適當地將來自特定記憶卡的通訊轉換為差分通訊即可，因此，差分資料傳輸的功能可以在現存的主機裝置中容易地被予以實現(譬如，透過硬體更換或是韌體的更新)。

為使對本發明的目的、特徵及其功能有進一步的了解，茲配合圖式詳細說明如下：

習知的快閃記憶卡以及使用這些快閃記憶卡的裝置具有相對較低的資料傳輸速率，因而可限制這些快閃記憶卡在使用大量頻寬(bandwidth intensive)的應用程式上之施行。藉由致能供快閃記憶卡使用的差分資料傳輸協定，輸出/輸入這些快閃記憶卡的資料傳輸速率可以顯著地提高，而不需要額外的接腳或是增加整體記憶卡的尺寸。

差分資料傳輸功能可以結合舊有(legacy)功能(時脈資料傳輸)來增加快閃記憶卡的相容性。舉例來說，一個調整來使用高速串列匯流排的安全數位記憶卡可以被稱為超高速安全數位記憶卡(Very-high-speed SD card；VSD card)，而能與超高速安全數位記憶卡溝通的主機則為超高速安全數位記憶卡主機，具有舊有功能的超高速安全數位記憶卡，當插入舊有安全數位記憶卡主機時可以作為安全數位記憶卡使用，具有舊有功能之超高速安全數位記憶卡主機也可以讀取插入的安全數位記憶卡，因此，超高速安全數位記憶卡與主機是回溯相容(backward compatible)的。

舉例來說，第3圖繪示安全數位記憶卡主機38接收多媒體記憶卡(MMC card)32、安全數位記憶卡(SD card)30、或是超高速安全數位記憶卡(VSD card)34，主機38包含舊有安全數位記憶卡主機控制器39，可偵測並接收安全數位記憶卡30或多媒體記憶卡32。而當超高速安全數位記憶卡34插入時，安全數位記憶卡主機控制器39會偵測為一個安全數位記憶卡，並將超高速安全數位記憶卡34設定為操作在標準9個接腳以及安全數位記憶卡匯流排36的安全數位記憶卡。

多媒體記憶卡32僅具有7個接觸墊，因此數位記憶卡匯流排36會相較於安全數位記憶卡30而少使用2根接線，換句話說，安全數位記憶卡30具有兩個額外的接觸墊，是多媒體記憶卡32所沒有的，具體來說，一個額外的接觸墊增加在安全數位記憶卡30形成斜角的邊緣，另一個額外的接觸墊則增加在7個接觸墊的另外一側。而超高速安全數位記憶卡34具有與安全數位記憶卡30相同的9個接觸墊的配置，並且可以透過安全數位記憶卡匯流排36使用標準的安全數位記憶卡介面和協定來與安全數位記憶卡主機38溝通。

第4圖繪示擴充式超高速安全數位記憶卡主機42，而可接收多媒體記憶卡32、安全數位記憶卡30、或是超高速安全數位記憶卡34。擴充式超高速安全數位記憶卡主機42是一個可以偵測並可接收多媒體記憶卡32、安全數位記憶卡30、或是超高速安全數位記憶卡34的超高速安全記憶卡主機。當多媒體記憶卡32插入時，擴充式超高速安全數位記憶卡主機42利用超高速安全數位記憶卡匯流排40的7個接腳，使用多媒體記憶卡接腳與協定來進行溝通；而當安全數位記憶卡30插入時，擴充式超高速安全數位記憶卡主機42利用超高速安全數位記憶卡匯流排40的9個接腳，使用安全數位記憶卡接腳與協定來進行溝通。

當超高速安全數位記憶卡34插入時，位於擴充式超高速安全數位記憶卡主機42的超高速安全數位記憶卡主機控制器41會偵測為一個超高速安全數位記憶卡，並且設置超高速安全數位記憶卡34操作在擴充模式(extended mode)，而透過超高速安全數位記憶卡匯流排40使用譬如為通 用串列匯流排(USB)的高速串列匯流排標準來進行傳輸。較高頻寬資料傳輸也可透過超高速安全數位記憶卡匯流排40使用譬如為通用串列匯流排、IEEE 1394、SATA或是PCI Express等串列匯流排標準來進行。

超高速安全數位記憶卡34具有與安全數位記憶卡30相同的9個接觸墊的配置，然而卻包含內部控制器(圖中未示)，而可耦接內部串列匯流排控制器至接觸墊，而非一般的安全數位記憶卡控制器。舉例來說，當超高速安全數位記憶卡34操作於擴充式超高速安全數位記憶卡模式時，超高速安全數位記憶卡34內部的通用串列匯流排控制器可以耦接到該一些接觸墊上。

第5圖為擴充式超高速安全數位記憶卡透過超高速安全數位記憶卡主機來執行例行性偵測的流程示意圖。主機，譬如為個人電腦主機，於記憶卡插入插槽時偵測，如步驟240，譬如藉由偵測記憶卡偵測接腳(card detect(CD)pin)由安全數位記憶卡或是超高速安全數位記憶卡上之電阻來予以上拉(pull high)，或是藉由偵測記憶卡開關由記憶卡上之機械特性來予以開動。超高速安全數位記憶卡主機發送一包含CMD55指令的串列指令到所插入的記憶卡，如步驟242，假如記憶卡沒有適當回應CMD55指令，如步驟244，則此記憶卡可能為多媒體記憶卡或是單一模式的記憶卡，而非安全數位記憶卡或是超高速安全數位記憶卡。接著，傳送包含有CMD1指令的串列指令到記憶卡，如步驟246，假使記憶卡適當回應了CMD1指令，則此記憶卡為多媒體記憶卡，接著，將多媒體記憶卡藉由串列指令來予以初始化，譬如主機讀取多媒體記憶卡上的配置註冊器(configuration registers)，如步驟248，主機使用共用的7個接腳來與多媒體記憶卡進行溝通，假如記 憶卡並未適當回應，則主機可能試著藉由切換到不同的模式來與記憶卡溝通。

假如所插入的記憶卡適當地回應了CMD55指令，如步驟244，則此記憶卡可能為超高速安全數位記憶卡或是安全數位記憶卡，接著進一步傳送包含有進階超高速安全數位記憶卡指令ACMD1的指令，如步驟250，假如記憶卡並未適當回應ACMD1指令，如步驟252，則此記憶卡將不可能為超高速安全數位記憶卡。則將再次發送CMD55指令以及接續的ACMD41指令的串列指令，如步驟254，其中ACMD1指令是一個特殊定義的進階指令，僅有超高速安全數位記憶卡會以預期中的方式來回應，舉例來說，超高速安全數位記憶卡可能回應一個僅由超高速安全數位記憶卡使用的獨一無二的編碼(unique code)。

假如記憶卡適當地回應了CMD55指令以及ACMD41指令，如步驟256，則此記憶卡為安全數位記憶卡，接著，藉由串列指令來予以將安全數位記憶卡初始化，譬如主機讀取安全數位記憶卡上的配置註冊器(configuration registers)，如步驟258。主機使用了安全數位記憶卡介面的9個接腳來與安全數位記憶卡溝通，主機可以使用安全數位記憶卡介面的一條資料訊號線或是多到四條資料訊號線來進行溝通，儲存於安全數位記憶卡的資料可以藉由高階安全協定來予以加密(encrypted)。

假如記憶卡並未適當地回應CMD55指令以及ACMD41指令，如步驟256，則此記憶卡為其他種類的記憶卡，然後可以執行進一步的記憶卡辨識，或是例行性記憶卡偵測失敗。

假如記憶卡適當地回應了ACMD1指令，如步驟252，則此記憶卡為超 高速安全數位記憶卡，如步驟262，擴充式主機可以藉由記憶卡針對此一指令或是其他指令的回應來予以分析，如步驟264，而建立超高速安全數位記憶卡的用途與屬性(personality and capabilities)，如步驟266。

超高速安全數位記憶卡接著被一串列命令予以初始化，譬如主機讀取超高速安全數位記憶卡上的配置註冊器(configuration registers)，如步驟268。其中一個擴充式串列匯流排協定處理器被啟動，並且連接到部份的超高速安全數位記憶卡的9個接觸墊，而允許擴充模式下的資料傳輸。

第6圖為藉由超高速安全數位記憶卡來執行的超高速安全數位記憶卡例行性偵測回應的流程示意圖。當插入主機插槽並通電後，超高速安全數位記憶卡藉由接觸墊予以供電，如步驟280，然後記憶卡初始化例行程序啟動，如步驟282，其中，可能包含有各種的內部自我檢測，超高速安全數位記憶卡內部的控制器將執行這些例行程序、啟動外部介面，接著並等待來自於主機的指令，假如此乃是單一模式的記憶卡，接著記憶卡會等待主機來切換至相同模式來溝通，假如不是一個單一模式的記憶卡，則將等待來自於主機的CMD55指令，如步驟284。

當來自於主機的CMD55指令接收後，超高速安全數位記憶卡控制器將等待來自於主機的ACMD1指令，如步驟286，藉由顯示記憶卡支援且可用的擴充式串列匯流排協定的方式，超高速安全數位記憶卡回應來自於超高速安全數位記憶卡主機的ACMD1指令，如步驟288，主機將由列表中選擇一個主機也支援的可用協定，記憶卡改變其匯流排傳輸器來連接至其中一個擴充式串列匯流排協定處理器到部份的安全數位記憶卡之9個接腳，如步驟290，舉例來說，可能支援通用串列匯流排。

主機傳送一個指令到超高速安全數位記憶體，來指示所採用的協定，如步驟292，超高速安全數位記憶卡接著將初始化所選擇的協定處理器，並將其耦接到超高速安全數位記憶卡匯流排之適當接腳，然後，超高速安全數位記憶卡將接受到來自於主機的進一步指令，如步驟294。

系統方塊圖，第7～8圖

第7圖為具有超高速安全數位記憶卡連接器插槽50的主機51系統，其支援擴充模式的通訊，而可插入多媒體記憶卡32、安全數位記憶卡30、或是超高速安全數位記憶卡34到主機51之超高速安全數位記憶卡連接器插槽50，每一個記憶卡將可在各自的標準模式下操作。

主機51具有處理器系統68，用以執行包含記憶卡管理程式、匯流排排程程式等，多用途匯流排介面系統(multi personality bus interface system)53使用各種協定來處理來自於主機處理器系統68的資料。安全數位記憶卡協定處理器56則藉由使用安全數位記憶卡協定來處理資料，並在位於超高速安全數位記憶卡連接器插槽50之安全數位記憶卡資料訊號線上輸入輸出資料。其他與超高速安全數位記憶卡連接器插槽50溝通的協定，則透過多用途匯流排開關52選擇適當協定處理器來進行。

位於超高速安全數位記憶卡連接器插槽50之接觸接腳連接到多用途匯流排開關52，以及安全數位記憶卡協定處理器56。位於多用途匯流排開關52的傳送器(圖中未示)緩衝出於以及來自配對的傳送和接收之差分資料訊號線的資料，此差分資料訊號線位於擴充式協定金屬接點，譬如為週邊裝置元件連接快遞(PCI Express)、火線(Firewire)IEEE 1394、串列小型計算機系統介面(Serial Attached SCSI)、以及串列式進階附加技術(SATA)、甚至是較早的多媒體記憶卡(Multi Media Card；MMC)。

當主機處理器系統68執行之例行性初始化決定了插入的記憶卡是多媒體記憶卡時，多媒體記憶卡協定處理器58會被啟動來與插入超高速安全數位記憶卡連接器插槽50之多媒體記憶卡32進行溝通，且安全數位記憶卡協定處理器56會被失能。而當主機處理器系統68決定插入的記憶卡是多媒體記憶卡時，用途選擇器54設定多用途匯流排開關52來連接超高速安全數位記憶卡連接器插槽50至多媒體記憶卡協定處理器58；而當插入的記憶卡是安全數位記憶卡30時，在初始化完成後，安全數位記憶卡協定處理器56會持續與記憶卡進行溝通。

當藉由主機處理器系統68執行例行性初始化，並決定插入的記憶卡是超高速安全數位記憶卡34時，安全數位記憶卡協定處理器56會持續與超高速安全數位記憶卡34進行溝通，直到決定了超高速安全數位記憶卡34的性能。接著，選擇其中一個較高速串列匯流排協定來使用，舉例來說，當主機處理器系統68決定了超高速安全數位記憶卡34支援PCI Express(PCIE)協定，用途選擇器54設定多用途匯流排開關52連接超高速安全數位記憶卡連接器插槽50至PCIE協定處理器62。然後，當PCIE擴充模式啟動後，主機處理器系統68會與PCIE協定處理器62進行溝通，而不是安全數位記憶卡協定處理器56。

當藉由主機處理器系統68執行例行性初始化，並決定插入的記憶卡是超高速安全數位記憶卡34、且支援通用串列匯流排時，用途選擇器54設定多用途匯流排開關52連接超高速安全數位記憶卡連接器插槽50至通用串列匯流排協定處理器60，然後，當通用串列匯流排擴充模式啟動後，主機處理器系統68會與通用串列匯流排協定處理器60進行溝通，而不是安全數位記憶卡協定處理器56。

當藉由主機處理器系統68執行例行性初始化，並決定插入的記憶卡是超高速安全數位記憶卡34、且支援SATA時，用途選擇器54設定多用途匯流排開關52連接超高速安全數位記憶卡連接器插槽50至SATA協定處理器64，然後，當SATA擴充模式啟動後，主機處理器系統68會與SATA協定處理器64進行溝通，而不是安全數位記憶卡協定處理器56。

當藉由主機處理器系統68執行例行性初始化，並決定插入的記憶卡是超高速安全數位記憶卡34、且支援Firewire時，用途選擇器54設定多用途匯流排開關52連接超高速安全數位記憶卡連接器插槽50至IEEE 1394協定處理器66，然後，當IEEE 1394擴充模式啟動後，主機處理器系統68會與IEEE 1394協定處理器66進行溝通，而不是安全數位記憶卡協定處理器56。

超高速安全數位記憶卡34也可支援多於一個的擴充式協定，然後主機處理器系統68也可由支援的協定中予以選擇。舉例來說，主機處理器系統68可以選擇可用之最快的協定，在此特別注意，主機系統51可能不支援如第7圖中所繪示的所有協定，但是可能僅支援所描述的協定之子集合(subset)。

第8圖係為具有安全數位記憶卡連接器之超高速安全數位記憶卡裝置71的方塊圖，且支援超高速安全數位記憶卡擴充模式通訊。在一實施例中，超高速安全數位記憶卡裝置71可以為如第7圖所繪示之超高速安全數位記憶卡34，在另一實施例中，超高速安全數位記憶卡34可以是超高速安全數位記憶卡裝置71所具有之所有協定處理器的子集合，相同的，超高速安全數位記憶卡主機系統51’也可以為如第7圖相同之主機系統51，或是主機系統51所具有的所有協定處理器的子集合。

超高速安全數位記憶卡裝置71的超高速安全數位記憶卡插頭70可以插入超高速安全數位記憶卡主機51’的超高速安全數位記憶卡插座50，超高速安全數位記憶卡裝置71的超高速安全數位記憶卡插頭70可以插入安全數位記憶卡主機75的安全數位記憶卡插座50’，其係並不支援超高速安全數位記憶卡模式；或是，超高速安全數位記憶卡裝置71的超高速安全數位記憶卡插頭70也可以插入多媒體記憶卡主機系統77之多媒體記憶卡插座50”，其也係不支援超高速安全數位記憶卡模式，但卻支援多媒體記憶卡或是串列週邊介面(SPI)模式。

超高速安全數位記憶卡裝置71具有裝置處理器系統88，用來執行包含記憶卡初始化與匯流排回應的程式，多用途匯流排介面系統73則使用各種協定處理來自裝置處理器系統88的資料，安全數位記憶卡協定處理器76則使用安全數位記憶卡協定處理資料，並且在超高速安全數位記憶卡插頭70的安全數位資料訊號線上輸入輸出資料，其他通訊協定處理器與超高速安全數位記憶卡插頭70的通訊，則是透過多用途匯流排開關72來予以溝通，其係選擇其中之一協定處理器來進行。

超高速安全數位記憶卡插頭70內的接觸接腳連接至多用途匯流排開關72以及安全數位記憶卡協定處理器76，位於多用途匯流排開關72的傳送器(圖中未示)緩衝出於以及來自配對的傳送和接收之差分資料訊號線的資料，此差分資料訊號線位於擴充式協定金屬接點，譬如為PCI Express、Firewire IEEE 1394、Serial Attached SCSI、以及SATA、甚至是較早的多媒體記憶卡。

當主機處理器系統88執行之例行性初始化為使用多媒體記憶卡相容串列週邊介面模式的指令、且當主機是多媒體記憶卡主機系統77時，多媒體記憶卡協定處理器78會被啟動來與連接到超高速安全數位記憶卡插頭70的多媒體記憶卡主機系統77進行溝通，且安全數位記憶卡協定處理器76會被失能。當裝置處理器系統88使用多媒體記憶卡相容模式來下指令時，用途選擇器74設定多用途匯流排開關72來連接超高速安全數位記憶卡插頭70到多媒體記憶卡協定處理器78，當主機是安全數位記憶卡主機系統75時，在初始化完成後，安全數位記憶卡協定處理器76會持續與安全數位記憶卡協定處理器76進行溝通。

當藉由主機執行例行性初始化，並決定超高速安全數位記憶卡裝置71以及超高速安全數位記憶卡主機系統51’皆支援超高速安全數位記憶卡模式時，超高速安全數位記憶卡主機系統51’5透過安全數位記憶卡協定處理器75發送指令至裝置處理器系統88使其切換為超高速安全數位記憶卡模式。接著，選擇其中一個較高速串列匯流排協定來使用，舉例來說，當處理器系統88被指令使用PCI Express時，用途選擇器74設定多用途匯流排開關72連接超高速安全數位記憶卡連接器插頭70至PCI Express協定處理器82，然後，當PCI Express擴充模式啟動後，處理器系統88會與PCI Express協定處理器82進行溝通，而不是安全數位記憶卡協定處理器76。

當藉由主機執行例行性初始化，並決定插入的記憶卡支援具有通用串列匯流排的超高速安全數位記憶卡時，裝置處理器系統88會被命令切換為通用串列匯流排模式，用途選擇器74設定多用途匯流排開關72連接超高速安全數位記憶卡連接器插頭70至通用串列匯流排協定處理器80，然後，當通用串列匯流排擴充模式啟動後，處理器系統88會與通用串列匯流排協定處理器80進行溝通，而不是安全數位記憶卡協定處理器76。

當藉由主機執行例行性初始化，並決定插入的記憶卡支援具有SATA的超高速安全數位記憶卡時，裝置處理器系統88會被命令切換為SATA模式，用途選擇器74設定多用途匯流排開關72連接超高速安全數位記憶卡連接器插頭70至SATA協定處理器84，然後，當SATA擴充模式啟動後，處理器系統88會與SATA協定處理器84進行溝通，而不是安全數位記憶卡協定處理器76。

當藉由主機執行例行性初始化，並決定插入的記憶卡支援具有Firewire的超高速安全數位記憶卡時，裝置處理器系統88會被命令切換為Firewire模式，用途選擇器74設定多用途匯流排開關72連接超高速安全數位記憶卡連接器插頭70至IEEE 1394協定處理器86，然後，當IEEE 1394擴充模式啟動後，處理器系統88會與IEEE 1394協定處理器86進行溝通，而不是安全數位記憶卡協定處理器76。

特別注意，超高速安全數位記憶卡裝置71可能不支援如第8圖中所繪示的所有協定，在一些實施例中，超高速安全數位記憶卡裝置71可能僅支援所描述的多種協定之子集合(subset)。

第9圖為訊號多工器900的功能示意圖，其可結合於第7圖之主機系統51或是第8圖之超高速安全數位記憶卡裝置71。舉例來說，訊號多工器900可以被用來提供主機系統51之超高速安全數位記憶卡連接器插槽50或是具有多種功能(詳細描係請分別參閱下面之第10、11、12A以及12B圖)的超高速安全數位記憶卡裝置71之超高速安全數位記憶卡連接器插頭70之接觸(接腳)。

訊號多工器900被設定來提供/接收由介面A(圖中未示)來的訊號AIN/AOUT、或是由介面B(圖中未示)來的訊號BIN/BOUT。舉例來說，介面A與介面B可以分別為在超高速安全數位記憶卡或是主機系統的安全數位記憶卡協定處理器以及超高速安全數位記憶卡協定處理器，多工訊號線22可以是連接記憶卡上的一個接觸墊的連接器，或是內部匯流排的一個訊號線。

輸入緩衝器14緩衝訊號線22來產生訊號AIN給予介面A，而輸入緩衝器20緩衝訊號線22來產生訊號BIN給予介面B，當輸入/輸出訊號線22是輸出或是驅動訊號時，輸出致能訊號OE將被啟動為高值。當介面A啟動時，訊號ENA是邏輯高值而且及閘(AND gate)10驅動一邏輯高值來致能輸出緩衝器12，而可驅動訊號AOUT到信號線22上。當介面B啟動時，訊號ENB是邏輯高值而且及閘(AND gate)16驅動一邏輯高值來致能輸出緩衝器18，而可驅動訊號BOUT到信號線22上。

值得注意的是，額外的介面C、D等(換句話說，其他的通訊協定處理器)也可以藉由增加及閘與輸入、輸出緩衝器來針對相同的訊號線22進行多工處理。

更進一步來說，也可以產生額外的致能訊號ENC、END等，此些介面可為多媒體記憶卡、通用串列匯流排、SATA、IEEE 1394、PCIE以及安全數位記憶卡等規格。

介面接腳分配表

第10圖為具有9個接腳之安全數位記憶卡連接器的多工訊號分配表。電源VDD提供於接腳4，而接地端則分別提供於接腳3(VSS1)以及接腳6(VSS2)，時脈於接腳5輸入到記憶卡，且接腳7是多媒體記憶卡、安全數位記憶卡、通用串列匯流排、PCIE、STAT、IEEE 1394等介面的輸出/輸入串列資料DAT0。

接腳2是針對多媒體記憶卡、安全數位記憶卡、通用串列匯流排的雙向指令CMD訊號線，且為串列週邊介面(SPI)的資料輸入DIN，並且SPI是可以橫跨多個微處理器、微控制器或是週邊裝置進行完整的雙向、同步之串列資料溝通規格。串列週邊介面啟動微處理器與週邊裝置之間的通訊、以及/或處理器之間的通訊，而串列週邊介面模式則是多媒體記憶卡與安全數位記憶卡協定的子集合；串列週邊介面具有晶片選擇訊號CS於接腳1和資料輸出到主機訊號DOUT於接腳7，而串列週邊介面與多媒體記憶卡介面則並未使用到接腳8、9。

對於安全數位記憶卡介面，多至四個資料訊號線可能同時被使用，儘管只有一個資料訊號線可能在特殊的通訊短期間被使用，例如，在記憶卡的初始化過程。資料訊號線DAT0位於接腳7、資料訊號線DAT1位於接腳8、資料訊號線DAT2位於接腳9、以及資料訊號線DAT3位於接腳1。

當超高速安全數位記憶卡模式被啟動後並且選擇通用串列匯流排協定時，串列的通用串列匯流排資料將被雙向地傳輸，而通過通用串列匯流排的差分資料訊號線D+、D-。而CMD訊號線、CLK訊號線、以及DAT0訊號線仍將可連接於安全數位記憶卡處理器，而可在通用串列匯流排的功能無法使用時，允許1位元資料DAT0的安全數位記憶卡通訊。

當超高速安全數位記憶卡模式被啟動、並且選擇PCIE協定時，串列PCI資料將會被通過兩對差分資料訊號線傳輸(換句話說，傳輸訊號線Tp0、Tn0以及接收訊號線Rp0、Rn0)。位於接腳2、1上的傳輸訊號線Tp0、Tn0為記憶卡的輸出而由主機接收；位於接腳8、9上的接收訊號線Rp0、Rn0為主機的輸出而由記憶卡來接收。

當超高速安全數位記憶卡模式被啟動後，並且選擇SATA協定時，串列ATA資料將會被通過兩對差分資料訊號線傳輸(換句話說，A訊號線A+、A-以及B訊號線B+、B-)。分別位於接腳2、1的A資料線A+、A-為主機的輸出而由記憶卡接收；分別位於接腳8、9的B資料線B+、B-為記憶卡的輸出而由主機來接收。當SATA被使用時，安全數位記憶卡通訊將會中斷。

當超高速安全數位記憶卡模式被啟動後，並且選擇Firewire協定時，串列IEEE 1394資料將會被通過兩對差分資料訊號線傳輸(換句話說，A訊號線TPA、TPA*以及B訊號線TPB、TPB*)。分別位於接腳2、1的訊號線TPA、TPA*為記憶卡的輸出而由主機接收；分別位於接腳8、9的訊號線TPB、TPB*為主機的輸出而由記憶卡來接收。當IEEE 1394被使用時，安全數位記憶卡通訊將會中斷。

第11圖為具有7個接腳之多媒體記憶卡連接器的多工訊號分配表，舊有的主機可能僅支援多媒體記憶卡，此實施例支援通用串列匯流排、安全數位記憶卡、串列週邊介面以及多媒體記憶卡，但是其他譬如為SATA、IEEE 1394與PCIE則不予支援。儘管具有6個多媒體記憶卡訊號接腳，但是針對7個接腳的實體介面，多媒體記憶卡介面具有一個額外、不使用的接腳。電源VDD提供於接腳4，接地端VSS1、VSS2則提供於接腳3、6，輸入於記憶卡的時脈位於訊號線5，接腳7是針對多媒體記憶卡、安全數位記憶卡以及通用串列匯流排等介面的輸出/輸入串列資料DAT0，而針對串列週邊介面則是資料DOUT。

接腳2是針對是多媒體記憶卡、安全數位記憶卡、通用串列匯流排的雙向指令CMD訊號線，且為串列週邊介面(SPI)的資料輸入DIN。串列週邊介面具有晶片選擇訊號CS於接腳1和資料輸出到主機訊號DOUT於接腳7，而安全數位記憶卡介面則於接腳7使用訊號線DAT0。

當超高速安全數位記憶卡模式被啟動後，並且選擇通用串列匯流排，串列的通用串列匯流排資料將通過位於接腳2、1的通用串列匯流排的差分資料訊號線D+、D-被雙向地傳輸。因此，當僅有7個接腳可用時，通用串列匯流排仍舊是被支援的。

第12A圖係為擴充至13個接腳的連接器之多工接腳分配表，接腳10～13被用在擴充式安全數位記憶卡介面上作為資料接腳DAT4～7，且可以針對第4.0版本的多媒體記憶卡規格的串列匯流排介面來予以保留。

第12B圖係為10個接腳的記憶棒記憶卡系統之多工接腳分配表，不同於使用安全數位記憶卡，擴充式介面也可設計針對其他記憶卡為基準的協定，譬如為記憶棒記憶卡(Memory Stick；MS)。記憶棒記憶卡具有10個接腳的連接器，電源位於接腳3、9，接地端位於接腳1、10，接腳8為系統時脈輸入SCLK，而接腳2為匯流排狀態輸入BS，資料藉由位於接腳4的資料DAT0來雙方向地攜帶，而接腳6為插入接腳INS，可藉由記憶棒記憶卡的電阻器予以拉高來偵測指出已經插入的記憶卡。

接腳5、7針對記憶棒記憶卡來予以保留，而被擴充使用於MS Pro Duo，MS Pro Duo具有4位元的資料匯流排DAT0～3，並分別使用接腳4、3、5、7，因為接腳3被用來作為DAT1而非VCC，而少提供一個電源接腳。

針對記憶棒記憶卡具有通用串列匯流排的擴充模式，接腳4、3負載通用串列匯流排一對差分資料D+、D-，其他接腳則用來負載記憶棒記憶卡或是MS Pro Duo的訊號；針對PCIE擴充模式，接腳4、3負載一對PCI傳輸差分資料T+、T-，而接腳7、5負載一對PCI接收差分資料R+、R-；相同的，針對SATA擴充模式，接腳4、3負載一對SATA傳輸差分資料T+、T-，而接腳7、5負載一對SATA接收差分資料R+、R-；針對IEEE 1394擴充模式，接腳4、3負載一對1394 A差分資料TPA、TPA*，而接腳7、5負載一對1394 B差分資料TPB、TPB*。

值得注意的，針對記憶卡本身的物理結構，其使用了多種材質來組成記憶卡基板、電路板、金屬接點、記憶卡外殼等，塑膠外殼可具有多種形狀，並且可以部份或是完全覆蓋電路板或是連接器的不同部位，且亦可形成連接器的一部分，不同的形狀與圖案亦可予以替代，接腳可以是指平面金屬導線或是其他接觸接點的形狀而不是尖銳的釘頭(pointed spikes)形狀。

許多擴充的協定，譬如為PCI Express、通用串列匯流排、Serial ATA、Serial Attached SCSI、或Firewire IEEE 1394可以使用作為第二個介面，主機也可支援各種串列匯流排介面，並且可以優先測試通用串列匯流排的操作，接著依序是IEEE 1394、SATA、SA SCSI等，然後最後才切換到比較高速介面，譬如為PCI Express。

另外，請特別注意，安全數位記憶卡的描述主要僅作為範例說明之目的，安全數位記憶卡也可以被取代為記憶棒記憶卡(MS)、MS Pro card、MS Duo card、迷你安全數位記憶卡(mini SD card)、減低尺寸多媒體記憶卡(reduced size MMC)等；硬體的開關也可以取代一些例行性的記憶卡偵測步驟，舉例來說，可於記憶卡外殼增加有凹口來接合記憶卡插槽的開關。

此外，也可以設計特殊的發光二極體來通知使用者，哪一個電性介面為目前已經在使用的，舉例來說，如果使用標準的安全數位記憶卡介面，則發光二極體會開啟，否則的話，發光二極體則會關閉；如果存在有超過2個的模式，則可以使用多種顏色的發光二極體來指示各種模式，譬如綠色表示PCI Express、黃色表示通用串列匯流排。

此外，也可以採用不同的電源供應器電壓，通用串列匯流排與SATA使用5伏特的電壓，而安全數位記憶卡與多媒體記憶卡使用3.3伏特的電壓，PCIE使用1.5伏特的電壓。藉由將3.3伏特電壓供應至電源接腳VCC，然後透過超高速安全數位記憶卡內部的電壓轉換器來產生其他的電壓，譬如使用充電幫浦(charge pump)來產生5伏特電壓、使用直流轉直流變壓器(DC to DC converter)來產生1.5伏特電壓。

PCI Express系統匯流排管理功能可以藉由VSD內的PCIE介面的兩對差分訊號來予以達成，時脈訊號，譬如為REFCLK+、REFCLK-乃是可以使用額外連接墊來予以增加的訊號，PCIE的旁帶訊號(sideband signals)可以藉由額外的連接墊來增加，譬如為CPPE#、CPUSB#、CLKREQ#、PERST#、WAKE#、+3.3AUX、SMBDATA、SMBCLK等訊號。此外，使用調整過的PCIE訊號的方法，也可以應用在動態隨機存取記憶體的串列緩衝記憶體模組的設計。

鑑於上述多用途快閃記憶卡的描述，可以看出習知記憶卡為基礎的通訊協定(譬如為安全數位記憶卡、多媒體記憶卡、緊密快閃記憶卡)的限制，可藉由結合第二種標準的高速通訊協定介面的性能來克服，譬如為通用串列匯流排、SATA、Firewire或PCI Express。

然而，根據另外一個實施例，快閃記憶卡以及/或主機控制器也可包含有特定記憶卡差分資料傳輸邏輯電路，來致能差分資料於快閃記憶卡以及主機裝置間的傳輸。

舉例來說，第13A圖繪示主機裝置1302以及快閃記憶卡1301藉由差分訊號DDAT溝通的實施例示意圖，主機裝置1302可以是任何型態的電子裝置，並具有快閃記憶卡的介面，譬如為數位相機、MP3播放機或是錄音機等，快閃記憶卡1301可能包含有任何形式的快閃記憶卡，包括多媒體記憶卡、安全數位記憶卡、記憶棒記憶卡、或是緊密快閃記憶卡。其中值得注意的是，當快閃記憶卡1301插入主機裝置1302的插槽1303時，快閃記憶卡1301以及主機裝置1302之間發生溝通(或是快閃記憶卡1301藉由轉接器或是擴充器耦接於插槽1303時)，為了更加清楚地說明，第13A圖中快閃記憶卡1301乃是與主機裝置1302分離的。

快閃記憶卡1301包含有記憶體陣列1310、協定控制器1320、差分資料路徑1330以及可選擇的舊有資料路徑1330L，主機裝置1302包含有主機記憶卡控制器1340，其具有應用轉換器1350、協定控制器1360、差分資料路徑1370以及可選擇的舊有資料路徑1370L。差分資料路徑1330、1370可以分別提供相同的功能給予快閃記憶卡1301以及主機記憶卡控制器1340，藉由將記憶卡特定協定訊號(譬如來自協定控制器1320、1360的控制訊號CTRL、狀態訊號ST以及資料訊號DAT)轉化為差分訊號DDAT，而可在快閃記憶卡1301以及主機記憶卡控制器1340之間橫跨記憶卡匯流排1390進行傳輸。

類似繪示於第1A圖之習知多媒體記憶卡的資料路徑111、121，差分資料路徑1330、1370可以提供串列轉平行輸入與平行轉串列輸出，訊框偵測用以確保記憶體陣列113的讀取/寫入操作正常，以及錯誤檢查(訊號SDAT與CMD之一般的CRC檢查)。然而，差分資料路徑1330、1370也可以提供差分資料的編碼與解碼，而可致能於快閃記憶卡1301以及主機記憶卡控制器1340之間的差分資料通訊。

同時，分別位於快閃記憶卡1301以及主機記憶卡控制器1340的協定控制器1320、1360可以大致上如同繪示於第1A圖的多媒體記憶卡協定控制器112、122般操作。尤其快閃記憶卡1301的協定控制器1320可以執行適當地操作(譬如記憶體陣列1310的讀取/寫入操作以及藉由差分資料路徑1330所偵測的封包值錯誤的處理)，來回應輸入的狀態訊號ST以及資料訊號DAT，並且當完成此些操作後產生適當地輸出控制訊號CTRL以及資料訊號DAT(譬如讀取/寫入之通過或是失敗的指示值與資料)。

同樣的，主機記憶卡控制器1340的協定控制器1360可以產生適當地輸出控制訊號CTRL以及資料訊號DAT(譬如讀取/寫入之指令以及記憶體位址)，來回應來自應用轉換器1350的指令，並且執行適當地操作(譬如提供讀取資料或是寫入操作的確認)來回應輸入的狀態訊號ST以及資料訊號DAT。值得注意的是，資料訊號DAT以及狀態訊號ST可以藉由協定控制器1360直接提供給予主機裝置1302，或是由應用轉換器1350來將其由特定記憶卡通訊協定轉換至特定主機通訊協定。如同第1A圖般針對應用轉換器123之描述，應用轉換器1350可以作為特定主機通訊以及特定記憶卡通訊之間的橋樑。

快閃記憶卡1301以及主機裝置1302之間的通訊藉由快閃記憶卡1301插入插槽1303時予以初始化，並且啟動快閃記憶卡1301，接著，應用轉換器1350可以提供來自主機裝置1302的指令(譬如讀取或是寫入命命)至協定控制器1360，使其接續提供適當的控制訊號CTRL、資料訊號DAT至差分資料路徑1370。差分資料路徑1370接續將控制訊號CTRL與資料訊號DAT轉化為差分訊號DDAT，而可以透過快閃記憶卡1301的差分資料路徑1330來傳送，差分資料路徑1330將差分資料DDAT予以解碼為狀態訊號ST以及資料訊號DAT，使得協定控制器1320可以在記憶體陣列1310執行所要求的操作(除非錯誤的傳送發生被差分資料路徑1330指出)。協定控制器1320回覆一個回應以及任何來自於記憶體陣列1310的相關資料，透過控制訊號CTRL以及資料訊號DAT傳送到差分資料路徑1330，差分資料路徑1330將控制訊號CTRL、資料訊號DAT轉換為差分訊號DDAT後，回傳至主機記憶卡控制器1340的差分資料路徑1370。接著，差分資料路徑1370將輸入的差分資料訊號DDAT解碼為狀態訊號ST以及資料訊號DAT，而可予以轉化為適當地特定主機訊號來供主機裝置1302使用。

快閃記憶卡1301與主機裝置1302之間的通訊可以視為層級的事務(layered transaction)，在不同程度的抽取之下(at varying levels of abstraction)，當穿過不同的層級時(across the different layers)來傳遞資訊，舉例來說，第13B圖繪示快閃記憶卡1301以及主機裝置1302之間通訊的示意圖，繪示有組成通訊堆疊的各種層級，協定層1392以及應用層1393在主機裝置1302以及快閃記憶卡1301之間為虛擬連接(圖中繪示為虛線)，於應用層1393，主機裝置1302的應用轉換器1350會存取快閃記憶卡1301的快閃記憶體陣列1310，此一最上層的事務可以藉由協定層1392來予以達成，其中特定應用的通訊會跨越協定控制器1320、1360來轉譯成特定記憶卡的通訊。協定層的通訊可以藉由物理層1391來予以實現，其中實體訊號(換句話說，差分訊號DDAT以及可選擇的老舊訊號SDAT、CMD以及CLK)將於主機裝置1302以及快閃記憶卡1301之間透過記憶卡匯流排1390來傳輸。

其中，主機裝置1302以及快閃記憶卡1301之差分資料傳輸的功能，可以藉由物理層1391來實現，因此允許使用任何記憶卡協定來分別實現協定控制器1360、1320。舉例來說，在此實施例中，協定控制器1360、1320可包含有標準多媒體記憶卡協定控制器來使用標準的特定多媒體記憶卡協定訊號(譬如訊號CTRL、ST以及DAT)。在其他變化的實施例中，協定控制器1320、1360可以包含有標準的安全數位記憶卡、記憶棒記憶卡或是緊密快閃記憶卡協定控制器，藉以產生並運作回應特定的安全數位記憶卡、特定的記憶棒記憶卡或是特定的緊密快閃記憶卡之協定訊號，習知特定快閃記憶卡協定控制器的使用具有簡化高速差分通訊的實現。

舉例來說，用習知時脈資料與多媒體記憶卡通訊之習知主機裝置可重新設定為差分資料通訊，只需簡單地用差分資料路徑取代現有的標準多媒體記憶卡資料路徑(譬如取代第1A圖中的多媒體記憶卡資料路徑121為差分資料路徑1370)，假如多媒體記憶卡資料路徑以韌體方式實現(或是其他可重新編程的格式)，則重新設定變為更加簡單，僅需將韌體更新來實現差分資料路徑即可。

在此也特別指出，標準特定記憶卡協定控制器的使用(譬如多媒體記憶卡協定控制器或安全數位記憶卡協定控制器)，可允許主機記憶卡控制器1340以及/或快閃記憶卡1301(見第13A圖)，根據介面裝置/記憶卡的特性，而可選擇性地執行差分資料傳輸以及時脈資料傳輸。舉例來說，協定控制器1360可包含有標準多媒體記憶卡協定控制器，並同時耦接於差分資料路徑1370以及舊有資料路徑1370L，接著，透過標準時脈命令訊號CMD以及串列資料訊號SDAT來溝通，舊有資料路徑1370L將可成為標準多媒體記憶卡資料路徑，依照此法，主機記憶卡控制器1340可藉由使用習知的時脈資料傳輸來與習知的多媒體記憶卡進行通訊，也可在當利用差分資料致能之多媒體記憶卡時，使用較高速、低耗能的差分資料傳輸。

類似的，快閃記憶卡1301的協定控制器1320也可包含有習知多媒體記憶卡協定控制器，來同時耦接於差分資料路徑1330以及舊有資料路徑1330L，其中舊有資料路徑1330L可包含有習知多媒體記憶卡資料路徑；依照此法，快閃記憶卡1301可藉由使用習知的時脈資料傳輸來與習知的多媒體記憶卡為基礎的主機裝置進行通訊，同時也可在當利用具有差分資料致能之主機裝置時，可切換使用較高速、低耗能的差分資料傳輸。

第14A圖繪示版本3.31之多媒體記憶卡相容記憶卡1301A的機械外觀規格(mechanical form factor diagram)示意圖，來提供差分資料傳輸的功能，版本3.31之多媒體記憶卡相容記憶卡1301A之接腳分配如下列表3所示。

記憶卡1310A包含有接腳P1～P7，等同習知版本3.31之多媒體記憶卡(譬如第1B圖所繪示之多媒體記憶卡110A)，接腳P3、P4、P6為分別用以接收電壓VSS1、VDD、VSS2的電源接腳，然而，不同於僅利用接腳P7作為資料(DAT0)接腳，記憶卡1301A使用接腳P1、P7來分別傳送/接收構成差分訊號之互補的訊號D-、D+(換句話說，如第13A圖的差分訊號DDAT)。

假如多媒體記憶卡相容記憶卡1301A也包含有標準多媒體記憶卡資料路徑(譬如第13A圖所繪示之舊有資料路徑1330L)，接腳P2、P5、P7可依照習知方法來使用在訊號CMD、CLK、以及串列資料訊號DAT0(譬如第1A圖之串列資料訊號SDAT)，其中接腳P7為兩用接腳，於時脈資料傳輸時可以提供串列資料訊號DAT0，而於差分資料傳輸時可以提供差分訊號D+，以此一方式，差分資料傳輸致能之多媒體記憶卡可以保有外觀規格以及接腳配置，並相容於習知多媒體記憶卡為基礎的主機裝置。

第14B圖繪示版本4.0之多媒體記憶卡相容記憶卡1301B的機械外觀規格(mechanical form factor diagram)示意圖，來提供差分資料傳輸的功能，版本4.0之多媒體記憶卡相容記憶卡1301B之接腳分配如下列表4所示。

多媒體記憶卡相容記憶卡1301B概略近似於第14A圖之記憶卡1301A，除了額外的接腳P8～P13針對互補性訊號A+、A-、B+、B-、C+、C-來使用，如同上述接腳配置表所指出，因此可以提供三個額外的差分資料通道(A+/A-、B+/B-、以及C+/C-)，值得注意的是，為了提供習知版本4.0的多媒體記憶卡裝置的相容性，接腳P8～P13可以為兩用的接腳，而能在時脈資料傳輸時，分別提供時脈串列資料訊號DAT1～DAT7。

其中，針對其他各種型態的快閃記憶卡也可以在沒有變動外觀規格或是接腳相容性的情況下，近似地修改。舉例來說，第14C圖繪示安全數位記憶卡1301C的機械外觀規格(mechanical form factor diagram)示意圖，而具有差分資料傳輸的功能，安全數位記憶卡1301C的接腳分配如下列表5所示。

安全數位記憶卡1301C包含有接腳S1～S9，其中接腳S3、S4、S6為分別用以接收電壓VSS1、VDD、VSS2的電源接腳，接腳S1、S7來分別傳送/接收構成差分訊號之互補的訊號D-、D+，使得安全數位記憶卡1301C以及主機裝置之間得以利用差分訊號來加以通訊。在一個實施例中，接腳S8、S9可以分別提供另外的差分資料路徑給予互補性訊號A+、A-，假如安全數位記憶卡1301C也包含有標準安全數位記憶卡資料路徑(換句話說，如第13A圖所繪示的舊有資料路徑1330L)，則安全數位記憶卡1301C可以於接腳S5接收時脈訊號CLK，而接腳S7、S8、S9、S1則分別可以用來提供時脈串列資料訊號DAT0、DAT1、DAT2、DAT3使用(接腳S1、S7或是可能S8、S9皆為兩用的接腳)。

舉另一個例子來說明，第14D圖繪示記憶棒記憶卡1301D的機械外觀規格(mechanical form factor diagram)示意圖，而具有差分資料傳輸的功能，記憶棒記憶卡1301D的接腳分配如下列表6所示。

記憶棒記憶卡1301D包含有接腳M1~M10，其中接腳M1、M9、M10為分別用以接收電壓VSS、VCC、VSS的電源接腳，接腳M2、M6分別提供給予記憶棒記憶卡規範所需要的匯流排狀態訊號BS以及插入訊號INS，因此，接腳M3、M4分別針對構成差分訊號之互補的訊號D-、D+來使用，使得記憶棒記憶卡1301D以及主機裝置之間得以利用差分訊號來加以通訊。可選擇地，接腳M5、M7可以分別提供另外的差分資料路徑給予互補性訊號A+、A-，假如記憶棒記憶卡1301D也包含有標準記憶棒記憶卡資料路徑(換句話說，如第13A圖所繪示的舊有資料路徑1330L)，則記憶棒記憶卡1301D可以於接腳M8接收時脈訊號SCLK，而接腳M4、M3、M5、M7則分別可以用來提供時脈串列資料訊號DAT0、DAT1、DAT2、DAT3使用(接腳M3、M4或是可能M5、M7皆為兩用的接腳)。

第15A圖係繪示第13A圖之快閃記憶卡1301之詳細實施例示意圖。協定控制器1320包含有核心引擎(core engine)1321、緩衝隨機存取記憶體(buffer RAM)1322以及錯誤檢查電路(error checking circuit；ECC)1323，其中緩衝隨機存取記憶體1322和錯誤檢查電路1323為可選擇的，亦即為 可選配的項目。核心引擎1321根據狀態訊號ST和輸入資料訊號DAT來控制記憶體陣列1310，並且產生控制訊號CTRL和輸出資料訊號DAT(如同對應上述第13A圖之描述)作為回應。緩衝隨機存取記憶體1322可以包含來緩衝輸入、輸出資料訊號DAT並針對記憶體陣列1310較慢的存取時間來予以補償，最後，錯誤檢查電路(ECC)1323可包含於協定控制器1320來確認並適當維持訊號CTRL、ST、DAT之訊號完整性(integrity)。

在一個實施例中，差分資料路徑1330包含有差分串列介面引擎1331以及差分收發器(transceiver)1332，差分串列介面引擎1331提供訊號CTRL、ST、DAT之任何編碼/解碼、序列化/反序列化、以及封包(packetization)，來滿足適當差分訊號傳輸的需求(詳細描述請參閱以下對應於第16A圖之描述)。差分串列介面引擎1331產生/接收多用途(資料以及/或命令資訊)串列訊號SERS，並透過差分收發器1332予以轉換為差分資料訊號DDAT，因此，可以使記憶卡1301以及差分資料傳輸致能化主機裝置之間的差分資料傳輸進行。

第15B圖係繪示第13A圖中之主機裝置1302的詳細實施例示意圖，其並可與第15A圖中的快閃記憶卡1301連接。協定控制器1360包含有核心引擎(core engine)1361、可選擇的緩衝隨機存取記憶體(buffer RAM)1362以及可選擇的錯誤檢查電路(error checking circuit；ECC)1363，回應於應用轉換器1350，核心引擎1361產生適當輸出的控制訊號CTRL以及資料訊號DAT，並且處理輸入之狀態訊號ST以及資料訊號DAT來給予應用轉換器1350(如同對應上述於第13A圖之描述)。緩衝隨機存取記憶體1362可以包含來緩衝輸入、輸出資料訊號DAT並針對資料訊號DAT之資料頻寬以 及應用轉換器1350(或主機裝置)之資料處理性能之間的差額(differences)予以補償，最後，錯誤檢查電路1363可包含於協定控制器1360來確認並適當維持訊號CTRL、ST、DAT之訊號完整性(integrity)。

同時，差分資料路徑1370包含有差分串列介面引擎1371以及差分收發器(transceiver)1372，如同在快閃記憶卡1301(見第15A圖)中之差分串列介面引擎1331，差分串列介面引擎1371提供訊號CTRL、ST、DAT之任何編碼/解碼、序列化/反序列化、以及封包(packetization)，來滿足適當差分訊號傳輸的需求(詳細描述請參閱以下對應於第16B圖之描述)。差分串列介面引擎1371產生/接收多用途串列訊號SERS，並透過差分收發器1372予以轉換為差分資料訊號DDAT，因此，可以使主機裝置1302以及差分資料傳輸致能化快閃記憶卡之間的差分資料傳輸進行。

第16A圖係繪示有第15A圖中之差分串列介面引擎1331之詳細實施例示意圖。差分串列介面引擎1331包含有讀取先進先出(first in first out；FIFO)記憶體1621、平行轉串列轉換器1622、編碼器1623、循環冗餘檢查(cyclic redundancy check；CRC)產生器1624、命令/資料設定電路1625、同步產生器1626、封包結尾(end ofpacket；EOP)產生器1627、寫入先進先出記憶體1631、串列轉平行轉換器1632、解碼器1633、循環冗餘檢查偵測器1634、命令/資料偵測器1635、同步偵測器1636、封包結尾偵測器1637、起始訊框(start of frame；SOF)偵測器1638、以及鎖相迴路(phase locked loop；PLL)1639。如第16A圖中所繪示之差分串列介面引擎1331可以透過資料封包來致能串列資料傳輸，因而可消除時脈資料傳輸的需求，其中需特別留意，下層的記憶卡協定(譬如多媒體記憶卡協定)自身可能包含 有一些封包的格式，使得差分串列介面引擎(SIE)1331可以簡單地針對下層封包資料予以執行封包。

解碼器1633耦接並接收來自差分收發器1332之串列訊號SSER，而予以根據預定的編碼協定來解碼，舉例來說，在一個實施例中，反向不歸零(non return to zero inverted；NRZI)編碼可以被用來致能差分資料傳輸，同時位元填充(bit stuffing)可以被結合來促進訊框偵測。在如此的環境下，解碼器1633可以包含有反向不歸零(NRZI)解碼以及位元挖掘(bit unstuffing)邏輯電路，解碼器1633也可以包含有時脈回復邏輯電路以及彈性儲存緩衝器來針對局部時脈問題(譬如信號抖動(jitter))予以補償。

藉由解碼器1633所產生的解碼訊號可藉由串列轉平行轉換器1632來予以平行化(parallelized)使其處理更有效率，接著，資料將被傳送到寫入先進先出記憶體1631、循環冗餘檢查偵測器1634、命令/資料偵測器1635、同步偵測器1636、封包結尾偵測器1637、以及起始訊框偵測器1638。同步偵測器1636針對輸入訊號予以辨別同步信息組，當偵測到同步信息組時，會藉由提供起始訊號START至寫入先進先出記憶體1631、循環冗餘檢查偵測器1634、命令/資料偵測器1635、以及起始訊框(start of frame；SOF)偵測器1638，來開始封包的接收。

回應起始訊號START，開始寫入先進先出記憶體1631儲存輸入訊號的內容(來自串列轉平行轉換器1632的訊號)，同時循環冗餘檢查偵測器1634會針對輸入資料進行循環冗餘檢查的動作。假如不同的循環冗餘檢查格式被用來檢查命令以及資料訊號(譬如CRC7用來檢查命令，而CRC16用來檢查資料)，由命令/資料偵測器1635決定是否輸入的資料區塊為命令區塊 或是資料區塊，並藉以指示循環冗餘檢查偵測器1634，請注意，如果循環冗餘檢查之檢測結果為失敗，將可有各種不同的錯誤處理程序可以執行，包含終止程序、要求重新傳輸命令/資料等。

同時，起始訊框偵測器1638針對輸入資料來進行起始訊框信息組的偵測，並將檢測結果訊框時脈頻率(frame timing frequency)提供給予鎖相迴路1639，而使其回應產生局部時脈訊號LCLK(起始訊框信息組會藉由主機裝置在規則的時間間隔中予以插入輸入訊號內)。結果，局部時脈訊號LCKL會與在主機裝置內使用於原本輸入訊號編碼的原本系統之時脈同步化，並且可以作為輸入訊號的回復時脈。

最後，當封包結尾偵測器1637偵測到封包結尾信息組時，封包結尾偵測器1637會藉由發佈終止訊號STOP到寫入先進先出記憶體1631、循環冗餘檢查偵測器1634、命令/資料偵測器1635、封包結尾偵測器1637、以及起始訊框偵測器1638，來結束封包的接收，接著，協定控制器1320由寫入先進先出記憶體1631來讀取封包資料(可以為狀態訊號ST或是資料訊號DAT)，然後才開始下一個封包的接收。藉由此一方式，寫入先進先出記憶體1631、循環冗餘檢查偵測器1634、命令/資料偵測器1635、封包結尾偵測器1637、以及起始訊框偵測器1638可以作為差分串列介面引擎1331的解封包(de-packetizing)邏輯電路。

控制訊號CTRL以及/或資料訊號DAT藉由協定控制器1320予以回覆，然後並儲存入讀取先進先出記憶體1621，同時，循環冗餘檢查產生器1624以及同步產生器1626會針對輸出訊號分別產生循環冗餘檢查信息組以及同步信息組，請注意，假如不同的循環冗餘檢查格式使用在命令以及資 料封包，命令/資料設定電路1625將會提供適當地指示給予循環冗餘檢查產生器1624。讀取先進先出記憶體1621的內容接著會傳送到平行轉串列轉換器1622來予以串列化，且在每一個封包結束時，封包結尾產生器1627將會發佈封包結尾信息組，藉由此一方式，讀取先進先出記憶體1621、循環冗餘檢查產生器1624、命令/資料設定電路1625、同步產生器1626、以及封包結尾產生器1627可以作為差分串列介面引擎1331的封包(packetizing)邏輯電路。

平行轉序列轉換器1622接著將輸入平行資料轉換為序列字元串流(bitstream)，接續由編碼器1623予以進行編碼，如同上述針對解碼器1633的描述，編碼器1623也應用預先設定的編碼協定到來自平行轉串列轉換器1622的字元串流，而產生輸出的串流訊號SSER，接著串流訊號SSER會藉由差分收發器1332予以轉化為差分資料訊號DDAT。舉例來說，在一個實施例中，編碼器1623可以包含有位元填充(bit stuffing)以及反向不歸零(NRZI)編碼邏輯電路。

第16B圖係繪示有第15B圖中之差分串列介面引擎1371之詳細實施例示意圖。差分串列介面引擎1371包含有寫入先進先出(first in first out；FIFO)記憶體1641、平行轉串列轉換器1642、編碼器1643、循環冗餘檢查(cyclic redundancy check；CRC)產生器1644、命令/資料設定電路1645、同步產生器1646、起始訊框(start of frame；SOF)/封包結尾(end of packet；EOP)產生器1647、讀取先進先出記憶體1651、串列轉平行轉換器1652、解碼器1653、循環冗餘檢查偵測器1654、命令/資料偵測器1655、同步偵測器1656、封包結尾偵測器1657、以及鎖相迴路(phase locked loop；PLL) 1659。與第16A圖中的差分串列介面引擎1331相同，第16B圖中所繪示之差分串列介面引擎1371可以透過資料封包來致能串列差分資料傳輸，因而可消除時脈資料傳輸的需求。

儲存於寫入先進先出記憶體1641並來自於協定控制器1360的控制訊號CTRL以及/或資料訊號DAT會開始與快閃記憶卡進行通訊，同時，循環冗餘檢查產生器1644以及同步產生器1646會針對輸出訊號分別產生循環冗餘檢查信息組以及同步信息組，請注意，假如不同的循環冗餘檢查格式使用在命令以及資料封包，命令/資料設定電路1645將會提供適當地指示給予循環冗餘檢查產生器1644。

寫入先進先出記憶體1641的內容接著會傳送到平行轉串列轉換器1642來予以串列化，且在每一個訊框的起始，起始訊框/封包結尾產生器1647將會發佈訊框起始信息組；而在每一個封包的結束，起始訊框/封包結尾產生器1647將會發佈封包結尾信息組。其中請注意，藉由鎖相迴路1659所產生的系統時脈訊號SCLK將被用來提供給予起始訊框/封包結尾產生器1647的訊框時脈，具體來說，系統時脈訊號SCLK將被起始訊框/封包結尾產生器1647用來於適當時間間隔提供訊框起始信息組。藉由此一方式，寫入先進先出記憶體1641、循環冗餘檢查產生器1644、命令/資料設定電路1645、同步產生器1646、以及起始訊框/封包結尾產生器1647可以作為差分串列介面引擎1371的封包(packetizing)邏輯電路。

平行轉序列轉換器1642接著將輸入平行資料轉換為序列字元串流(bitstream)，接續由編碼器1643予以進行編碼，編碼器1643也應用預先設定的編碼協定(譬如為位元填充編碼、或是反向不歸零編碼)到來自於 平行轉串列轉換器1642的字元串流，而產生輸出的串流訊號SSER，接著串流訊號SSER會藉由差分收發器1372予以轉化為差分資料訊號DDAT。

輸入的串列訊號SSER(由差分收發器1372根據輸入差分訊號DDAT所產生)將被解碼器1653根據預定的編碼協定(譬如為位元填充編碼、或是反向不歸零編碼)來解碼，在一個實施例中，解碼器1653也可以包含有時脈回復邏輯電路以及彈性儲存緩衝器來針對局部時脈間題(譬如信號抖動(jitter))予以補償。

藉由解碼器1653所產生的解碼訊號可藉由串列轉平行轉換器1652來予以平行化(parallelized)，並傳送到讀取先進先出記憶體1651、循環冗餘檢查偵測器1654、命令/資料偵測器1655、同步偵測器1656、以及封包結尾偵測器1657。同步偵測器1656針對輸入訊號予以辨別同步化信息組，當偵測到同步化信息組時，會藉由提供起始訊號START至讀取先進先出記憶體1651、循環冗餘檢查偵測器1654、命令/資料偵測器1655、以及封包結尾偵測器1657，開始封包的接收。

回應起始訊號START，讀取先進先出記憶體1651開始儲存輸入訊號的內容(來自串列轉平行轉換器1652的訊號)，同時循環冗餘檢查偵測器1654會針對輸入資料(可選擇地基於來自命令/資料偵測器1655的訊號)進行循環冗餘檢查的動作。請注意，如果循環冗餘檢查之檢測結果為失敗，將可有各種不同的錯誤處理程序可以執行，包含終止程序、要求重新傳輸命令/資料等。

最後，當封包結尾偵測器1657偵測到封包結尾信息組時，封包結尾偵測器1657會藉由發佈終止訊號STOP到讀取先進先出記憶體1651、循環冗 餘檢查偵測器1654、命令/資料偵測器1655、以及封包結尾偵測器1657，來結束封包的接收，接著，協定控制器1360由讀取先進先出記憶體1651來讀取封包資料(可以為狀態訊號ST或是資料訊號DAT)，然後才開始下一個封包的接收。藉由此一方式，讀取先進先出記憶體1651、循環冗餘檢查偵測器1654、命令/資料偵測器1655、以及封包結尾偵測器1657可以作為差分串列介面引擎1371的解封包(de-packetizing)邏輯電路。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

10‧‧‧及閘

110‧‧‧多媒體記憶卡

110A‧‧‧多媒體記憶卡

110B‧‧‧多媒體記憶卡

111‧‧‧多媒體記憶卡資料路徑

112‧‧‧多媒體記憶卡協定控制器

113‧‧‧記憶體陣列

12‧‧‧輸出緩衝器

120‧‧‧主機記憶卡控制器

121‧‧‧多媒體記憶卡資料路徑

122‧‧‧多媒體記憶卡協定控制器

123‧‧‧應用轉換器

130‧‧‧主機裝置

1301‧‧‧快閃記憶卡

1301A‧‧‧多媒體記憶卡相容記憶卡

1301B‧‧‧多媒體記憶卡相容記憶卡

1301C‧‧‧安全數位記憶卡

1301D‧‧‧記憶棒記憶卡

1302‧‧‧主機裝置

1303‧‧‧插槽

131‧‧‧插座

1310‧‧‧記憶體陣列

1320‧‧‧協定控制器

1321‧‧‧核心引擎

1322‧‧‧緩衝隨機存取記憶體

1323‧‧‧錯誤檢查電路

1330‧‧‧差分資料路徑

1330L‧‧‧舊有資料路徑

1331‧‧‧差分串列介面引擎

1332‧‧‧差分收發器

1340‧‧‧主機記憶卡控制器

1350‧‧‧應用轉換器

1360‧‧‧協定控制器

1361‧‧‧核心引擎

1362‧‧‧緩衝隨機存取記憶體

1363‧‧‧錯誤檢查電路

1370‧‧‧差分資料路徑

1370L‧‧‧舊有資料路徑

1371‧‧‧差分串列介面引擎

1372‧‧‧差分收發器

1390‧‧‧記憶卡匯流排

1391‧‧‧物理層

1392‧‧‧協定層

1393‧‧‧應用層

14‧‧‧輸入緩衝器

150‧‧‧多媒體記憶卡匯流排

16‧‧‧及閘

1621‧‧‧讀取先進先出記憶體

1622‧‧‧平行轉串列轉換器

1623‧‧‧編碼器

1624‧‧‧循環冗餘檢查產生器

1625‧‧‧命令/資料設定電路

1626‧‧‧同步產生器

1627‧‧‧封包結尾產生器

1631‧‧‧寫入先進先出記憶體

1632‧‧‧串列轉平行轉換器

1633‧‧‧解碼器

1634‧‧‧循環冗餘檢查偵測器

1635‧‧‧命令/資料偵測器

1636‧‧‧同步偵測器

1637‧‧‧封包結尾偵測器

1638‧‧‧起始訊框偵測器

1639‧‧‧鎖相迴路

1641‧‧‧寫入先進先出記憶體

1642‧‧‧平行轉串列轉換器

1643‧‧‧編碼器

1644‧‧‧循環冗餘檢查產生器

1645‧‧‧命令/資料設定電路

1646‧‧‧同步產生器

1647‧‧‧起始訊框/封包結尾產生器

1651‧‧‧讀取先進先出記憶體

1652‧‧‧串列轉平行轉換器

1653‧‧‧解碼器

1654‧‧‧循環冗餘檢查偵測器

1655‧‧‧命令/資料偵測器

1656‧‧‧同步偵測器

1657‧‧‧封包結尾偵測器

1659‧‧‧鎖相迴路

18‧‧‧輸出緩衝器

20‧‧‧輸入緩衝器

22‧‧‧訊號線

30‧‧‧安全數位記憶卡

32‧‧‧多媒體記憶卡

34‧‧‧超高速安全數位記憶卡

36‧‧‧安全數位記憶卡匯流排

38‧‧‧安全數位記憶卡主機

39‧‧‧安全數位記憶卡主機控制器

40‧‧‧超高速安全數位記憶卡匯流排

42‧‧‧超高速安全數位記憶卡主機

50‧‧‧超高速安全數位記憶卡連接器插槽

50’‧‧‧安全數位記憶卡插座

50”‧‧‧多媒體記憶卡插座

51‧‧‧主機

51’‧‧‧超高速安全數位記憶卡主機系統

52‧‧‧多用途匯流排開關

53‧‧‧多用途匯流排介面系統

54‧‧‧用途選擇器

56‧‧‧安全數位記憶卡協定處理器

58‧‧‧多媒體記憶卡協定處理器

60‧‧‧通用串列匯流排協定處理器

62‧‧‧PCI-Express協定處理器

64‧‧‧SATA協定處理器

66‧‧‧IEEE 1394協定處理器

68‧‧‧主機處理器系統

70‧‧‧超高速安全數位記憶卡插頭

71‧‧‧超高速安全數位記憶卡裝置

72‧‧‧多用途匯流排開關

73‧‧‧多用途匯流排介面系統

74‧‧‧用途選擇器

75‧‧‧安全數位記憶卡主機系統

76‧‧‧安全數位記憶卡協定處理器

77‧‧‧多媒體記憶卡主機系統

78‧‧‧多媒體記憶卡協定處理器

80‧‧‧通用串列匯流排協定處理器

82‧‧‧PCI-Express協定處理器

84‧‧‧SATA協定處理器

86‧‧‧IEEE 1394協定處理器

88‧‧‧裝置處理器系統

900‧‧‧訊號多工器

1~11‧‧‧接腳

P1~P9‧‧‧接腳

M1~M10‧‧‧接腳

S1~S9‧‧‧接腳

第1A圖為習知多媒體記憶卡與主機裝置之間通訊介面的方塊示意圖。

第1B圖為習知版本3.31多媒體記憶卡的接腳配置的示意圖。

第1C圖為習知版本4.0多媒體記憶卡的接腳配置的示意圖。

第2A圖係繪示習知主機執行的例行性記憶卡偵測之流程示意圖。

第2B圖係為習知藉由安全數位記憶卡執行的例行性偵測回應之流程示意圖。

第3圖係繪示安全數位記憶卡主機接收多媒體記憶卡、安全數位記憶卡、以及超高速安全數位記憶卡之示意圖。

第4圖係繪示擴充式超高速安全數位記憶卡主機接收多媒體記憶卡、安全數位記憶卡、以及超高速安全數位記憶卡之示意圖。

第5圖係繪示擴充式超高速安全數位記憶卡主機執行的例行性記憶卡偵測之流程示意圖。

第6圖係為藉由超高速安全數位記憶卡執行的例行性超高速安全數位記憶卡偵測回應之流程示意圖。

第7圖係為具有安全數位記憶卡連接器的主機之方塊示意圖，其支援擴充模式的通訊。

第8圖係為具有安全數位記憶卡連接器的超高速安全數位記憶卡裝置之方塊示意圖，其支援超高速安全數位記憶卡擴充模式的通訊。

第9圖係為訊號多工器之功能示意圖。

第10圖係為繪示具有9個接腳的安全數位記憶卡連接器之訊號多工列表。

第11圖係為繪示具有7個接腳的多媒體記憶卡連接器之訊號多工列表。

第12A圖係為繪示具有13個接腳的擴充式連接器之訊號多工列表。

第12B圖係為繪示具有10個接腳的記憶棒記憶卡系統之訊號多工列表。

第13A圖係繪示具有差分資料傳輸能力的主機裝置與快閃記憶卡之實施例示意圖。

第13B圖係繪示致能差分資料傳輸的主機裝置與快閃記憶卡之通訊的實施例示意圖。

第14A、14B、14C、14D圖係繪示各種不同快閃記憶卡可結合有差分資料傳輸功能的接腳配置範例示意圖。

第15A圖係為針對快閃記憶卡之差分資料路徑的實施例示意圖。

第15B圖係為針對主機裝置之差分資料路徑的實施例示意圖。

第16A圖係繪示差分串列介面引擎使用在快閃記憶卡中產生(及解碼)串列差分資料訊號的詳細實施例示意圖。

第16B圖係繪示差分串列介面引擎使用在主機裝置中產生(及解碼)串列 差分資料訊號的詳細實施例示意圖。

1301．．．快閃記憶卡

1302．．．主機裝置

1303．．．插槽

1310．．．記憶體陣列

1320．．．協定控制器

1330．．．差分資料路徑

1330L．．．舊有資料路徑

1340．．．主機記憶卡控制器

1350．．．應用轉換器

1360．．．協定控制器

1370．．．差分資料路徑

1370L．．．舊有資料路徑

1390．．．記憶卡匯流排

Claims (9)

1. 一種快閃記憶卡，其包含一接腳配置，係基於該快閃記憶卡的接腳數量而預先決定，該接腳配置包含有至少一個兩用接腳，使用於提供一舊有資料路徑以及一差分資料路徑；一快閃記憶體陣列；一協定控制器，用以存取該快閃記憶體陣列；以及該差分資料路徑，具有將一輸入差分訊號轉換為至少一個狀態訊號和一輸入資料訊號給予該協定控制器之功能，以及將來自該協定控制器之至少一個控制訊號和一輸出資料訊號轉換為一輸出差分訊號之功能，其中該差分資料路徑包含有：一差分收發器，用以轉換該輸入差分訊號為一輸入多用途串列訊號、以及將一輸出多用途串列訊號轉換為該輸出差分訊號；以及一差分串列介面引擎，用以轉換該輸入多用途串列訊號為該至少一個狀態訊號和該輸入資料訊號、以及將該至少一個控制訊號和該輸出資料訊號轉換為該輸出多用途串列訊號，其中該差分串列介面引擎包含有：一解碼器，其根據一預定的編碼協定解碼該輸入多用途串列訊號，並轉換為一輸入串列字元串流；一第一轉換器，用以將該輸入串列字元串流轉換為一第一訊號組；一同步偵測器，用以針對該第一訊號組進行辨識一同步信息組(synchronization field)，當偵測該同步信息組時，藉由產生一起 始訊號來開始封包的接收；一寫入先進先出(first-in-first-out；FIFO)記憶體，用以儲存該第一訊號組之內容以回應該起始訊號，以及輸出該至少一個狀態訊號和該輸入資料訊號；一循環冗餘檢查(cyclic redundancy check；CRC)偵測器，用以針對該第一訊號組執行一循環冗餘檢查以回應該起始訊號；一命令/資料偵測器，用以決定是否該第一訊號組為一命令訊號或一資料訊號，以回應該起始訊號，並提供此決定給予該循環冗餘檢查偵測器；一起始訊框(start-of-frame；SOF)偵測器，用以偵測該第一訊號組之複數個起始訊框信息組以回應該起始訊號，且於偵測時，觸發一局部時脈的產生；一封包結尾(end-of-packet；EOP)偵測器，用以偵測該第一訊號組之一封包結尾信息組以回應該起始訊號，且於偵測時，發布一終止訊號來結束封包的接收；一讀取先進先出記憶體，用以儲存該至少一個控制訊號和透過該協定控制器輸出的該輸出資料訊號之內容、以及輸出一第二訊號組；一同步產生器，用以針對該第二訊號組產生一同步信息組；一循環冗餘檢查產生器，用以針對該第二訊號組產生一循環冗餘檢查信息組；一命令/資料設定電路，用以決定該第二訊號組為一命令訊號或一資料訊號，並提供此決定給予該循環冗餘檢查產生器； 一封包結尾產生器，用以針對該第二訊號組產生一封包結尾信息組；一第二轉換器，用以將平行接收之該第二訊號組、該循環冗餘檢查信息組、該同步信息組、以及該封包結尾信息組轉換為一輸出串列字元串流；以及一編碼器，施加該預定的編碼協定至該輸出串列字元串流，並轉換為該輸出多用途串列訊號；其中該快閃記憶卡包含有一多媒體記憶卡、一安全數位記憶卡、一緊密快閃記憶卡、以及一記憶棒記憶卡的其中之一。
2. 如申請專利範圍第1項所述之快閃記憶卡，其中該舊有資料路徑，用以將一輸入時脈命令訊號轉換為該狀態訊號與將一輸入時脈資料訊號轉換為該輸入資料訊號、以及用以將該控制訊號轉換為一輸出時脈命令訊號與將該輸出資料訊號轉換為一輸出時脈資料訊號。
3. 如申請專利範圍第2項所述之快閃記憶卡，其中該快閃記憶卡係為該多媒體記憶卡，該多媒體記憶卡包含有一第一接腳以及一第二接腳，其中該輸入/輸出差分訊號分別提供於該第一接腳以及該第二接腳，且該輸入/輸出時脈資料訊號則同時提供於其中之一該第一接腳或該第二接腳。
4. 如申請專利範圍第1項所述之快閃記憶卡，其中當該輸入串列字元串流包含有該狀態訊號，該循環冗餘檢查偵測器使用一第一循環冗餘檢查格式來進行循環冗餘檢查；而當該輸入串列字元串流包含有該輸入資料訊號，該循環冗餘檢查偵測器使用一第二循環冗餘檢查格式來進行循環冗餘檢查。
5. 如申請專利範圍第1項所述之快閃記憶卡，更包含有一鎖相迴路，其中 該鎖相迴路係設定來產生一局部時脈訊號來回應該起始訊框信息組，用以使用在由該輸入資料訊號來讀出資料，以及產生一輸出串列字元串流。
6. 一電子裝置，其包含：一接腳配置，係基於一快閃記憶卡的接腳數量而預先決定，該接腳配置包含有至少一個兩用接腳，使用於提供一舊有資料路徑以及一差分資料路徑；一主機記憶卡轉接器，用以連接該快閃記憶卡，該主機記憶卡轉接器包含有：一協定控制器；一應用轉接器，用以控制該協定控制器，且該應用轉接器提供特定裝置通訊與特定記憶卡通訊之間的橋樑；以及一差分資料路徑，具有將一輸入差分訊號轉換為至少一個狀態訊號和一輸入資料訊號給予該協定控制器之功能，以及將來自該協定控制器之至少一個控制訊號和一輸出資料訊號轉換為一輸出差分訊號之功能，其中該差分資料路徑包含有：一差分收發器，用以轉換該輸入差分訊號為一輸入多用途串列訊號、以及將一輸出多用途串列訊號轉換為該輸出差分訊號；以及一差分串列介面引擎，用以轉換該輸入多用途串列訊號為該至少一個狀態訊號和該輸入資料訊號、以及將該至少一個控制訊號和該輸出資料訊號轉換為該輸出多用途串列訊號，其中該差分串列介面引擎包含有：一解碼器，其根據一預定的編碼協定來解碼該輸入多用途串列訊 號，並轉換為一輸入串列字元串流；一第一轉換器，用以將該輸入串列字元串流轉換為一第一訊號組；一同步偵測器，用以針對該第一訊號組進行辨識一同步信息組，當偵測該同步信息組時，藉由產生一起始訊號來開始封包的接收；一讀取先進先出記憶體，用以儲存該第一訊號組之內容以回應該起始訊號，以及輸出該至少一個狀態訊號和該輸入資料訊號；一循環冗餘檢查偵測器，用以針對該第一訊號組執行一循環冗餘檢查以回應該起始訊號；一命令/資料偵測器，用以決定是否該第一訊號組為一命令訊號或一資料訊號，以回應該起始訊號，並提供此決定給予該循環冗餘檢查偵測器；一封包結尾偵測器，用以偵測該第一訊號組之一封包結尾信息組以回應該起始訊號，且於偵測時，發布一終止訊號來結束封包的接收；一寫入先進先出記憶體，用以儲存該至少一個控制訊號和透過該協定控制器輸出的該輸出資料訊號之內容、以及輸出一第二訊號組；一同步產生器，用以針對該第二訊號組產生一同步信息組；一循環冗餘檢查產生器，用以針對該第二訊號組產生一循環冗餘檢查信息組；一命令/資料設定電路，用以決定是否該第二訊號組為一命令訊號 或一資料訊號，並提供此決定給予該循環冗餘檢查產生器；一起始訊框與一封包結尾產生器，用以針對該第二訊號組產生一起始訊框信息組與一封包結尾信息組；一第二轉換器，用以將平行接收之該第二訊號組、該循環冗餘檢查信息組、該同步信息組、該起始訊框信息組以及該封包結尾信息組轉換為一輸出串列字元串流；以及一編碼器，施加該預定的編碼協定至該輸出串列字元串流，並轉換為該輸出多用途串列訊號；其中該快閃記憶卡包含有一多媒體記憶卡、一安全數位記憶卡、一緊密快閃記憶卡、以及一記憶棒記憶卡的其中之一。
7. 如申請專利範圍第6項所述之電子裝置，更包含有一舊有資料路徑，用以將一輸入時脈命令訊號轉換為該狀態訊號與將一輸入時脈資料訊號轉換為該輸入資料訊號、以及用以將該控制訊號轉換為一輸出時脈命令訊號與將該輸出資料訊號轉換為一輸出時脈資料訊號。
8. 如申請專利範圍第6項所述之電子裝置，其中當該輸出串列字元串流係產生自該控制訊號，該循環冗餘檢查產生器施加一第一循環冗餘檢查格式至該輸出串列字元串流；而當該輸出串列字元串流係產生自該輸出資料訊號，該循環冗餘檢查產生器施加一第二循環冗餘檢查格式至該輸出串列字元串流；其中該輸入串列字元串流包含有該狀態訊號，該循環冗餘檢查偵測器使用該第一循環冗餘檢查格式來進行循環冗餘檢查；而當該輸入串列字元串流包含有該輸入資料訊號，該循環冗餘檢查偵測器使用該第二循環冗餘檢查格式來進行循環冗餘檢查。
9. 如申請專利範圍第6項所述之電子裝置，更包含有一鎖相迴路，用以產生一系統時脈訊號，其中該起始訊框信息組係回應該系統時脈訊號所產生。