TWI607317B - 電腦系統 - Google Patents
電腦系統 Download PDFInfo
- Publication number
- TWI607317B TWI607317B TW105134493A TW105134493A TWI607317B TW I607317 B TWI607317 B TW I607317B TW 105134493 A TW105134493 A TW 105134493A TW 105134493 A TW105134493 A TW 105134493A TW I607317 B TWI607317 B TW I607317B
- Authority
- TW
- Taiwan
- Prior art keywords
- hard disk
- signal
- disk device
- logic value
- control circuit
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
本發明是有關於一種電腦系統,特別是指一種具有支援熱插拔的M.2硬碟裝置的電腦系統。
現代人生活與”資訊”息息相關,舉凡電腦、手機、車用電腦、叫車系統、天氣、火車時刻、社群軟體…等等,現代人的食衣住行都需要資訊,而這些資訊都需要依靠龐大的伺服器儲存裝置(Server Storage)來儲存並據以計算。
在過去伺服器儲存裝置的系統架構多以支援SATA/SAS的傳統硬碟(HDD)為主,但隨著科技的進步已經漸漸發展到固態硬碟(Solid-state Drive;SSD)。為何會有如此的演變呢?有幾個原因,第一,系統內晶片的傳輸速率已經達到了GHz等級,但傳統硬碟受限於馬達機械結構,以SATA gen3 HDD為例,其傳輸速度僅能達到100MB/s左右,所以系統效能全卡在硬碟這部份;第二,傳統硬碟不耐震怕摔,一旦地震或摔落都有可能導致硬碟故障;第三,受限機構磁盤結構,儲存容量很難再行突破擴
張;第四,硬碟因為有馬達運轉,所以容易發燙,需散熱;第六,馬達運轉需要消耗大量功率;由於上述的幾個重大因素,伺服器儲存裝置才會漸漸往SSD方向前進。
SSD是利用快閃記憶體加上控制晶片以提供儲存的功能,以SATA gen3 SSD為例,其傳輸速度約為600MB/s左右,遠比傳統硬碟(100MB/s)快上許多,且還有低功耗、無噪音、抗震動、低熱量等優點。雖然SSD有上述的優點,但仍有其缺點存在,例如SSD的大小規格制定是以取代傳統硬碟為目的,所以體積大小一樣分為2.5”及3.5”規格;也由於體積跟過往的HDD一樣,所以一樣會照成系統進風量減少,致使系統內晶片發燙而效能降低;為解決這個問體,只好再加大風扇規格或增加風扇數量使系統內溫度降低;但如此卻導致成本增加,消耗功率也提高;另一缺點也是由於體積龐大,在相對空間內所能放進的SSD有限,舉例來說,伺服器系統的1U內,以2.5吋的SSD來說,最多只能裝進10顆能熱插拔的硬碟,而3.5吋的SSD更是只能容納4顆,這對寸土寸金的時代來說,實在不符成本效益。
考量到上述傳統硬碟及固態硬碟的優缺點,如果有一種產品可以擁有固態硬碟的優點,卻沒有固態硬碟及傳統硬碟的缺點,這樣的產品不正是革命性的產品嗎?M.2硬碟裝置正好具有這樣的優點,一樣是由快閃記憶體及控制晶片所組成,所以讀取速度
快且介面多,可以兼容PCIE/SATA協定與介面,尤其是PCIE介面的傳輸速度可達到2.5GB/s更是傳統硬碟的25倍速度,固態硬碟的4倍。再者,M.2硬碟裝置的體積最大也只有22x110x3.58mm,且具有低功耗、耐震、無噪音、低熱量等等的優點。然而M.2硬碟裝置看似完美的產品為何市面上沒有廠商直接應用在伺服器儲存裝置上做為儲存設備呢?這是由於M.2硬碟裝置是定位在系統內主機板上的模組,做為系統開機作業系統使用,所以並不能支援伺服器儲存裝置所需要的熱插拔(Hot-Plug)功能,因此,如何提供一種支援熱插拔功能的M.2硬碟裝置便成為一個重要的課題。
因此,本發明之目的,即在提供一種具有支援熱插拔功能的M.2硬碟裝置的電腦系統。
於是,本發明電腦系統包含一硬碟裝置、一基本輸入輸出系統(BIOS)、及一控制電路,其中,該硬碟裝置支援M.2,當該硬碟裝置插設於該電腦系統時,該硬碟裝置與該基本輸入輸出系統及該控制電路形成電連接,該硬碟裝置並將一存在信號及一偵測信號傳送至該控制電路。該控制電路根據該偵測信號,選擇來自一中央處理器的一第一匯流排信號及來自一晶片組的一第二匯流排信號之其中一者與該硬碟裝置的一匯流排信號導通,且判斷該硬碟裝置支援PCI Express(PCIE)協定及Serial Advanced
Technology Attachment(Serial ATA/SATA)協定之其中哪一者,當該控制電路判斷該硬碟裝置支援PCIE協定時,該控制電路根據該存在信號,產生一重置信號且將該重置信號傳送至該硬碟裝置,以重新初始化該硬碟裝置。
在一些實施態樣中,其中,該第一匯流排信號符合PCIE協定,該第二匯流排信號符合SATA協定,該硬碟裝置的該匯流排信號符合PCIE協定及SATA協定之其中一者。
在一些實施態樣中,其中,當該硬碟裝置的該匯流排信號符合PCIE協定時,該硬碟裝置所產生的該偵測信號具有一第一邏輯值。當該硬碟裝置的該匯流排信號符合SATA協定時,該硬碟裝置所產生的該偵測信號具有一第二邏輯值。該控制電路包括一選擇電路,當該偵測信號的邏輯值等於該第一邏輯值時,該選擇電路選擇該第一匯流排信號與該匯流排信號導通。當該偵測信號的邏輯值等於該第二邏輯值時,該選擇電路選擇該第二匯流排信號與該匯流排信號導通。
在一些實施態樣中,其中,在開機時,該基本輸入輸出系統佈建該硬碟裝置的所有匯流排,使得當支援PCIE協定的該硬碟裝置在熱插拔時,該電腦系統的一作業系統不會產生一錯誤訊息(Uncorrectable Error Event)。
在一些實施態樣中,其中,該控制電路還包括一緩衝
器、一電阻器、及一電容器。該緩衝器包含一接收一系統重置信號的輸入端、一接收該存在信號的致能端、及一產生一中間信號的輸出端。該電阻器包含一電連接該緩衝器的該輸出端的第一端,及一輸出該重置信號的第二端。該電容器包含一電連接該電阻器的該第二端的第一端,及一接地的第二端。
在一些實施態樣中,其中,當該硬碟裝置插設於該電腦系統時,該硬碟裝置所產生的該存在信號由一第三邏輯值改變為一第四邏輯值。在開機時,該系統重置信號由一第五邏輯值改變為一第六邏輯值。當該存在信號的邏輯值等於該第四邏輯值時,該控制電路的該緩衝器將該輸入端的該系統重置信號輸出至該輸出端,以產生該重置信號。
在一些實施態樣中,其中,該重置信號相對於該系統重置信號延遲一預定時間。
本發明至少具有以下功效:藉由該控制電路根據該偵測信號以將該硬碟裝置的匯流排信號導通至該中央處理器的該第一匯流排或導通至該晶片組的該第二匯流排,並根據該存在信號產生該重置信號以重新初始化該硬碟裝置,使得該硬碟裝置具有支援熱插拔的功能。
1‧‧‧控制電路
2‧‧‧硬碟裝置
3‧‧‧中央處理器
4‧‧‧晶片組
5‧‧‧基本輸入輸出系統
11‧‧‧緩衝器
12‧‧‧電阻器
13‧‧‧電容器
14‧‧‧選擇電路
S1~S8‧‧‧步驟
PEDER‧‧‧偵測信號
PRSNT‧‧‧存在信號
RESET1‧‧‧系統重置信號
RESET2‧‧‧重置信號
本發明之其他的特徵及功效,將於參照圖式的實施方式中清楚地呈現,其中:圖1是一方塊圖,說明本發明電腦系統的一實施例;圖2是一電路圖,說明該實施例的一控制電路;及圖3是一流程圖,說明本發明該實施例所執行的流程。
在本發明被詳細描述之前,應當注意在以下的說明內容中,類似的元件是以相同的編號來表示。
參閱圖1,本發明電腦系統之一實施例,包含一中央處理器(CPU)3、一電連接該中央處理器3的晶片組(PCH)4、一電連接該晶片組4的基本輸入輸出系統(Basic Input/Output System;BIOS)5、一電連接該中央處理器3與該晶片組4的控制電路1、及一硬碟裝置2。
該中央處理器3與該控制電路1之間以一符合PCI Express(PCIE)協定的第一匯流排信號來傳輸資料。該晶片組4與該控制電路1之間以一符合Serial Advanced Technology Attachment(Serial ATA/SATA)協定的第二匯流排信號來傳輸資料。
該硬碟裝置2支援M.2。當該硬碟裝置2插設於該電腦
系統的一連接器(圖未示)時,該硬碟裝置2分別與該晶片組4及該控制電路1形成電連接,且經由該晶片組4與該基本輸入輸出系統5形成電連接。此外,當該硬碟裝置2插設於該電腦系統的該連接器時,該硬碟裝置2產生一由一第三邏輯值改變為一第四邏輯值的存在信號PRSNT,且產生一偵測信號PEDER,並將該存在信號PRSNT及該偵測信號PEDER傳送至該控制電路1。在本實施例中,該第三邏輯值為邏輯1,該第四邏輯值為邏輯0,但不在此限。舉例來說,該硬碟裝置2所插設的該連接器具有一個上拉至高準位(Pull High)的腳位(Pin),當該硬碟裝置2插設於該連接器時,該硬碟裝置2產生邏輯為1的該存在信號PRSNT並輸出至該腳位,使得該控制電路1經由該腳位所偵測的該存在信號PRSNT的邏輯值會由邏輯1變為邏輯0。同理,該連接器還具有另外一個腳位,當該硬碟裝置2插設於該連接器時,該硬碟裝置2將該偵測信號PEDER經由該另一個腳位傳送至該控制電路1。
該硬碟裝置2與該控制電路1之間還以一匯流排信號來傳輸資料,該硬碟裝置2可以支援PCIE協定及SATA協定之其中任一者。當該硬碟裝置2可以支援PCIE協定時,該匯流排信號符合PCIE協定,且該偵測信號PEDER的邏輯值等於一第一邏輯值。當該硬碟裝置2可以支援SATA協定時,該匯流排信號符合SATA協定,且該偵測信號PEDER的邏輯值等於一第二邏輯值。在本實施
例中,該第一邏輯值為邏輯1,該第二邏輯值為邏輯0,而在其他實施例中,則不在此限。
參閱圖1與圖2,該控制電路1包括一選擇電路14、一緩衝器11、一電阻器12、及一電容器13。該選擇電路14接收來自該中央處理器3的該第一匯流排信號、來自該晶片組4的該第二匯流排信號、及來自該硬碟裝置2的該匯流排信號,並根據該偵測信號PEDER選擇該第一匯流排信號及該第二匯流排信號之其中一者與該匯流排信號導通,且判斷該硬碟裝置支援PCIE協定及SATA協定之其中哪一者。當該控制電路1判斷該硬碟裝置2支援PCIE協定時,該控制電路1根據該存在信號PRSNT,產生一重置信號RESET2且將該重置信號RESET2傳送至該硬碟裝置2,以重新初始化該硬碟裝置2。
更詳細地說,該緩衝器11包含一接收一系統重置信號RESET1的輸入端、一接收該存在信號PRSNT的致能端、及一產生一中間信號的輸出端。該系統重置信號例如是來自該電腦系統的初始重置信號,一般來說,在該電腦系統開啟時或重新開機時,會被產生。該電阻器12包含一電連接該緩衝器11的該輸出端的第一端,及一輸出該重置信號RESET2的第二端。當該存在信號PRSNT的邏輯值等於該第四邏輯值時,該緩衝器11將該輸入端所接收的該系統重置信號RESET1輸出至該輸出端而產生為該中間信號。該電
容器13包含一電連接該電阻器12的該第二端的第一端,及一接地的第二端。當該偵測信號PEDER的邏輯值等於該第一邏輯值時,該選擇電路14選擇該第一匯流排信號與該匯流排信號導通。當該偵測信號PEDER的邏輯值等於該第二邏輯值時,該選擇電路14選擇該第二匯流排信號與該匯流排信號導通。
參閱圖1、圖2與圖3,圖3是一流程圖,說明該實施例的該電腦系所執行的流程,並包含步驟S1~S8。
於步驟S1,當該電腦系統的系統電源開機時,該電腦系統產生一由一第五邏輯值改變為一第六邏輯值的系統重置信號RESET1,以提供該電腦系統所包含的各種裝置作初始化。在本實施例中,該第五邏輯值為邏輯0,該第六邏輯值為邏輯1,而在其他實施例中,則不在此限。
於步驟S2,該基本輸入輸出系統5佈建該硬碟裝置2的所有匯流排,使得支援PCIE協定的該硬碟裝置2在熱插拔(Hot-Plug)時,該電腦系統的作業系統不會產生一錯誤訊息(Uncorrectable Error Event)。更詳細地說,「該基本輸入輸出系統5佈建該硬碟裝置2的所有匯流排」是指修改該基本輸入輸出系統5的程式碼,使得該基本輸入輸出系統5的程式碼在開機執行後,當支援PCIE協定的該硬碟裝置2消失時,如熱插拔(Hot-Plug)時,該電腦系統的作業系統不會產生該錯誤訊息。
於步驟S3,該硬碟裝置2插設於該電腦系統的該連接器,該硬碟裝置2分別與該晶片組4及該控制電路1形成電連接,且經由該晶片組4與該基本輸入輸出系統5形成電連接。
於步驟S4,該硬碟裝置2輸出該偵測信號PEDER,此外,也輸出該存在信號PRSNT。
於步驟S5,該控制電路1根據該偵測信號PEDER作判斷。當該偵測信號PEDER的邏輯值等於該第一邏輯值時,在本實施例中,即等於邏輯1時,則執行步驟S7。當該偵測信號PEDER的邏輯值等於該第二邏輯值時,在本實施例中,即不等於邏輯1時,則執行步驟S6。
於步驟S6,該選擇電路14選擇該第二匯流排信號與該匯流排信號導通。該晶片組4藉由一SATA匯流排,以該第二匯流排信號對該硬碟裝置2作資料存取。要特別補充說明的是:支援M.2且支援SATA協定的該硬碟裝置2為符合SATA協定,本來就會具有熱插拔的功能。
於步驟S7,該控制電路1的該緩衝器11的該輸入端所接收的該系統重置信號RESET1在開機時,已由該第五邏輯值改變為該第六邏輯值,即由邏輯0改變為邏輯1。由於該緩衝器11的該致能端所接收的該存在信號PRSNT因為該硬碟裝置2插設在該電腦系統的該連接器,而該第三邏輯值改變為該第四邏輯值,即由邏
輯1改變為邏輯0。進而使得該緩衝器11將該系統重置信號RESET1輸出為該中間信號,此外,因為該電阻器12及該電容器13所形成的迴路需要充電時間,因此,該重置信號RESET2相對於該系統重置信號RESET1會延遲一預定時間,以重新初始化該硬碟裝置2,進而具有熱插拔的功能。在本實施例中,該預定時間是100毫秒(ms),以符合PCIE協定。
於步驟S8,該選擇電路14選擇該第一匯流排信號與該匯流排信號導通。該中央處理器3藉由一PCIE匯流排,以該第一匯流排信號對該硬碟裝置2作資料存取。
綜上所述,藉由本發明電腦系統的該控制電路1根據該存在信號PRSNT及該偵測信號PEDER,重新產生相對於該系統重置信號RESET1延遲的該重置信號RESET2,以重新初始化該硬碟裝置2,使得支援M.2的該硬碟裝置2不論是支援SATA協定或是PCIE協定都能具有熱插拔的功能。此外,藉由該基本輸入輸出系統5在開機時,佈建該硬碟裝置2的所有匯流排,而能在熱插拔時,避免該電腦系統產生該錯誤訊息,故確實能達成本發明之目的。
惟以上所述者,僅為本發明之實施例而已,當不能以此限定本發明實施之範圍,凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
1‧‧‧控制電路
2‧‧‧硬碟裝置
3‧‧‧中央處理器
4‧‧‧晶片組
5‧‧‧基本輸入輸出系統
Claims (7)
- 一種電腦系統,包含一硬碟裝置、一基本輸入輸出系統(BIOS)、及一控制電路,其中,該硬碟裝置支援M.2,且當該硬碟裝置以熱插拔方式插設於該電腦系統時,該硬碟裝置與該基本輸入輸出系統及該控制電路形成電連接,該硬碟裝置並將一存在信號及一偵測信號傳送至該控制電路,該控制電路根據該偵測信號,選擇來自一中央處理器的一第一匯流排信號及來自一晶片組的一第二匯流排信號之其中一者與該硬碟裝置的一匯流排信號導通,且判斷該硬碟裝置支援PCI Express(PCIE)協定及Serial Advanced Technology Attachment(Serial ATA/SATA)協定之其中哪一者,當該控制電路判斷該硬碟裝置支援PCIE協定時,該控制電路根據該存在信號,產生一重置信號且將該重置信號傳送至該硬碟裝置,以重新初始化該硬碟裝置。
- 如請求項1所述的電腦系統,其中,該第一匯流排信號符合PCIE協定,該第二匯流排信號符合SATA協定,該硬碟裝置的該匯流排信號符合PCIE協定及SATA協定之其中一者。
- 如請求項2所述的電腦系統,其中,當該硬碟裝置的該匯流排信號符合PCIE協定時,該硬碟裝置所產生的該偵測信號具有一第一邏輯值,當該硬碟裝置的該匯流排信號符合SATA協定時,該硬碟裝置 所產生的該偵測信號具有一第二邏輯值,該控制電路包括一選擇電路,當該偵測信號的邏輯值等於該第一邏輯值時,該選擇電路選擇該第一匯流排信號與該匯流排信號導通,當該偵測信號的邏輯值等於該第二邏輯值時,該選擇電路選擇該第二匯流排信號與該匯流排信號導通。
- 如請求項3所述的電腦系統,其中,在開機時,該基本輸入輸出系統佈建該硬碟裝置的所有匯流排,使得當支援PCIE協定的該硬碟裝置在熱插拔時,該電腦系統的一作業系統不會產生一錯誤訊息(Uncorrectable Error Event)。
- 如請求項4所述的電腦系統,其中,該控制電路還包括:一緩衝器,包含一接收一系統重置信號的輸入端、一接收該存在信號的致能端、及一產生一中間信號的輸出端;一電阻器,包含一電連接該緩衝器的該輸出端的第一端,及一輸出該重置信號的第二端;及一電容器,包含一電連接該電阻器的該第二端的第一端,及一接地的第二端。
- 如請求項5所述的電腦系統,其中,當該硬碟裝置插設於該電腦系統時,該硬碟裝置所產生的該存在信號由一第三邏輯值改變為一第四邏輯值,在開機時,該系統重置信號由一第五邏輯值改變為 一第六邏輯值,當該存在信號的邏輯值等於該第四邏輯值時,該控制電路的該緩衝器將該輸入端的該系統重置信號輸出至該輸出端,以產生該重置信號。
- 如請求項6所述的電腦系統,其中,該重置信號相對於該系統重置信號延遲一預定時間。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105134493A TWI607317B (zh) | 2016-10-26 | 2016-10-26 | 電腦系統 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105134493A TWI607317B (zh) | 2016-10-26 | 2016-10-26 | 電腦系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI607317B true TWI607317B (zh) | 2017-12-01 |
TW201816622A TW201816622A (zh) | 2018-05-01 |
Family
ID=61230705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105134493A TWI607317B (zh) | 2016-10-26 | 2016-10-26 | 電腦系統 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI607317B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112380074A (zh) * | 2020-11-10 | 2021-02-19 | 中科可控信息产业有限公司 | 连接器处理方法、装置、处理模块及电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW548537B (en) * | 2002-01-14 | 2003-08-21 | Accton Technology Corp | Circuit module capable of conducting hot swap |
TW201015286A (en) * | 2008-10-02 | 2010-04-16 | Alcor Micro Corp | Bridging device with power-saving function |
TWI326827B (zh) * | 2006-06-02 | 2010-07-01 | Via Tech Inc | |
TWI405087B (zh) * | 2010-01-12 | 2013-08-11 | Imicro Technology Ltd | 用於差分資料傳輸之快閃記憶卡 |
US20150178204A1 (en) * | 2013-12-24 | 2015-06-25 | Joydeep Ray | Common platform for one-level memory architecture and two-level memory architecture |
TWI534626B (zh) * | 2013-08-05 | 2016-05-21 | Lsi公司 | 儲存控制器、可操作在一儲存控制器中之方法及非暫時性電腦可讀媒體 |
-
2016
- 2016-10-26 TW TW105134493A patent/TWI607317B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW548537B (en) * | 2002-01-14 | 2003-08-21 | Accton Technology Corp | Circuit module capable of conducting hot swap |
TWI326827B (zh) * | 2006-06-02 | 2010-07-01 | Via Tech Inc | |
TW201015286A (en) * | 2008-10-02 | 2010-04-16 | Alcor Micro Corp | Bridging device with power-saving function |
TWI405087B (zh) * | 2010-01-12 | 2013-08-11 | Imicro Technology Ltd | 用於差分資料傳輸之快閃記憶卡 |
TWI534626B (zh) * | 2013-08-05 | 2016-05-21 | Lsi公司 | 儲存控制器、可操作在一儲存控制器中之方法及非暫時性電腦可讀媒體 |
US20150178204A1 (en) * | 2013-12-24 | 2015-06-25 | Joydeep Ray | Common platform for one-level memory architecture and two-level memory architecture |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112380074A (zh) * | 2020-11-10 | 2021-02-19 | 中科可控信息产业有限公司 | 连接器处理方法、装置、处理模块及电子设备 |
CN112380074B (zh) * | 2020-11-10 | 2024-05-28 | 中科可控信息产业有限公司 | 连接器处理方法、装置、处理模块及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
TW201816622A (zh) | 2018-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107526665B (zh) | 机箱管理系统及机箱管理方法 | |
US10152443B2 (en) | System and method for providing personality switching in a solid state drive device | |
EP3002677A1 (en) | System and method for managing multiple bios default configurations | |
US20150074323A1 (en) | Data bus host and controller switch | |
US10795424B2 (en) | Server power saving system and server power saving method | |
CN107870882B (zh) | 用于管理外围设备的数据协议 | |
US9817468B2 (en) | System and method for automatic detection and switching between USB host and device rolls on a type-A connector | |
US9164862B2 (en) | System and method for dynamically detecting storage drive type | |
US7490176B2 (en) | Serial attached SCSI backplane and detection system thereof | |
US20140122753A1 (en) | Electronic Device, Management Method Thereof, and Rack Serving System | |
US10289339B2 (en) | System and method for storing modified data to an NVDIMM during a save operation | |
TW201317998A (zh) | 擴展卡及支持該擴展卡的主機板 | |
US20160188216A1 (en) | Hard Disk and Management Method | |
TWI468922B (zh) | 電子裝置及其管理方法與機櫃伺服系統 | |
TWI754183B (zh) | 硬碟背板管理裝置 | |
US8990449B2 (en) | Systems and methods for out of band notification of hard drive status change | |
US10140235B2 (en) | Server | |
US10528283B2 (en) | System and method to provide persistent storage class memory using NVDIMM-N with an NVDIMM-P footprint | |
US8554974B2 (en) | Expanding functionality of one or more hard drive bays in a computing system | |
TWI607317B (zh) | 電腦系統 | |
CN113448489B (zh) | 控制闪存卡存取的计算机可读取存储介质、方法及装置 | |
CN108153695A (zh) | 计算机系统 | |
CN104239245A (zh) | 电子系统与运作方法 | |
TWM516184U (zh) | 具有插卡式擴充功能之固態硬碟控制器 | |
CN109408441A (zh) | 一种新型计算机突发断电保护系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |