CN108153695A - 计算机系统 - Google Patents

计算机系统 Download PDF

Info

Publication number
CN108153695A
CN108153695A CN201611110032.2A CN201611110032A CN108153695A CN 108153695 A CN108153695 A CN 108153695A CN 201611110032 A CN201611110032 A CN 201611110032A CN 108153695 A CN108153695 A CN 108153695A
Authority
CN
China
Prior art keywords
hard disk
disk device
bus signals
logical value
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611110032.2A
Other languages
English (en)
Inventor
林炳村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitac Computer Shunde Ltd
Shencloud Technology Co Ltd
Original Assignee
Mitac Computer Shunde Ltd
Shencloud Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitac Computer Shunde Ltd, Shencloud Technology Co Ltd filed Critical Mitac Computer Shunde Ltd
Priority to CN201611110032.2A priority Critical patent/CN108153695A/zh
Publication of CN108153695A publication Critical patent/CN108153695A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Stored Programmes (AREA)

Abstract

一种计算机系统包含一硬盘装置、基本输入输出系统、及一控制电路。该硬盘装置支持M.2，当该硬盘装置插设于该计算机系统时，该硬盘装置与该基本输入输出系统及该控制电路形成电连接，并将一存在信号及一侦测信号传送至该控制电路。该控制电路根据该侦测信号，选择来自一中央处理器的一第一总线信号及来自一芯片组的一第二总线信号之其中一者与该硬盘装置的一总线信号导通，并根据该存在信号，产生一重置信号且将该重置信号传送至该硬盘装置，以重新初始化该硬盘装置，使得该硬盘装置能具有热插拔的功能。

Description

计算机系统
技术领域
本发明是有关于一种计算机系统，特别是指一种具有支持热插拔的M.2硬盘装置的计算机系统。
背景技术
现代人生活与“信息”息息相关，例如计算机、手机、车用电脑、叫车系统、天气、火车时刻、社交软件等等，现代人的食衣住行都需要信息，而这些信息都需要依靠庞大的服务器储存装置(Server Storage)来储存并据以计算。
在过去服务器储存装置的系统架构多以支持SATA/SAS的传统硬盘(HDD)为主，但随着科技的进步已经渐渐发展到固态硬盘(Solid-state Drive；SSD)。会有如此的演变，有几个原因，第一，系统内芯片的传输速率已经达到了GHz等级，但传统硬盘受限于马达机械结构，以SATA gen3 HDD为例，其传输速度仅能达到100MB/s左右，所以系统效能全卡在硬盘这部份；第二，传统硬盘不耐震怕摔，一旦地震或摔落都有可能导致硬盘故障；第三，受限机构磁盘结构，储存容量很难再行突破扩张；第四，硬盘因为有马达运转，所以容易发烫，需散热；第六，马达运转需要消耗大量功率；由于上述的几个重大因素，服务器储存装置才会渐渐往SSD方向前进。
SSD是利用快闪存储器加上控制芯片以提供储存的功能，以SATA gen3 SSD为例，其传输速度约为600MB/s左右，远比传统硬盘(100MB/s)快上许多，且还有低功耗、无噪音、抗震动、低热量等优点。虽然SSD有上述的优点，但仍有其缺点存在，例如SSD的大小规格制定是以取代传统硬盘为目的，所以体积大小一样分为2.5寸及3.5寸规格；也由于体积跟过往的HDD一样，所以一样会照成系统进风量减少，致使系统内芯片发烫而效能降低；为解决这个问体，只好再加大风扇规格或增加风扇数量使系统内温度降低；但如此却导致成本增加，消耗功率也提高；另一缺点也是由于体积庞大，在相对空间内所能放进的SSD有限，举例来说，服务器系统的1U内，以2.5寸的SSD来说，最多只能装进10颗能热插拔的硬盘，而3.5寸的SSD更是只能容纳4颗，这对寸土寸金的时代来说，实在不符成本效益。
考量到上述传统硬盘及固态硬盘的优缺点，如果有一种产品可以拥有固态硬盘的优点，却没有固态硬盘及传统硬盘的缺点，这样的产品才是革命性的产品。M.2硬盘装置正好具有这样的优点，一样是由快闪存储器及控制芯片所组成，所以读取速度快且界面多，可以兼容PCIE/SATA协定与界面，尤其是PCIE界面的传输速度可达到2.5GB/s更是传统硬盘的25倍速度，固态硬盘的4倍。再者，M.2硬盘装置的体积最大也只有22x110x3.58mm，且具有低功耗、耐震、无噪音、低热量等等的优点。然而M.2硬盘装置看似完美的产品为何市面上没有厂商直接应用在服务器储存装置上做为储存设备呢，这是由于M.2硬盘装置是定位在系统内主机板上的模块，做为系统开机作业系统使用，所以并不能支持服务器储存装置所需要的热插拔( Hot-Plug)功能，因此，如何提供一种支持热插拔功能的M.2硬盘装置便成为一个重要的课题。
发明内容
因此，本发明之目的，即在提供一种具有支持热插拔功能的M.2硬盘装置的计算机系统。
于是，本发明计算机系统包含一硬盘装置、一基本输入输出系统(BIOS)、及一控制电路，其中，该硬盘装置支持M.2，当该硬盘装置插设于该计算机系统时，该硬盘装置与该基本输入输出系统及该控制电路形成电连接，该硬盘装置并将一存在信号及一侦测信号传送至该控制电路。该控制电路根据该侦测信号，选择来自一中央处理器的一第一总线信号及来自一芯片组的一第二总线信号之其中一者与该硬盘装置的一总线信号导通，且判断该硬盘装置支持PCI Express(PCIE)协定及Serial Advanced Technology Attachment(Serial ATA/SATA)协定之其中哪一者，当该控制电路判断该硬盘装置支持PCIE协定时，该控制电路根据该存在信号，产生一重置信号且将该重置信号传送至该硬盘装置，以重新初始化该硬盘装置。
在一些实施例中，该第一总线信号符合PCIE协定，该第二总线信号符合SATA协定，该硬盘装置的该总线信号符合PCIE协定及SATA协定之其中一者。
在一些实施例中，当该硬盘装置的该总线信号符合PCIE协定时，该硬盘装置所产生的该侦测信号具有一第一逻辑值。当该硬盘装置的该总线信号符合SATA协定时，该硬盘装置所产生的该侦测信号具有一第二逻辑值。该控制电路包括一选择电路，当该侦测信号的逻辑值等于该第一逻辑值时，该选择电路选择该第一总线信号与该总线信号导通。当该侦测信号的逻辑值等于该第二逻辑值时，该选择电路选择该第二总线信号与该总线信号导通。
在一些实施例中，在开机时，该基本输入输出系统布建该硬盘装置的所有总线，使得当支持PCIE协定的该硬盘装置在热插拔时，该计算机系统的一作业系统不会产生一错误信息(Uncorrectable Error Event)。
在一些实施例中，该控制电路还包括一缓冲器、一电阻器、及一电容器。该缓冲器包含一接收一系统重置信号的输入端、一接收该存在信号的致能端、及一产生一中间信号的输出端。该电阻器包含一电连接该缓冲器的该输出端的第一端，及一输出该重置信号的第二端。该电容器包含一电连接该电阻器的该第二端的第一端，及一接地的第二端。
在一些实施例中，当该硬盘装置插设于该计算机系统时，该硬盘装置所产生的该存在信号由一第三逻辑值改变为一第四逻辑值。在开机时，该系统重置信号由一第五逻辑值改变为一第六逻辑值。当该存在信号的逻辑值等于该第四逻辑值时，该控制电路的该缓冲器将该输入端的该系统重置信号输出至该输出端，以产生该重置信号。
在一些实施例中，该重置信号相对于该系统重置信号延迟一预定时间。
本发明至少具有以下功效：通过该控制电路根据该侦测信号以将该硬盘装置的总线信号导通至该中央处理器的该第一总线或导通至该芯片组的该第二总线，并根据该存在信号产生该重置信号以重新初始化该硬盘装置，使得该硬盘装置具有支持热插拔的功能。
【附图说明】
图1是一方块图，说明本发明计算机系统的一实施例；
图2是一电路图，说明该实施例的一控制电路；及
图3是一流程图，说明本发明该实施例所执行的流程。
【具体实施方式】
在本发明被详细描述之前，应当注意在以下的说明内容中，类似的元件是以相同的编号来表示。
参阅图1，本发明计算机系统之一实施例，包含一中央处理器(CPU)3、一电连接该中央处理器3的芯片组(PCH)4、一电连接该芯片组4的基本输入输出系统(Basic Input/Output System；BIOS)5、一电连接该中央处理器3与该芯片组4的控制电路1、及一硬盘装置2。
该中央处理器3与该控制电路1之间以一符合PCI Express(PCIE)协定的第一总线信号来传输资料。该芯片组4与该控制电路1之间以一符合Serial Advanced TechnologyAttachment(Serial ATA/SATA)协定的第二总线信号来传输资料。
该硬盘装置2支持M.2。当该硬盘装置2插设于该计算机系统的一连接器(图未示)时，该硬盘装置2分别与该芯片组4及该控制电路1形成电连接，且经由该芯片组4与该基本输入输出系统5形成电连接。此外，当该硬盘装置2插设于该计算机系统的该连接器时，该硬盘装置2产生一由一第三逻辑值改变为一第四逻辑值的存在信号PRSNT，且产生一侦测信号PEDER，并将该存在信号PRSNT及该侦测信号PEDER传送至该控制电路1。在本实施例中，该第三逻辑值为逻辑1，该第四逻辑值为逻辑0，但不在此限。举例来说，该硬盘装置2所插设的该连接器具有一个上拉至高准位(Pull High)的脚位(Pin)，当该硬盘装置2插设于该连接器时，该硬盘装置2产生逻辑为1的该存在信号PRSNT并输出至该脚位，使得该控制电路1经由该脚位所侦测的该存在信号PRSNT的逻辑值会由逻辑1变为逻辑0。同理，该连接器还具有另外一个脚位，当该硬盘装置2插设于该连接器时，该硬盘装置2将该侦测信号PEDER经由该另一个脚位传送至该控制电路1。
该硬盘装置2与该控制电路1之间还以一总线信号来传输资料，该硬盘装置2可以支持PCIE协定及SATA协定之其中任一者。当该硬盘装置2可以支持PCIE协定时，该总线信号符合PCIE协定，且该侦测信号PEDER的逻辑值等于一第一逻辑值。当该硬盘装置2可以支持SATA协定时，该总线信号符合SATA协定，且该侦测信号PEDER的逻辑值等于一第二逻辑值。在本实施例中，该第一逻辑值为逻辑1，该第二逻辑值为逻辑0，而在其他实施例中，则不在此限。
参阅图1与图2，该控制电路1包括一选择电路14、一缓冲器11、一电阻器12、及一电容器13。该选择电路14接收来自该中央处理器3的该第一总线信号、来自该芯片组4的该第二总线信号、及来自该硬盘装置2的该总线信号，并根据该侦测信号PEDER选择该第一总线信号及该第二总线信号之其中一者与该总线信号导通，且判断该硬盘装置支持PCIE协定及SATA协定之其中哪一者。当该控制电路1判断该硬盘装置2支持PCIE协定时，该控制电路1根据该存在信号PRSNT，产生一重置信号RESET2且将该重置信号RESET2传送至该硬盘装置2，以重新初始化该硬盘装置2。
更详细地说，该缓冲器11包含一接收一系统重置信号RESET1的输入端、一接收该存在信号PRSNT的致能端、及一产生一中间信号的输出端。该系统重置信号例如是来自该计算机系统的初始重置信号，一般来说，在该计算机系统开启时或重新开机时会被产生。该电阻器12包含一电连接该缓冲器11的该输出端的第一端，及一输出该重置信号RESET2的第二端。当该存在信号PRSNT的逻辑值等于该第四逻辑值时，该缓冲器11将该输入端所接收的该系统重置信号RESET1输出至该输出端而产生为该中间信号。该电容器13包含一电连接该电阻器12的该第二端的第一端，及一接地的第二端。当该侦测信号PEDER的逻辑值等于该第一逻辑值时，该选择电路14选择该第一总线信号与该总线信号导通。当该侦测信号PEDER的逻辑值等于该第二逻辑值时，该选择电路14选择该第二总线信号与该总线信号导通。
参阅图1、图2与图3，图3是一流程图，说明该实施例的该计算机系所执行的流程，并包含步骤S1~S8。
于步骤S1，当该计算机系统的系统电源开机时，该计算机系统产生一由一第五逻辑值改变为一第六逻辑值的系统重置信号RESET1，以提供该计算机系统所包含的各种装置作初始化。在本实施例中，该第五逻辑值为逻辑0，该第六逻辑值为逻辑1，而在其他实施例中，则不在此限。
于步骤S2，该基本输入输出系统5布建该硬盘装置2的所有总线，使得支持PCIE协定的该硬盘装置2在热插拔(Hot-Plug)时，该计算机系统的作业系统不会产生一错误信息(Uncorrectable Error Event)。更详细地说，所述“该基本输入输出系统5布建该硬盘装置2的所有总线”是指修改该基本输入输出系统5的程序码，使得该基本输入输出系统5的程序码在开机执行后，当支持PCIE协定的该硬盘装置2消失时，如热插拔(Hot-Plug)时，该计算机系统的作业系统不会产生该错误信息。
于步骤S3，该硬盘装置2插设于该计算机系统的该连接器，该硬盘装置2分别与该芯片组4及该控制电路1形成电连接，且经由该芯片组4与该基本输入输出系统5形成电连接。
于步骤S4，该硬盘装置2输出该侦测信号PEDER，此外，也输出该存在信号PRSNT。
于步骤S5，该控制电路1根据该侦测信号PEDER作判断。当该侦测信号PEDER的逻辑值等于该第一逻辑值时，在本实施例中，即等于逻辑1时，则执行步骤S7。当该侦测信号PEDER的逻辑值等于该第二逻辑值时，在本实施例中，即不等于逻辑1时，则执行步骤S6。
于步骤S6，该选择电路14选择该第二总线信号与该总线信号导通。该芯片组4通过一SATA总线，以该第二总线信号对该硬盘装置2作资料存取。要特别补充说明的是：支持M.2且支持SATA协定的该硬盘装置2为符合SATA协定，本来就会具有热插拔的功能。
于步骤S7，该控制电路1的该缓冲器11的该输入端所接收的该系统重置信号RESET1在开机时，已由该第五逻辑值改变为该第六逻辑值，即由逻辑0改变为逻辑1。由于该缓冲器11的该致能端所接收的该存在信号PRSNT因为该硬盘装置2插设在该计算机系统的该连接器，而该第三逻辑值改变为该第四逻辑值，即由逻辑1改变为逻辑0。进而使得该缓冲器11将该系统重置信号RESET1输出为该中间信号，此外，因为该电阻器12及该电容器13所形成的回路需要充电时间，因此，该重置信号RESET2相对于该系统重置信号RESET1会延迟一预定时间，以重新初始化该硬盘装置2，进而具有热插拔的功能。在本实施例中，该预定时间是100毫秒(ms)，以符合PCIE协定。
于步骤S8，该选择电路14选择该第一总线信号与该总线信号导通。该中央处理器3通过一PCIE总线，以该第一总线信号对该硬盘装置2作资料存取。
综上所述，通过本发明计算机系统的该控制电路1根据该存在信号PRSNT及该侦测信号PEDER，重新产生相对于该系统重置信号RESET1延迟的该重置信号RESET2，以重新初始化该硬盘装置2，使得支持M.2的该硬盘装置2不论是支持SATA协定或是PCIE协定都能具有热插拔的功能。此外，通过该基本输入输出系统5在开机时，布建该硬盘装置2的所有总线，而能在热插拔时，避免该计算机系统产生该错误信息，故确实能达成本发明之目的。
上面结合附图对本发明的具体实施方式和实施例做了详细说明，但不能以之限定本发明的范围，在本发明申请专利范围内所作的均等修饰和变化，皆应该属于本发明专利范围内。

Claims (7)

1.一种计算机系统，包含一硬盘装置、一基本输入输出系统、及一控制电路，其特征在于：
该硬盘装置支持M.2，当该硬盘装置插设于该计算机系统时，该硬盘装置与该基本输入输出系统及该控制电路形成电连接，该硬盘装置并将一存在信号及一侦测信号传送至该控制电路，
该控制电路根据该侦测信号，选择来自一中央处理器的一第一总线信号及来自一芯片组的一第二总线信号之其中一者与该硬盘装置的一总线信号导通，且判断该硬盘装置支持PCIE协定及SATA协定之其中哪一者，当该控制电路判断该硬盘装置支持PCIE协定时，该控制电路根据该存在信号，产生一重置信号且将该重置信号传送至该硬盘装置，以重新初始化该硬盘装置。
2.根据权利要求1所述的计算机系统，其特征在于：该第一总线信号符合PCIE协定，该第二总线信号符合SATA协定，该硬盘装置的该总线信号符合PCIE协定及SATA协定之其中一者。
3.根据权利要求2所述的计算机系统，其特征在于：
当该硬盘装置的该总线信号符合PCIE协定时，该硬盘装置所产生的该侦测信号具有一第一逻辑值，当该硬盘装置的该总线信号符合SATA协定时，该硬盘装置所产生的该侦测信号具有一第二逻辑值，
该控制电路包括一选择电路，当该侦测信号的逻辑值等于该第一逻辑值时，该选择电路选择该第一总线信号与该总线信号导通，当该侦测信号的逻辑值等于该第二逻辑值时，该选择电路选择该第二总线信号与该总线信号导通。
4.根据权利要求3所述的计算机系统，其特征在于：在开机时，该基本输入输出系统布建该硬盘装置的所有总线，使得当支持PCIE协定的该硬盘装置在热插拔时，该计算机系统的一作业系统不会产生一错误信息。
5.根据权利要求4所述的计算机系统，其特征在于：该控制电路还包括：
一缓冲器，包含一接收一系统重置信号的输入端、一接收该存在信号的致能端、及一产生一中间信号的输出端；
一电阻器，包含一电连接该缓冲器的该输出端的第一端，及一输出该重置信号的第二端；及
一电容器，包含一电连接该电阻器的该第二端的第一端，及一接地的第二端。
6.根据权利要求5所述的计算机系统，其特征在于：
当该硬盘装置插设于该计算机系统时，该硬盘装置所产生的该存在信号由一第三逻辑值改变为一第四逻辑值，
在开机时，该系统重置信号由一第五逻辑值改变为一第六逻辑值，
当该存在信号的逻辑值等于该第四逻辑值时，该控制电路的该缓冲器将该输入端的该系统重置信号输出至该输出端，以产生该重置信号。
7.根据权利要求6所述的计算机系统，其中，该重置信号相对于该系统重置信号延迟一预定时间。
CN201611110032.2A 2016-12-06 2016-12-06 计算机系统 Pending CN108153695A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611110032.2A CN108153695A (zh) 2016-12-06 2016-12-06 计算机系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611110032.2A CN108153695A (zh) 2016-12-06 2016-12-06 计算机系统

Publications (1)

Publication Number Publication Date
CN108153695A true CN108153695A (zh) 2018-06-12

Family

ID=62467961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611110032.2A Pending CN108153695A (zh) 2016-12-06 2016-12-06 计算机系统

Country Status (1)

Country Link
CN (1) CN108153695A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109240953A (zh) * 2018-09-20 2019-01-18 郑州云海信息技术有限公司 一种自适应切换硬盘的方法、转接板及系统
CN112380074A (zh) * 2020-11-10 2021-02-19 中科可控信息产业有限公司 连接器处理方法、装置、处理模块及电子设备
CN114050714A (zh) * 2022-01-13 2022-02-15 苏州浪潮智能科技有限公司 一种保护pcie卡电源的方法、电路、装置及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050251609A1 (en) * 2004-05-04 2005-11-10 Horng-Yee Chou Removable peripheral device
CN1936875A (zh) * 2005-09-23 2007-03-28 英业达股份有限公司 热插拔控制系统及方法
US20070156934A1 (en) * 2006-01-02 2007-07-05 Kuan-Jui Ho High-speed PCI Interface System and A Reset Method Thereof
CN101840384A (zh) * 2009-03-17 2010-09-22 英业达股份有限公司 计算机装置
CN105740116A (zh) * 2014-12-12 2016-07-06 环旭电子股份有限公司 硬盘背板及其串行通用输入输出信号的检测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050251609A1 (en) * 2004-05-04 2005-11-10 Horng-Yee Chou Removable peripheral device
CN1936875A (zh) * 2005-09-23 2007-03-28 英业达股份有限公司 热插拔控制系统及方法
US20070156934A1 (en) * 2006-01-02 2007-07-05 Kuan-Jui Ho High-speed PCI Interface System and A Reset Method Thereof
CN101840384A (zh) * 2009-03-17 2010-09-22 英业达股份有限公司 计算机装置
CN105740116A (zh) * 2014-12-12 2016-07-06 环旭电子股份有限公司 硬盘背板及其串行通用输入输出信号的检测方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PCI EXPRESS: "PCI Express M.2 Specification Revision 1.0", 《PCI SIG》 *
SSD FORM FACTOR WORKING GROUP: "Enterprise SSD Form Factor Version 1.0", 《SSD FORM FACTOR》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109240953A (zh) * 2018-09-20 2019-01-18 郑州云海信息技术有限公司 一种自适应切换硬盘的方法、转接板及系统
CN112380074A (zh) * 2020-11-10 2021-02-19 中科可控信息产业有限公司 连接器处理方法、装置、处理模块及电子设备
CN112380074B (zh) * 2020-11-10 2024-05-28 中科可控信息产业有限公司 连接器处理方法、装置、处理模块及电子设备
CN114050714A (zh) * 2022-01-13 2022-02-15 苏州浪潮智能科技有限公司 一种保护pcie卡电源的方法、电路、装置及介质
CN114050714B (zh) * 2022-01-13 2022-04-22 苏州浪潮智能科技有限公司 一种保护pcie卡电源的方法、电路、装置及介质

Similar Documents

Publication Publication Date Title
US10846160B2 (en) System and method for remote system recovery
US9811407B2 (en) System is applied to control indicator lights for non-volatile memory express solid state disk
CN107092570A (zh) 一种服务器板载m.2硬盘的自适应配置方法及系统
CN103793307A (zh) 电子装置及其管理方法与机柜伺服系统
CN107194257B (zh) 一种基于国产tcm芯片的可信系统
CN108153695A (zh) 计算机系统
CN107038139A (zh) 一种基于ft1500a的国产服务器主板的实现方法
CN105468114A (zh) 一种优化服务器板卡散热噪音的设计方法
CN104571333A (zh) 基于1553b总线的控制计算机
CN103593319B (zh) 一种支持热拔插和自动识别外部配件的串口应用方法
CN109062831A (zh) 一种能自动调整硬盘背板上硬盘灯的控制总线电路
CN104461977B (zh) 记忆卡存取装置、其控制方法与记忆卡存取系统
CN206684646U (zh) 一种基于双sd卡的raid存储板
CN113824741A (zh) 一种iic设备的通信方法、装置、设备、系统及介质
CN105912442B (zh) 具有温度管理功能的电子装置
CN104318280A (zh) 利用usb接口实现上位机高速读写sd卡的方法
CN109408441A (zh) 一种新型计算机突发断电保护系统
CN218213983U (zh) 一种数据计算系统及内置该系统的服务器
TWI607317B (zh) 電腦系統
TWM516184U (zh) 具有插卡式擴充功能之固態硬碟控制器
CN103049214B (zh) 磁盘阵列卡以及具有扩充功能的磁盘阵列系统
CN207473500U (zh) 一种用于4盘位存储服务器的sas直连背板
CN101581953B (zh) 用于外部储存装置的扩充卡
CN101782883B (zh) Sata设备控制电路及方法
CN213182723U (zh) 一种提高监管安全性的服务器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180612