CN105740116A - 硬盘背板及其串行通用输入输出信号的检测方法 - Google Patents

Abstract

本发明提供一种硬盘背板及其串行通用输入输出信号的检测方法，所述串行通用输入输出信号的检测方法包括取得一串行通用输入输出信号，其中串行通用输入输出信号包括一载入信号及一时脉信号，以及依据载入信号及时脉信号，对初始值为零的一第一计数值进行累加，以及当第一计数值大于一第一预设值时，依据载入信号的电压电平状态，于一时点撷取第一计数值，并依据被截取的第一计数值来判断串行通用输入输出信号的一帧容量。

Description

硬盘背板及其串行通用输入输出信号的检测方法

技术领域

本发明关于一种硬盘背板及其串行通用输入输出信号的检测方法，特别是指一种能判断由一起始端传送的一串行通用输入输出信号的帧容量的硬盘背板及其串行通用输入输出信号的检测方法。

背景技术

在电脑领域中，服务器可采用串行通用输入输出总线(SerialGeneralPurposeInput/Outputbus，简称SGPIObus)，来实现主机板(Motherboard)与硬盘背板(Blackplane)间的通讯。一般来说，主机板与硬盘背板间可连接SGPIO缆线，主机板通过所述SGPIO缆线传送SGPIO信号至硬盘背板，接着硬盘背板解码所述SGPIO信号，以控制多个指示元件(如发光二极管，Light-EmittingDiode，简称LED)来指示硬盘状态。例如：每个硬盘对应三个发光二极管，所述发光二极管可分别指示硬盘的活动(activity)、确定(locate)及错误(error)等信息。

进一步地说，主机板上可插设有硬盘控制元件(如主机总线配接器(hostbusadapter，简称HBA)卡、独立磁碟冗余阵列(RedundantArrayofIndependentDisks，简称RAID)卡或平台控制器(PlatformControllerHub，简称PCH)等)，所述硬盘控制元件用以传送符合SFF-8485规格书规范的SGPIO信号至硬盘背板，故所述硬盘控制元件可视为一起始端(initiator)，而硬盘背板可视为一目标端(target)。值得注意的是，因不同硬盘控制元件所支持的硬盘数目并不相同，故不同硬盘控制元件所传送的SGPIO信号的帧容量(Framesize)亦不相同。

因此，当使用者欲更换主机板上既有的硬盘控制元件时，若欲设置的硬盘控制元件与既有的硬盘控制元件提供的SGPIO信号的帧容量不相同，则使用者须以人工跳线(Jump)的方式，来切换硬盘背板读取SGPIO信号的方式，让硬盘背板知悉SGPIO信号的帧容量，以正确解码SGPIO信号。否则，硬盘背板将无法控制指示元件来显示硬盘状态。然而，所述跳线的方式虽然简单且成本低廉，但却会浪费通用输入输出(GeneralPurposeInput/Output，简称GPIO)资源，且当有多个主机板的硬盘控制元件需同时进行更换时，则容易因人为疏失，造成硬盘背板无法正确解码SGPIO信号。

另一方面，除了上述跳线的方式外，亦可在服务器开机时，藉由基本输入输出系统(BasicInput/OutputSystem，简称BIOS)收集相关信息后，利用内部整合电路总线(IntegratedCircuitbus，简称I2C-bus)达成主机板与硬盘背板之间的数据传输，但此种方式除了依旧会浪费GPIO资源外，更增加了固件开发时间及硬件的实现成本。

发明内容

本发明提供一种硬盘背板及其串行通用输入输出信号的检测方法，所述硬盘背板可经由执行所述串行通用输入输出信号的检测方法，来辨别主机板传送的串行通用输入输出信号的帧容量。

本发明实施例提供一种串行通用输入输出信号的检测方法，所述串行通用输入输出信号的检测方法包括由一主机板取得一串行通用输入输出信号，其中串行通用输入输出信号包括一载入信号及一时脉信号，以及依据载入信号及时脉信号，对初始值为零的一第一计数值进行累加，以及当第一计数值大于一第一预设值时，依据载入信号的电压电平状态，于一时点撷取第一计数值，并依据被截取的第一计数值来判断串行通用输入输出信号的一帧容量。

本发明实施例提供一种硬盘背板，包括通讯接口及处理模块。通讯接口耦接一起始端，以接收一串行通用输入输出信号。处理模块耦接通讯接口，以接收串行通用输入输出信号，并且处理模块可执行如权利要求1所述的串行通用输入输出信号的检测方法，以判断串行通用输入输出信号的帧容量。

综上所述，本发明实施例所提供的硬盘背板及其串行通用输入输出信号的检测方法，依据串行通用输入输出信号中的载入信号及时脉信号，即可判断出串行通用输入输出信号的帧容量，藉此硬盘背板可有效地解码起始端传送的串行通用输入输出信号，并对应控制指示元件来显示硬盘状态。

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与所附附图仅用来说明本发明，而非对本发明的权利范围作任何的限制。

附图说明

图1为根据本发明实施例的硬盘系统的架构示意图。

图2为根据本发明实施例的硬件背板的信号波形时序图。

图3为根据本发明另一实施例的硬件背板的信号波形时序图。

图4为根据本发明实施例的串行通用输入输出信号的检测方法的流程图。

其中，附图标记说明如下：

1：硬盘系统

11：主机板

12：硬盘背板

13：SGPIO缆线

14：指示元件

111、121：通讯接口

122：处理模块

1221：检测电路

1222：控制电路

sclock：时脉信号

sload：载入信号

sdataout：数据输出信号

sdatain：数据输入信号

S111、S113、S115、S117、S119：步骤

具体实施方式

在下文将参看随附附图更充分地描述各种例示性实施例，在随附附图中展示一些例示性实施例。然而，本发明概念可能以许多不同形式来体现，且不应解释为限于本文中所阐述的例示性实施例。确切而言，提供此等例示性实施例使得本发明将为详尽且完整，且将向熟习此项技术者充分传达本发明概念的范畴。在诸附图中，可为了清楚而夸示层及区的大小及相对大小。类似数字始终指示类似元件。

应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种元件，但此等元件不应受此等术语限制。此等术语乃用以区分一元件与另一元件。因此，下文论述的第一元件可称为第二元件而不偏离本发明概念的教示。如本文中所使用，术语「及/或」包括相关联的列出项目中的任一者及一或多者的所有组合。

〔硬盘背板及其串行通用输入输出信号的检测方法的实施例〕

请参照图1，图1为根据本发明实施例的硬盘系统的架构示意图。硬盘系统1包括主机板11、硬盘背板12及多个指示元件14(未绘示)。主机板11通过SGPIO缆线13与硬盘背板12耦接，且硬盘背板12耦接多个指示元件14，其中多个指示元件14可为LED灯或其他具有指示功能的发光元件。

主机板11包括通讯接口111及硬盘控制元件(未绘示)，且通讯接口111耦接硬盘控制元件。通讯接口111可为SGPIO总线插槽，且硬盘控制元件可为HBA卡、RAID卡、PCH或其他支持SGPIO通讯的扩展器(Expander)或接口卡。硬盘控制元件可视为一起始端，且其可选择性的插设在主机板11上，藉此主机板11通过所述硬盘控制元件可传送符合SFF-8485规格书规范的SGPIO信号至硬盘背板12。

硬盘背板12可视为一目标端，其例如为硬盘驱动器(HardDiskDrive，简称HDD)，其包括通讯接口121及处理模块122，且通讯接口121耦接处理模块122。通讯接口121可为SGPIO总线插槽，用以通过SGPIO缆线13接收所述SGPIO信号。处理模块122可为复杂可编程逻辑装置(ComplexProgrammableLogicDevice，简称CPLD)、现场可编程门阵列(FieldProgrammableGateArray，简称FPGA)或由其他微控制器(Microcontroller，简称MCU)搭配适当的固件来实现。处理模块122依据主机板11传送的SGPIO信号可控制多个指示元件14是否发光。

在本实施例中，主机板11可产生符合SFF-8485规格书的规范的SGPIO信号，且所述SGPIO信号包括有时脉信号sclock、载入信号sload与带有硬盘状态信息的数据输出信号sdataout。处理模块122通过SGPIO缆线13接收所述SGPIO信号，并依据SGPIO信号中的时脉信号sclock与载入信号sload来判断SGPIO信号的帧容量。接着，处理模块122依据帧容量来对数据输出信号sdataout进行解码，以控制多个指示元件14发光，并对应产生数据输入信号sdatain至主机板11。

详细地说，硬盘系统中的起始端与目标端间的SGPIO通讯需符合SGPIO协议(即SFF-8485规格书的规范)，因此，于一硬盘系统被重置(reset)的期间内，起始端会将时脉信号sclock与载入信号sload转为高电压电平状态(即逻辑状态为1)。而当起始端欲传送SGPIO信号至目标端时，起始端所提供的SGPIO信号中的载入信号sload会被转为低电压电平状态(即逻辑状态由1转变为0)，接着目标端便会开始依据时脉信号sclock的每一下降缘来闩锁每一位元的数据。另外，于载入信号sload初次由高电压电平转变为低电压电平后，在前四位元数据的传送期间内，载入信号sload可以是供应商特定的模式(vendor-specificpattern)。

在此，本发明是利用SFF-8485规格书的规范特性，提供一种可判断SGPIO信号的帧容量的串行通用输入输出信号的检测方法，并将所述方法应用于硬盘背板12，使硬盘背板12能判断所接收的SGPIO信号的帧容量，以正确解码SGPIO信号，并据以控制多个指示元件14发光。

更详细地说，在本实施例中，处理模块122包括检测电路1221及控制电路1222，且检测电路1221耦接控制电路1222。检测电路1221可依据时脉信号sclock与载入信号sload，来对初始值为零的一计数值进行累加。当计数值大于一预设值时，检测电路1221依据载入信号sload的电压电平状态，于一时点撷取所述计数值。接下来，检测电路1221依据被截取的计数值，来判断SGPIO信号的一帧容量，并据以产生一帧容量指示信号F。控制电路1222依据帧容量指示信号F，可解码所接收的SGPIO信号，以控制多个指示元件14是否发光。

为了更详细地说明本发明所述的硬盘背板及其串行通用输入输出信号的检测方法的工作原理，以下将举多个实施例中至少之一来作更进一步的说明。请同时参照图1、图2与图3，图2为根据本发明实施例的硬件背板的信号波形时序图。图3为根据本发明另一实施例的硬件背板的信号波形时序图。在此须说明的是，图2与图3所示的时脉信号sclock与载入信号sload，分别由支持4个与7个硬盘的硬件控制元件所提供。在本实施例中，当检测电路1221检测到载入信号sload由高电压电平转变为低电压电平时，检测电路1221会开始检测时脉信号sclock的下降缘次数，以对初始值为0的计数值count进行累加，并且检测电路1221会将初始值为0的计数值start加1。接下来，当计数值count大于4(即所述预设值)时，若检测电路1221检测到载入信号sload再次由高电压电平转变为低电压电平，则检测电路1221会再次将计数值start加1。接下来，当计数值start为2时，检测电路1221便会停止对计数值count进行累加，并依据当前的计数值count来决定SGPIO信号的帧容量。

换言之，若主机板11的硬件控制元件支持4个硬盘，则当计数值count大于4且载入信号sload由高电压电平转变为低电压电平时，检测电路1221会撷取数值为12的计数值count，以告知控制电路1222所述SGPIO信号的帧容量为12位元。另一方面，若主机板11的硬件控制元件支持7个硬盘时，则当计数值count大于4且载入信号sload由高电压电平转变为低电压电平时，检测电路1221会撷取数值为21的计数值count，以告知控制电路1222所述SGPIO信号的帧容量为21位元。藉此，控制电路1222可据以产生控制信号至多个指示元件14，以控制多个指示元件14的发光状态(例如长亮或闪烁)。

值得一提的是，于另一实施中，当计数值count大于所述预设值时，若检测电路1221检测到载入信号sload为高电压电平，则检测电路1221会撷取当前的计数值count，接着将所撷取的计数值count加一，并据以决定SGPIO信号的帧容量。举例来说，以图2为例，当计数值count大于4且载入信号sload为高电压电平时，检测电路1221会撷取数值为11的计数值count，接着将之加一，以决定SGPIO信号的帧容量为12位元。另一方面，以图3为例，当计数值count大于4且载入信号sload为高电压电平时，检测电路1221会撷取数值为20的计数值count，接着将之加一，以决定SGPIO信号的帧容量为21位元。藉此，检测电路1221可在下一个帧被传送至硬盘背板12之前，即让控制电路1222依据所述SGPIO信号的帧容量，即时地解码所述SGPIO信号，以控制所述多个指示元件14是否发光。

简言之，当硬盘背板12由主机板11获得SGPIO信号时，硬盘背板12可依据时脉信号sclock与载入信号sload来产生一计数值，且当计数值大于一预设值时，硬盘背板12依据载入信号sload的电压电平状态，会于一时点撷取所述计数值，并据以判断SGPIO信号的一帧容量。

请参照图4，图4为根据本发明实施例的串行通用输入输出信号的检测方法的流程图。所述检测方法可以执行于图1所示的硬盘背板12，因此请一并参照图1至图4以利理解，而所述检测方法包括以下步骤。

在步骤S111中，硬盘背板12通过主机板11可接收到符合SFF-8485规格书的规范的SGPIO信号，接着硬盘背板12可由所述SGPIO信号中取得一载入信号sload及一时脉信号sclock。

在步骤S113中，硬盘背板12会判断载入信号sload是否由高电压电平转变为低电电平压。若硬盘背板12判断载入信号sload是由高电压电平转变为低电电平压，则执行步骤S115。反之，若硬盘背板12判断载入信号sload非由高电压电平转变为低电电平压，则再次执行步骤S113。

在步骤S115中，硬盘背板12依据时脉信号sclock的下降缘次数，开始对初始值为零的计数值count进行累加。

在步骤S117中，当计数值count大于一预设值时，硬盘背板12会判断载入信号sload是否为高电压电平。若硬盘背板12判断载入信号sload为高电压电平，则执行步骤S119。反之，若硬盘背板12判断载入信号sload非为高电压电平，则再次执行步骤S117。

在步骤S119中，硬盘背板12会撷取当前的计数值count，并将其加一，以决定所述SGPIO信号的框架容量。藉此，硬盘背板12可正确解析由主机板11传送的SGPIO信号，并对应控制后端多个指示元件14是否发光，以即时显示硬盘的状态。

关于硬盘背板12的串行通用输入输出信号的检测方法的各步骤的相关细节在上述图1实施例已详细说明，在此恕不赘述。

在此须说明的是，图4实施例的各步骤仅为方便说明的须要，本发明实施例并不以各步骤彼此间的顺序作为实施本发明各个实施例的限制条件。

另，尚须须注意的是，上述串行通用输入输出信号的检测方法的各步骤可以通过至少一段程序代码来实现，且各步骤所对应的至少一段程序代码可以记录于电脑可读取媒体(computer-readablemedia)中。

〔实施例可能的功效〕

综合以上所述，本发明实施例所提供的硬盘背板及其串行通用输入输出信号的检测方法，依据串行通用输入输出信号中的载入信号及时脉信号，即可判断出所述串行通用输入输出信号的帧容量，从而硬盘背板能正确解码所述串行通用输入输出信号，以有效控制多个指示元件的发光状态。因此，相较于公知技术，本发明所提出的硬盘背板及其串行通用输入输出信号的检测方法，不会额外增加硬件成本，且可避免人为疏失及浪费通用输入输出资源。

以上所述，仅为本发明最佳的具体实施例，但本发明的特征并不局限于此，任何本领域技术人员在本发明的领域内，可轻易思及的变化或修饰，皆可涵盖在本发明专利范围。

Claims (10)

1.一种串行通用输入输出信号的检测方法，其特征在于，该串行通用输入输出信号的检测方法包括：

取得一串行通用输入输出信号，其中该串行通用输入输出信号包括一载入信号及一时脉信号；

依据该载入信号及该时脉信号，对初始值为零的一第一计数值进行累加；以及

当该第一计数值大于一第一预设值时，依据该载入信号的电压电平状态，于一时点撷取该第一计数值，并依据被截取的该第一计数值判断该串行通用输入输出信号的一帧容量。

2.如权利要求1所述的串行通用输入输出信号的检测方法，还包括：

当该载入信号第一次由高电压电平转变为低电电平压时，依据该时脉信号的下降缘次数，开始对初始值为零的该第一计数值进行累加。

3.如权利要求1所述的串行通用输入输出信号的检测方法，还包括：

当该第一计数值大于一第一预设值且该载入信号为高电压电平时，撷取当前的该第一计数值，并将被截取的该第一计数值加一，以决定该串行通用输入输出信号的该帧容量。

4.如权利要求1所述的串行通用输入输出信号的检测方法，还包括：

当该第一计数值大于一第一预设值且该载入信号由高电压电平转为低电压电平时，撷取当前的该第一计数值，以决定该串行通用输入输出信号的该帧容量。

5.如权利要求1所述的串行通用输入输出信号的检测方法，还包括：

当该第一计数值大于一第一预设值且该载入信号由高电压电平转为低电压电平时，停止对该第一计数值进行累加，并依据停止累加后的该第一计数值，以决定该串行通用输入输出信号的该帧容量。

6.如权利要求1所述的串行通用输入输出信号的检测方法，还包括：

当该载入信号第一次由高电压电平转变为低电电平压时，将初始值为零的一第二计数值加一；

当该第一计数值大于一第一预设值且该载入信号由高电压电平转为低电压电平时，再次将该第二计数值加一；以及

当该第二计数值等于二时，停止对该第一计数值进行累加，并依据停止累加后的该第一计数值，以决定该串行通用输入输出信号的该帧容量。

7.一种硬盘背板，其特征在于，该硬盘背板包括：

一通讯接口，耦接一起始端，以接收一串行通用输入输出信号；以及

一处理模块，耦接该通讯接口，以接收该串行通用输入输出信号，并执行如权利要求1所述的串行通用输入输出信号的检测方法，以判断该串行通用输入输出信号的该帧容量。

8.如权利要求7所述的硬盘背板，其中该处理模块包括：

一检测电路，检测该载入信号及第一计数值的状态，以于该载入信号第一次由高电压电平转变为低电电平压时，依据该时脉信号的下降缘次数对应产生该第一计数值。

9.如权利要求8所述的硬盘背板，其中该检测电路于该第一计数值大于一第一预设值后，当该载入信号由高电压电平转变为低电电平压时，该检测电路会依据当前的该第一计数值，产生一帧容量指示信号，或者当该载入信号为高电压电平时，该检测电路会撷取当前的该第一计数值，并将被截取的该第一计数值加一，据以产生该帧容量指示信号。

10.如权利要求9所述的硬盘背板，其中该处理模块包括：

一控制电路，耦接该检测电路及至少一指示元件，该控制电路依据该帧容量指示信号，解码该串行通用输入输出信号，以控制该至少一指示元件。