CN110377956B - 一种u.2接口的多硬盘管理背板及方法 - Google Patents
一种u.2接口的多硬盘管理背板及方法 Download PDFInfo
- Publication number
- CN110377956B CN110377956B CN201910537151.3A CN201910537151A CN110377956B CN 110377956 B CN110377956 B CN 110377956B CN 201910537151 A CN201910537151 A CN 201910537151A CN 110377956 B CN110377956 B CN 110377956B
- Authority
- CN
- China
- Prior art keywords
- signal
- hard disk
- interface
- downlink
- interconnection interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000007726 management method Methods 0.000 claims description 21
- 238000004891 communication Methods 0.000 claims description 10
- 230000011664 signaling Effects 0.000 claims description 2
- 230000001174 ascending effect Effects 0.000 claims 1
- 238000011144 upstream manufacturing Methods 0.000 description 8
- 239000004606 Fillers/Extenders Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012827 research and development Methods 0.000 description 3
- 101100523490 Dictyostelium discoideum rab8A gene Proteins 0.000 description 2
- 102100040683 Fermitin family homolog 1 Human genes 0.000 description 2
- 101000892670 Homo sapiens Fermitin family homolog 1 Proteins 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明提供一种U.2接口的多硬盘管理背板及方法，该背板包括：PSOC微控制器，其第一控制端连接上行互联接口的第四控制端；GPIO扩展器，其第六控制端连接PSOC微控制器的第二控制端；GPIO扩展器的第七控制端连接下行互联接口的第八控制端；CLK BUFFER芯片，其第一输入端连接上行互联接口的第五控制端，其第二输入端连接PSOC微控制器的第三控制端，其输出端连接下行互联接口的第九控制端；下行互联接口与上行互联接口通过数据通道相连接；下行互联接口为U.2接口，用于连接U.2接口的存储介质；通过所述方法对U.2硬接口硬盘管理，实现NVME硬盘更安全的热插拔。
Description
技术领域
本发明涉及背板设计技术领域，具体涉及一种U.2接口的多硬盘管理背板及方法。
背景技术
目前采用U.2接口标准的硬盘已广泛流通，所述U.2接口又称为SFF-8639，U.2接口融合了SATA及SAS接口的特点，U.2支持NVMe协议，同时兼容SAS、SATA协议规范，可连接SAS、SATA以及NVME不同类型的硬盘，其中，SAS、SATA的接口硬盘既包括机械硬盘(HDD)，又包括固态硬盘(SSD)，NVME为基于NVME协议的固态硬盘。
针对SAS、SATA、NVME不同类型的硬盘，其背板管理方案往往是不一样的，现有部分背板，SAS、SATA类型的硬盘使用SGPIO管理方案，NVME类型的硬盘使用VPP管理方案；如此在背板上面，SAS、SATA链路和NVME的链路就需要不同的链路来支持，由于VPP、SGPIO管理方案在软件、硬件的架构上差异很大，急需一种使用一种背板管理方案，同时又能支持U.2接口硬盘的背板，以减少物料成本和研发成本。
此外，在现有的U.2接口背板，差分时钟信号直接由上行互联接口的引脚传输至下行互联接口的引脚，即U.2接口的引脚，检测所插入硬盘类型的信号引脚长度，比向NVME硬盘传输差分时钟信号的引脚长度短，这样会使得：在NVME硬盘带电插入时，还未检测到硬盘接入，差分时钟信号引脚已向NVME硬盘传输信号；在NVME硬盘带电拔出时，已检测到硬盘拔出，但差分时钟信号引脚仍然在向NVME硬盘传输信号；如此对NVME硬盘热插拔时，会造成热插拔所在接口的差分时钟信号产生噪声，若不对差分时钟信号进行有效控制，其产生的噪声会对NVME硬盘产生不良影响，甚至会对硬盘造成不可恢复性损伤。
发明内容
本发明所要解决的技术问题在于针对上述现有技术的不足，提供一种U.2接口的多硬盘管理背板及方法。
本发明解决其技术问题所采取的技术方案是：本发明提供一种U.2接口的多硬盘管理背板，包括上行互联接口、下行互联接口、PSOC微控制器、GPIO扩展器、CLK BUFFER芯片，所述PSOC微控制器的第一控制端连接所述上行互联接口的第四控制端，用于与上行互联接口交互，获取上行板卡的控制信息；所述GPIO扩展器的第七控制端连接所述下行互联接口的第八控制端，用于与下行互联接口交互，获取下行互联接口的信号电平；所述CLKBUFFER芯片的第一输入端连接所述上行互联接口的第五控制端；CLK BUFFER芯片的第二输入端连接所述PSOC微控制器的第三控制端，用于控制CLK BUFFER芯片的输出端；CLKBUFFER芯片的输出端连接所述下行互联接口的第九控制端，用于差分时钟信号的输出；所述PSOC微控制器的第二控制端连接GPIO扩展器的第六控制端，用于获取GPIO扩展器的信号电平，判断并记录下行互联接口所连接硬盘的类型；所述下行互联接口与所述上行互联接口通过数据通道相连接，用于下行互联接口与所述上行互联接口之间的数据通信；所述下行互联接口为U.2接口，用于连接U.2接口的存储介质。
所述下行互联接口与所述上行互联接口通过数据通道相连接，用于下行互联接口与所述上行互联接口之间的数据通信。
所述下行互联接口为U.2接口，用于连接U.2接口的存储介质。
进一步地，所述背板还包括硬盘指示灯，所述硬盘指示灯与GPIO扩展器连接，所述硬盘指示灯包括LOCATE指示灯、ERROR指示灯和ACTIVE指示灯。
优选的，所述第八控制端包括第一信号端、第二信号端、第三信号端与第四信号端，所述第一信号端、第二信号端、第三信号端与第四信号端传输的信号均属于下行互连接口的边带信号。
优选的，所述第四控制端包括第五信号端、第六信号端、第七信号端与第八信号端，所述第五信号端、第六信号端、第七信号端与第八信号端传输的信号均属于上行互连接口的边带信号。
优选的，所述数据通道包括PCIe总线通道以及SAS/SATA总线通道。
本发明还提供一种U.2接口的多硬盘管理方法，该方法基于所述背板，所述方法包括：
步骤S1：PSOC微控制器获取GPIO扩展器的信号电平。
步骤S2：PSOC微控制器通过步骤S1获取的信号电平，判断并记录下行互联接口所连接硬盘的类型，若硬盘类型为SAS或SATA硬盘，执行步骤S4；若硬盘类型为NVME硬盘，执行步骤S3；若未接入硬盘，返回步骤S1。
步骤S3：PSOC微控制器控制CLK BUFFER芯片输出差分时钟信号。
步骤S4：PSOC微控制器向上行板卡发送数据。
步骤S5：上行板卡向PSOC微控制器发送控制信息，通过背板对硬盘进行管理。
步骤S6：PSOC微控制器通过获取GPIO扩展器的信号电平，判断所连接的硬盘是否拔出；若硬盘被拔出，执行步骤S7；若硬盘未拔出，返回步骤S5。
步骤S7：若拔出的硬盘类型为NVME硬盘，则PSOC微控制器禁止CLK BUFFER芯片输出差分时钟信号，返回步骤S1；若拔出的硬盘类型为SAS或SATA硬盘，则返回步骤S1。
优选的，所述方法步骤S2中所述判断具体包括：若获取的信号电平中有一个信号电平为高电平，其余的信号电平为低电平，则硬盘类型为SAS或SATA硬盘；若获取的信号电平中有一个信号电平为低电平，其余的信号电平为高电平，则硬盘类型为NVME硬盘；若获取的信号电平均为高电平，则表示下行互联接口未接入硬盘。
本发明的有益效果是：
对由U.2接口连接的SAS、SATA以及NVME类型的硬盘，通过UBM方案进行管理；相较于传统的SGPIO与VPP结合的背板管理方案，减少了硬件与软件的复杂程度，降低物料成本和研发成本；其次，当PSOC微控制器检测到下行互联接口的硬盘被拔出，PSOC微控制器将REF CLK_OE信号电平拉低，禁止CLK BUFFER芯片的输出端输出差分时钟信号至下行互联接口，即检测到NVME硬盘有拔出操作时切断差分时钟信号；当PSOC微控制器检测到下行互联接口有NVME硬盘插入，PSOC微控制器将REF CLK_OE信号电平拉高，使能CLK BUFFER芯片的输出端输出差分时钟信号至下行互联接口；如此通过对CLK BUFFER芯片输出端引脚的控制，使得在NVME硬盘热插拔时，U.2接口差分时钟信号的输出可控，从而消除热插拔时差分时钟信号产生的噪声影响，提高了NVME类型硬盘热插拔的安全性。
附图说明
图1为本发明的背板硬件连接示意图
图2为本发明的U.2接口示意图
图3为本发明的方法流程示意图
图4为本发明的硬盘类型判断示意图
附图标记：1、上行互联接口，2、PSOC微控制器，3、GPIO扩展器，4、下行互联接口，51、LOCATE指示灯，52、ERROR指示灯，53、ACTIVE指示灯，6、CLK BUFFER芯片
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
如图1所示，本发明一实施例提供一种U.2接口的多硬盘管理背板，所述背板包括：上行互联接口、下行互联接口、PSOC微控制器、GPIO扩展器、CLK BUFFER芯片。
其中，所述PSOC微控制器的第一控制端连接所述上行互联接口的第四控制端，用于与上行互联接口交互，获取上行板卡的控制信息。
所述GPIO扩展器的第七控制端连接所述下行互联接口的第八控制端，用于与下行互联接口交互，获取下行互联接口的信号电平。
其中，所述PSOC微控制器的第二控制端连接GPIO扩展器的第六控制端，用于获取GPIO扩展器的信号电平，判断并记录下行互联接口所连接硬盘的类型。
所述CLK BUFFER芯片的第一输入端连接所述上行互联接口的第五控制端；CLKBUFFER芯片的第二输入端连接所述PSOC微控制器的第三控制端，用于控制CLK BUFFER芯片的输出端；CLK BUFFER芯片的输出端连接所述下行互联接口的第九控制端，用于差分时钟信号的输出。
所述下行互联接口与所述上行互联接口通过数据通道相连接，用于下行互联接口与所述上行互联接口之间的数据通信。
所述下行互联接口为U.2接口，用于连接U.2接口的存储介质，比如连接U.2接口的硬盘，所述下行互联接口采用AMPHENOL厂商的PSAS4F3130011TR。
需要知道的是，所述U.2接口又称为SFF-8639，U.2接口融合了SATA及SAS接口的特点，U.2接口支持NVMe协议，同时兼容SAS、SATA协议规范，可连接SAS、SATA以及NVME不同类型的U.2接口硬盘。
如图2所示，该U.2接口包括4个PCIe通道，用于连接NVME硬盘；SAS0与SAS1两个通道为SAS或SATA硬盘用来连接HBA/RAID控制器或者芯片组的通道，如此则实现了双端口SAS0与SAS1，以及PCIe x4共用一个U.2接口，兼容SAS、SATA以及NVME不同类型的U.2接口硬盘。
优选的，第八控制端包括第一信号端、第二信号端、第三信号端与第四信号端，其中，第一信号端为引脚P10，第二信号端为引脚P4、第三信号端为引脚E6，第四信号端为引脚E5；所述引脚P10连接第七控制端的引脚F4，引脚P4连接第七控制端的引脚D3、引脚E6连接第七控制端的引脚D2，引脚E5连接第七控制端的引脚D5；所述第一信号端、第二信号端、第三信号端与第四信号端传输的信号均属于下行互连接口的边带信号，由PSOC微控制器通过GPIO扩展器进行管理；所述第一信号端传输PRSNT#信号，所述第二信号端传输IfDet#信号，所述第三信号端传输IfDet2#信号，所述第四信号端传输PERST#信号。
所述上行互联接口，用于和上行板卡连接，上行互联接口具体为MINISAS HD接口或者Slimline接口，本实施例采用Slimline接口；所述上行板卡为TRI-MOD卡、RAID卡、HBA卡或者SAS EXPANDER的一种或多种；根据需要该背板可增加上行互联接口的个数。
优选的，所述第四控制端包括第五信号端、第六信号端、第七信号端与第八信号端，所述第五信号端、第六信号端、第七信号端与第八信号端传输的信号均属于上行互连接口的边带信号，由PSOC微控制器进行管理，优选的，所述PSOC微控制器为CY8C6247BZI-D54芯片；所述第五信号端传输I2C0信号，该I2C0信号用于PSOC微控制器与上行板卡之间进行通信，该I2C0信号基于I2C总线进行传输，I2C总线包括一条串行数据线与一条串行时钟线，第五信号端为引脚A8与引脚A9，引脚A8连接第一控制端的引脚E11，用来作为I2C0信号的串行时钟线，传输串行时钟I2C0_SCL；引脚A9连接第一控制端的引脚E12，用来作为I2C0信号的串行数据线，传输串行数据I2C0_SDA；该I2C0信号的串行数据按照SFF-TA-1005规范进行定义，所述SFF-TA-1005规范为针对UBM方案发布的规范；第六信号端传输CH_DET#信号，第六信号端为引脚A12，该引脚A12连接第一控制端的引脚B1，该CH_DET#信号由PSOC微控制器传输给上行互联接口，用于通知上行板卡由接入硬盘的类型变化；第七信号端传输PERST#信号端，第七信号端为引脚A11，该引脚A11连接第一控制端的引脚A11，该PERST#信号由上行板卡传输给PSOC微控制器，PSOC微控制器检测到该信号为低电平时，通过控制GPIO扩展器将下行互联接口第四信号端传输的PERST#信号电平拉低，从而控制接入的硬盘复位；第八信号端传输2WRST#信号，第八信号端为引脚B9，该引脚B9连接第一控制端的引脚F11；该2WRST#信号由上行板卡传输给PSOC微控制器，PSOC微控制器检测到该信号为低时即复用第五信号端的I2C0信号。
优选的，所述GPIO扩展器为LSISASSG16芯片，GPIO扩展器的第六控制端与PSOC微控制器的第二控制端之间通过传输I2C1信号以及RESET信号进行通信，该I2C1信号基于I2C总线进行传输，第六控制端的引脚包括引脚B3、引脚C4、引脚L7，第六控制端的引脚B3连接第二控制端的引脚L7，用来传输I2C1信号的串行时钟I2C1_SCL；第六控制端的引脚C4连接第二控制端的引脚M7，用来传输I2C1信号的串行数据I2C1_SDA；第六控制端的引脚L7连接第二控制端的引脚C9，用于将所述RESET信号由PSOC微控制器传输至GPIO扩展器，对GPIO扩展器进行复位。
需要知道的是，由于GPIO扩展器连接PSOC微控制器，根据需要该背板可增加下行互联接口的个数，通过GPIO扩展器连接多个下行互联接口，即PSOC微控制器通过GPIO扩展器控制多个连接下行互联接口的硬盘，GPIO扩展器的引入可以给该背板带来更简洁的PSOC代码、更小的封装、更低的成本。
优选的，所述CLK BUFFER芯片为SI53152-A01AGMR芯片，该芯片为时钟缓冲器，用于控制差分时钟信号的输出；该CLK BUFFER芯片的第一输入端包括引脚22、引脚23，引脚22连接第五控制端的引脚B11，用于输入REF CLK+信号；引脚23连接第五控制端的引脚B12，用于输入REF CLK-信号，REF CLK+与REF CLK-两个信号即组成输入CLK BUFFER芯片的差分时钟信号；该CLK BUFFER芯片的第二输入端为引脚5，引脚5连接第三控制端的引脚L8，用于传输REF CLK_OE信号，用于控制CLK BUFFER芯片输出端的使能和禁用；该CLK BUFFER芯片的输出端包括引脚14、引脚13，引脚14连接第九控制端的引脚E7，用于输出REF CLK_OUT+信号；引脚13连接第九控制端的引脚E8，用于输出REF CLK_OUT-信号，REF CLK_OUT+与REFCLK_OUT-信号即组成CLK BUFFER芯片输出端输出的差分时钟信号；该输出的差分时钟信号由背板U.2接口向接入的NVME硬盘传输，而SAS和SATA硬盘并不连接该输出的差分时钟信号引脚，所述PSOC微控制器通过控制CLK BUFFER芯片输出端的使能与禁用，实现NVME硬盘更安全的热插拔。
所述下行互联接口与所述上行互联接口通过数据通道相连接，用于下行互联接口与所述上行互联接口之间的数据通信；优选的，所述数据通道包括PCIe总线通道以及SAS/SATA总线通道，所述上PCIe总线通道用于NVME硬盘与上行板卡之间传输数据，所述SAS/SATA总线通道用于SAS或SATA两种硬盘与上行板卡之间传输数据；PCIe总线通道一端所连上行互联接口的引脚号为：A2、A3、A5、A6、A14、A15、A17、A18、B2、B3、B5、B6、B14、B15、B17、B18，此16个引脚号对应PCIe总线通道另一端所连下行互联接口的引脚号分别为：E10、E11、E13、E14、S17、S18、S20、S21、S23、S24、S26、S27、E17、E18、E20、E21；所述SAS/SATA总线通道一端所连上行互联接口的引脚号为：A2、A3、B2、B3，此4个引脚号对应SAS/SATA总线通道另一端所连下行互联接口的引脚号分别为：S2,S3,S5,S6。
进一步地，所述背板还包括硬盘指示灯，所述硬盘指示灯与GPIO扩展器连接，所述硬盘指示灯包括LOCATE指示灯51、ERROR指示灯52和ACTIVE指示灯53；具体的，所述GPIO扩展器的引脚E3连接LOCATE指示灯51，所述GPIO扩展器的引脚C2连接ERROR指示灯52，所述GPIO扩展器的引脚C3连接ACTIVE指示灯53。
需要知道的是，服务器机房中服务器与硬盘等设备通常数量较为庞大，对于某一具体位置的服务器，其接入的硬盘需要进行定位以及通知技术人员硬盘的接入状态，通过点亮ACTIVE指示灯53指示硬盘已接入，通过点亮LOCATE指示灯51对选取操作的硬盘进行位置定位，通过点亮ERROR指示灯52指示接入的硬盘处于异常状态。
如图3所示，本实施例还提供一种U.2接口的多硬盘管理方法，该方法基于本实施例所述的背板，所述方法包括：
步骤S1：PSOC微控制器获取GPIO扩展器的信号电平。
具体的，PSOC微控制器所获取的信号电平即为第七控制端的PRSNT#、IfDet#以及IfDet2#三个信号的电平，GPIO扩展器将该三个信号的电平通过第六控制端的I2C1信号传输至PSOC微控制器。
步骤S2：PSOC微控制器通过步骤S1获取的三个信号电平，判断并记录下行互联接口所连接硬盘的类型。
所述判断具体包括：若获取的信号电平中有一个信号电平为高电平，其余信号电平为低电平，则硬盘类型为SAS或SATA硬盘；若获取的信号电平中有一个信号电平为低电平，其余信号电平为高电平，则硬盘类型为NVME硬盘；若获取的信号电平均为高电平，则下行互联接口未接入硬盘。
优选的，如图4所示，所述有一个信号电平为高电平，其余信号电平为低电平，即IfDet2#信号为高电平，PRSNT#信号为低电平，IfDet#信号为低电平，则接入U.2接口的硬盘属于SAS/SATA两种类型之一的硬盘；所述有一个信号电平为低电平，其余信号电平为高电平，即IfDet#信号为低电平，PRSNT#信号为高电平，IfDet2#信号为高电平，则接入U.2接口的硬盘类型为NVME硬盘；所述获取的信号电平均为高电平，即PRSNT#信号为高电平，IfDet#信号为高电平，IfDet2#信号为高电平，则U.2接口无硬盘接入。
若硬盘类型为SAS或SATA硬盘，执行步骤S4；若硬盘类型为NVME硬盘，执行步骤S3；若未接入硬盘，返回步骤S1。
进一步，当检测完硬盘类型，PSOC微控制器负责对硬盘的类型进行记录，例如：设置一变量HDD_KIND0，用于标识本次插入的硬盘类型，其值为Ox11表示检测到硬盘为SAS或SATA类型，其值为0xFF表示硬盘为NVME类型；设置一变量HDD_KIND1，用于标识下次更换的硬盘类型，其值为Ox11表示检测到硬盘为SAS或SATA类型，其值为0xFF表示硬盘为NVME类型。
具体的，当PSOC微控制器检测到有新的硬盘接入，比较HDD_KIND0与HDD_KIND1两个变量的值是否相等，若不相等，表示两次插入的硬盘类型不相同，将CH_DET#信号拉低，持续10ms，然后将该信号拉高，上行板卡接收到CH_DET#信号由低电平变为高电平，确定接入硬盘类型改变。
若HDD_KIND0与HDD_KIND1两个变量的值相等，表示两次插入的硬盘类型相同，则CH_DET#信号电平不变，即CH_DET#信号依然为高电平，上行板卡接收到CH_DET#的信号一直保持高电平，确定接入硬盘类型没有变化。
之后，将HDD_KIND1的值赋给HDD_KIND0，用于对所记录的变量值进行更新，待下次接入新的硬盘时再根据其类型为HDD_KIND1变量赋值，以便于对硬盘更换前后的类型进行对比。
步骤S3：PSOC微控制器控制CLK BUFFER芯片输出差分时钟信号。
具体的，PSOC微控制器将REF CLK_OE信号电平拉高，使能CLK BUFFER芯片的输出端输出差分时钟信号。
步骤S4：PSOC微控制器向上行板卡发送数据。
具体的，PSOC微控制器通过上行互联接口与上行板卡进行I2C通信，按照SFF-TA-1005规范将包含硬盘类型的数据帧发送至上行板卡。
步骤S5：上行板卡向PSOC微控制器发送控制信息，通过背板对硬盘进行管理。
具体的，根据接入的硬盘类型，由上行板卡选择对硬盘进行读写操作，以及对硬盘指示灯进行控制，PSOC微控制器通过I2C通信接收上行板卡的控制信号，该控制信号按照SFF-TA-1005规范进行定义，由PSOC微控制器进行解析，通过GPIO扩展器控制硬盘指示灯的亮灭。
当PSOC微控制器接收到点亮ACTIVE指示灯53的信号，表示硬盘处于接入状态；接收到点亮LOCATE指示灯51的信号，表示选取某一硬盘进行读写操作，由LOCATE指示灯进行定位，读写硬盘时，对于NVME硬盘，上行板卡通过PCIe总线通道对硬盘进行读写控制；对于SAS/SATA硬盘，上行板卡通过SAS/SATA总线通道对硬盘进行读写控制；当接收到点亮ERROR指示灯52的信号时，由ERROR指示灯52指示处于异常状态的硬盘；工作人员可以通过硬盘指示灯及时了解硬盘状态。
步骤S6：PSOC微控制器通过获取GPIO扩展器的信号电平，判断所连接的硬盘是否拔出，即检测到PRSNT#信号为高电平，IfDet#信号为高电平，IfDet2#信号为高电平时，确定U.2接口所连接的硬盘已拔出；若检测到硬盘被拔出，执行步骤S7；若硬盘没有拔出，返回步骤S5，等待上行板卡对硬盘进行操作。
步骤S7：若拔出的硬盘类型为NVME硬盘，则PSOC微控制器禁止CLK BUFFER芯片输出差分时钟信号，即PSOC微控制器将REF CLK_OE信号端电平拉低，禁止CLK BUFFER芯片的输出端输出差分时钟信号至下行互联接口，然后返回步骤S1；若拔出的硬盘类型为SAS或SATA硬盘，则返回步骤S1，由于SAS/SATA类型的硬盘没有接入差分时钟信号，因此热插拔过程中差分时钟信号不会对SAS/SATA硬盘带来任何影响。
本发明，通过连接U.2接口的SAS、SATA以及NVME类型硬盘，由PSOC微控制器通过GPIO扩展器获取U.2接口的边带信号电平，GPIO扩展器按照I2C通信协议，将边带信号的电平传输给PSOC微控制器，PSOC微控制器通过解析接收的边带信号电平，确定U.2接口所连硬盘的接入状态与硬盘类型，PSOC微控制器按照SFF-TA-1005规范由上行互联接口与上行板卡进行I2C通信，PSOC微控制器将硬盘的接入状态与类型检测结果，传输至上行板卡，上行板卡通过背板的数据通道对硬盘进行读写控制；PSOC微控制器通过接收上行板卡传输的控制信号，完成对硬盘LED指示灯的控制以及硬盘复位的控制；实现了使用UBM一种背板管理方案，同时支持管理多种类型的U.2接口硬盘，减少了物料成本和研发成本。
其次，当PSOC微控制器检测到U.2接口的NVME硬盘被拔出，PSOC微控制器将REFCLK_OE信号电平拉低，禁止CLK BUFFER芯片输出端输出差分时钟信号至U.2接口，即检测到NVME硬盘有拔出操作时切断U.2接口的差分时钟信号，消除差分时钟信号对硬盘产生的噪声影响；当PSOC微控制器检测到U.2接口有NVME硬盘插入，PSOC微控制器将REF CLK_OE信号电平拉高，使能CLK BUFFER芯片的输出端输出差分时钟信号至U.2接口，防止在硬盘检测前有差分时钟信号向NVME硬盘传输，以免差分时钟信号产生的噪声对硬盘产生影响；如此通过对U.2接口中差分时钟信号的引脚，在NVME硬盘热插拔时进行有效控制，从而消除热插拔时差分时钟信号产生的噪声影响，提高了热插拔的安全性。
最后应说明的是：以上只是本发明的优选实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也被视为本发明的保护范围。
Claims (7)
1.一种U.2接口的多硬盘管理背板，包括上行互联接口和下行互联接口，其特征在于，还包括：
PSOC微控制器，所述PSOC微控制器的第一控制端连接所述上行互联接口的第四控制端，用于与上行互联接口交互，获取上行板卡的控制信息；
GPIO扩展器，所述GPIO扩展器的第七控制端连接所述下行互联接口的第八控制端，用于与下行互联接口交互，获取下行互联接口的信号电平；
CLK BUFFER芯片，所述CLK BUFFER芯片的第一输入端连接所述上行互联接口的第五控制端，用于输入REF CLK+信号和REF CLK-信号，REF CLK+与REF CLK-两个信号即组成输入CLK BUFFER芯片的差分时钟信号；CLK BUFFER芯片的第二输入端连接所述PSOC微控制器的第三控制端，用于传输REF CLK_OE信号，用于控制CLK BUFFER芯片输出端的使能和禁用；CLK BUFFER芯片的输出端连接所述下行互联接口的第九控制端，用于输出REF CLK_OUT+信号和REF CLK_OUT-信号，REF CLK_OUT+与REF CLK_OUT-信号即组成CLK BUFFER芯片输出端输出的差分时钟信号，用于差分时钟信号的输出；
所述PSOC微控制器的第二控制端连接GPIO扩展器的第六控制端，用于获取GPIO扩展器的信号电平，判断并记录下行互联接口所连接硬盘的类型；所述下行互联接口与所述上行互联接口通过数据通道相连接，用于下行互联接口与所述上行互联接口之间的数据通信；所述下行互联接口为U.2接口，用于连接U.2接口的存储介质；
当PSOC微控制器检测到下行互联接口的硬盘被拔出，PSOC微控制器将REF CLK_OE信号电平拉低，禁止CLK BUFFER芯片的输出端输出差分时钟信号至下行互联接口，即检测到NVME硬盘有拔出操作时切断差分时钟信号；当PSOC微控制器检测到下行互联接口有NVME硬盘插入，PSOC微控制器将REF CLK_OE信号电平拉高，使能CLK BUFFER芯片的输出端输出差分时钟信号至下行互联接口；通过对CLK BUFFER芯片输出端引脚的控制，使得在NVME硬盘热插拔时，U.2接口差分时钟信号的输出可控。
2.如权利要求1所述的一种U.2接口的多硬盘管理背板，其特征在于：所述背板还包括硬盘指示灯，所述硬盘指示灯与GPIO扩展器连接，所述硬盘指示灯包括LOCATE指示灯、ERROR指示灯和ACTIVE指示灯。
3.如权利要求1所述的一种U.2接口的多硬盘管理背板，其特征在于：所述第八控制端包括第一信号端、第二信号端、第三信号端与第四信号端，所述第一信号端、第二信号端、第三信号端与第四信号端传输的信号均属于下行互连接口的边带信号。
4.如权利要求1所述的一种U.2接口的多硬盘管理背板，其特征在于：所述第四控制端包括第五信号端、第六信号端、第七信号端与第八信号端，所述第五信号端、第六信号端、第七信号端与第八信号端传输的信号均属于上行互连接口的边带信号。
5.如权利要求1所述的一种U.2接口的多硬盘管理背板，其特征在于：所述数据通道包括PCIe总线通道以及SAS/SATA总线通道。
6.一种U.2接口的多硬盘管理方法，基于权利要求1至5任一项权利要求所述的背板，其特征在于：所述方法包括：
步骤S1：PSOC微控制器获取GPIO扩展器的信号电平；
步骤S2：PSOC微控制器通过步骤S1获取的信号电平，判断并记录下行互联接口所连接硬盘的类型，若硬盘类型为SAS或SATA硬盘，执行步骤S4；若硬盘类型为NVME硬盘，执行步骤S3；若未接入硬盘，返回步骤S1；
步骤S3：PSOC微控制器控制CLK BUFFER芯片输出差分时钟信号，进入步骤S4；
步骤S4：PSOC微控制器向上行板卡发送数据，进入步骤S5；
步骤S5：上行板卡向PSOC微控制器发送控制信息，通过背板对硬盘进行管理，进入步骤S6；
步骤S6：PSOC微控制器通过获取GPIO扩展器的信号电平，判断所连接的硬盘是否拔出；若硬盘被拔出，执行步骤S7；若硬盘未拔出，返回步骤S5；
步骤S7：若拔出的硬盘类型为NVME硬盘，则PSOC微控制器禁止CLK BUFFER芯片输出差分时钟信号，返回步骤S1；若拔出的硬盘类型为SAS或SATA硬盘，则返回步骤S1。
7.如权利要求6所述的一种U.2接口的多硬盘管理方法，其特征在于：所述方法步骤S2中所述判断具体包括：若获取的信号电平中有一个信号电平为高电平，其余的信号电平为低电平，则硬盘类型为SAS或SATA硬盘；若获取的信号电平中有一个信号电平为低电平，其余的信号电平为高电平，则硬盘类型为NVME硬盘；若获取的信号电平均为高电平，则表示下行互联接口未接入硬盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910537151.3A CN110377956B (zh) | 2019-06-20 | 2019-06-20 | 一种u.2接口的多硬盘管理背板及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910537151.3A CN110377956B (zh) | 2019-06-20 | 2019-06-20 | 一种u.2接口的多硬盘管理背板及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110377956A CN110377956A (zh) | 2019-10-25 |
| CN110377956B true CN110377956B (zh) | 2022-07-08 |
Family
ID=68249058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910537151.3A Active CN110377956B (zh) | 2019-06-20 | 2019-06-20 | 一种u.2接口的多硬盘管理背板及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110377956B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112860606A (zh) * | 2019-11-28 | 2021-05-28 | 浙江宇视科技有限公司 | 一种接口转换装置及设备 |
| CN111104360B (zh) * | 2019-11-30 | 2021-08-10 | 北京浪潮数据技术有限公司 | 一种基于NVMe协议的固态硬盘 |
| CN112380074B (zh) * | 2020-11-10 | 2024-05-28 | 中科可控信息产业有限公司 | 连接器处理方法、装置、处理模块及电子设备 |
| CN112951315A (zh) * | 2021-02-26 | 2021-06-11 | 山东英信计算机技术有限公司 | 一种兼容nvme\ahci双协议硬盘测试装置及方法 |
| CN113190084B (zh) * | 2021-03-25 | 2023-08-08 | 山东英信计算机技术有限公司 | 一种支持多种位宽硬盘的硬盘背板连接方法及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109684250A (zh) * | 2019-01-10 | 2019-04-26 | 中国长城科技集团股份有限公司 | 兼容sas、sata、nvme硬盘的接口电路及背板 |
| CN109739788A (zh) * | 2019-01-30 | 2019-05-10 | 郑州云海信息技术有限公司 | 一种同时支持多硬盘的背板 |
-
2019
- 2019-06-20 CN CN201910537151.3A patent/CN110377956B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109684250A (zh) * | 2019-01-10 | 2019-04-26 | 中国长城科技集团股份有限公司 | 兼容sas、sata、nvme硬盘的接口电路及背板 |
| CN109739788A (zh) * | 2019-01-30 | 2019-05-10 | 郑州云海信息技术有限公司 | 一种同时支持多硬盘的背板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110377956A (zh) | 2019-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110377956B (zh) | 一种u.2接口的多硬盘管理背板及方法 | |
| US10896113B2 (en) | Method for implementing backplane lighting for multiple NVMe hard disks | |
| US10452576B2 (en) | NVMe drive detection from a SAS/SATA connector | |
| US8510606B2 (en) | Method and apparatus for SAS speed adjustment | |
| US8830611B1 (en) | Working states of hard disks indicating apparatus | |
| CN107832199A (zh) | 基于cpld的硬盘监控系统 | |
| US20140379104A1 (en) | Electronic device and method for controlling baseboard management controllers | |
| US20130339552A1 (en) | Active cable management | |
| CN101311906B (zh) | Sata接口测试装置及测试方法 | |
| US7676707B2 (en) | Device and method for testing SAS channels | |
| CN107844165A (zh) | 硬盘热插拔实现装置 | |
| CN111382102A (zh) | 一种硬盘扩展系统与电子设备 | |
| CN109086081B (zh) | 一种即时提示SATA和NVMe设备在位变化的方法、系统及介质 | |
| CN102841838B (zh) | I2c与sgpio的自动检测装置、系统及其方法 | |
| CN101620580A (zh) | 计算机系统及其控制方法 | |
| US20090113454A1 (en) | System and method of testing bridge sas channels | |
| CN107766275A (zh) | 一种支持多种接口的硬盘背板设计系统及方法 | |
| US7065661B2 (en) | Using request and grant signals to read revision information from an adapter board that interfaces a disk drive | |
| US11392440B2 (en) | Hard disk status monitoring system and hard disk status monitoring method | |
| CN115756981A (zh) | 硬盘背板线缆装配自动化检查方法、装置、设备、介质 | |
| TWI742461B (zh) | 硬碟安裝檢測系統 | |
| US10120828B2 (en) | Bridge for bus-powered peripheral device power management | |
| CN111462809A (zh) | 一种nvme硬盘测试治具及测试方法 | |
| CN113505045B (zh) | 一种硬盘故障展示方法、装置以及服务器 | |
| CN114528236B (zh) | 一种硬盘背板通信装置、通信方法和一种服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |