TWI792066B

TWI792066B - 安全數位卡之方法、快閃記憶體控制器以及電子裝置

Info

Publication number: TWI792066B
Application number: TW109134715A
Authority: TW
Inventors: 謝兆魁
Original assignee: 慧榮科技股份有限公司
Priority date: 2019-01-18
Filing date: 2019-01-18
Publication date: 2023-02-11
Also published as: TW202105228A

Abstract

一種控制安全數位卡之資料傳輸模式的方法，該安全數位卡至少操作於SD模式，方法包括：從電子裝置通過一接腳VDD1發送第一電源訊號至安全數位卡，令安全數位卡進入初始化狀態；以及通過一接腳VDD2與一接腳VDD3的其中一個，發送一第二電源訊號至該安全數位卡，控制該安全數位卡進入一PCIe模式之一連接狀態，該第二電源訊號之一電壓準位低於該第一電源訊號之一電壓準位。

Description

安全數位卡之方法、快閃記憶體控制器以及電子裝置

本發明係關於一種控制記憶卡裝置之資料傳輸模式的機制，特別涉及一種控制一安全數位卡之資料傳輸模式的方法及電子裝置。

一般來說，市面上不同廠商所設計、生產製造或販售之記憶卡裝置的類型有所不同，類型不同的記憶卡裝置可能有不同個數的訊號接腳以及所支援的資料傳輸模式也可能不相同，而不同資料傳輸模式所對應採用之輸入/輸出通訊介面標準所規定之邏輯訊號準位的實際電壓值以及電源供應準位的電壓值也並不相同，因此，當一記憶卡裝置連接上一主機端時，如果主機端與記憶卡裝置所支援的資料傳輸模式不相同時，則可能會造成電路損傷。

因此，本發明之目的之一在於提出一種用以控制一安全數位卡之資料傳輸模式的方法、對應的電子裝置、使用於一安全數位卡的方法以及安全數位卡的一快閃記憶體控制器，以解決現有技術的難題。

根據本發明之實施例，其係揭露一種用以控制一安全數位卡之一資料傳輸模式的方法，作為一主機端之一電子裝置具有一第一外部訊號埠，該安全數位卡至少可操作於一SD模式並具有一第二外部訊號埠，該安全數位卡用以通過該第一外部訊號埠與該第二外部訊號埠耦接於該電子裝置，以及該方法包含：從作為該主機端之該電子裝置，通過該第一外部訊號埠與該第二外部訊號埠的一接腳VDD1，發送對應於該SD模式之一第一電源訊號至該安全數位卡，控制該安全數位卡進入一初始化狀態；以及從該電子裝置，通過該第二外部訊號埠的一接腳VDD2與一接腳VDD3的其中一個，發送一第二電源訊號至該安全數位卡，控制該安全數位卡進入一PCIe模式之一連接狀態，該第二電源訊號之一電壓準位低於該第一電源訊號之一電壓準位；其中該安全數位卡之該SD模式所採用之一UHS-I輸入/輸出通訊介面標準之用於作為資料線的複數個接腳係被該PCIe模式所採用之一PCIe通道與一NVMe協定的另一輸入/輸出通訊介面標準所共用，該SD模式之用於作為資料線的該複數個接腳包含有接腳編號為1、7、8、9的多個接腳。

根據本發明之實施例，另揭露一種電子裝置，電子裝置用以耦接至一安全數位卡並可控制該安全數位卡之一資料傳輸模式，該電子裝置位於一主機端並具有一第一外部訊號埠，該安全數位卡至少可操作於一SD模式並具有一第二外部訊號埠，以及該電子裝置包含該第一外部訊號埠、一驅動電路以及一處理器，該第一外部訊號埠具有多個接腳用以耦接至該安全數位卡的該第二外部訊號埠的多個接腳，驅動電路耦接至該第一外部訊號埠。該處理器，耦接至該驅動電路，並用以：控制該驅動電路從該電子裝置通過該第一外部訊號埠與該第二外部訊號埠的一接腳VDD1，發送對應於該SD模式之一第一電源訊號至該安全數位卡，控制該安全數位卡進入一初始化狀態；以及從該電子裝置，通過該第二外部訊號埠的一接腳VDD2與一接腳VDD3的其中一個，發送一第二電源訊號至該安全數位卡，控制該安全數位卡進入一PCIe模式之一連接狀態，該第二電源訊號之一電壓準位低於該第一電源訊號之一電壓準位；其中該安全數位卡之該SD模式所採用之一UHS-I輸入/輸出通訊介面標準之用於作為資料線的複數個接腳係被該PCIe模式所採用之一PCIe通道與一NVMe協定的另一輸入/輸出通訊介面標準所共用，該SD模式之用於作為資料線的該複數個接腳包含有接腳編號為1、7、8、9的多個接腳。

根據本發明之實施例，另揭露一種用以控制一安全數位卡之一資料傳輸模式的方法，作為一主機端之一電子裝置具有一第一外部訊號埠，該安全數位卡至少可操作於一SD模式並具有一第二外部訊號埠，該安全數位卡用以通過該第一外部訊號埠與該第二外部訊號埠耦接於該電子裝置，以及該方法包含：從作為該主機端之該電子裝置，通過該第一外部訊號埠與該第二外部訊號埠的一接腳VDD1，發送對應於該SD模式之一第一電源訊號至該安全數位卡，控制該安全數位卡進入一初始化狀態；從該電子裝置通過該SD模式所採用之一接腳CMD發送該SD模式所對應之一命令CMD0至該安全數位卡或是通過該SD模式所採用之一接腳CLK發送該SD模式所對應之一特定時脈SDCLK至該安全數位卡，控制並令該安全數位卡從該初始化狀態進入該SD模式並操作於該SD模式；從該電子裝置通過該接腳CMD發送一命令CMD8至該安全數位卡以詢問該安全數位卡是否支援一PCIe模式；如果該安全數位卡回應不支援該PCIe模式，則令該安全數位卡維持於該SD模式；以及如果該安全數位卡回應支援該PCIe模式，則從該電子裝置通過該第二外部訊號埠的一接腳VDD2與一接腳VDD3的其中一個，發送一第二電源訊號至該安全數位卡，控制該安全數位卡進入一PCIe模式之一連接狀態，該第二電源訊號之一電壓準位低於該第一電源訊號之一電壓準位；其中該安全數位卡之該SD模式所採用之一UHS-I輸入/輸出通訊介面標準之用於作為資料線的複數個接腳係被該PCIe模式所採用之一PCIe通道與一NVMe協定的另一輸入/輸出通訊介面標準所共用，該SD模式之用於作為資料線的該複數個接腳包含有接腳編號為1、7、8、9的多個接腳。

根據本發明之實施例，另揭露一種電子裝置，電子裝置用以耦接至一安全數位卡並可用以控制該安全數位卡之一資料傳輸模式，該電子裝置位於一主機端並具有一第一外部訊號埠，該安全數位卡至少可操作於一SD模式並具有一第二外部訊號埠，以及該電子裝置包含該第一外部訊號埠、一驅動電路以及一處理器，該第一外部訊號埠具有多個接腳用以耦接至該安全數位卡的該第二外部訊號埠的多個接腳，驅動電路耦接至該第一外部訊號埠。處理器耦接至該驅動電路，並用以：控制該驅動電路從該電子裝置通過該第一外部訊號埠與該第二外部訊號埠的一接腳VDD1，發送對應於該SD模式之一第一電源訊號至該安全數位卡，控制該安全數位卡進入一初始化狀態；該處理器控制該驅動電路從該電子裝置通過該SD模式所採用之該接腳CMD發送該SD模式所對應之一命令CMD0至該安全數位卡或是通過該SD模式所採用之一接腳CLK發送該SD模式所對應之一特定時脈SDCLK至該安全數位卡，控制該安全數位卡從該初始化狀態進入該SD模式並操作於該SD模式；該處理器控制該驅動電路從該電子裝置通過該接腳CMD發送一命令CMD8至該安全數位卡以詢問該安全數位卡是否支援一PCIe模式；如果該安全數位卡回應不支援該PCIe模式，則該處理器令該安全數位卡維持於該SD模式；以及如果該安全數位卡回應支援該PCIe模式，則該處理器控制該驅動電路從該電子裝置通過該第二外部訊號埠的一接腳VDD2與一接腳VDD3的其中一個，發送一第二電源訊號至該安全數位卡，控制該安全數位卡進入一PCIe模式之一連接狀態，該第二電源訊號之一電壓準位低於該第一電源訊號之一電壓準位；其中該安全數位卡之該SD模式所採用之一UHS-I輸入/輸出通訊介面標準之用於作為資料線的複數個接腳係被該PCIe模式所採用之一PCIe通道與一NVMe協定的另一輸入/輸出通訊介面標準所共用，該SD模式之用於作為資料線的該複數個接腳包含有接腳編號為1、7、8、9的多個接腳。

根據本發明之實施例，另揭露一種使用於一安全數位卡之方法，作為一主機端之一電子裝置具有一第一外部訊號埠，該安全數位卡至少可操作於一SD模式並具有一第二外部訊號埠，該安全數位卡用以通過該第一外部訊號埠與該第二外部訊號埠耦接於該電子裝置，以及該方法包含：接收從該電子裝置通過該第一外部訊號埠與該第二外部訊號埠的一接腳VDD1所發送對應於該SD模式之一第一電源訊號，以進入一初始化狀態；以及接收從該電子裝置通過該第二外部訊號埠的一接腳VDD2與一接腳VDD3的其中一個所發送之一第二電源訊號，以進入一PCIe模式之一連接狀態，該第二電源訊號之一電壓準位低於該第一電源訊號之一電壓準位；其中該安全數位卡之該SD模式所採用之一UHS-I輸入/輸出通訊介面標準之用於作為資料線的複數個接腳係被該PCIe模式所採用之一PCIe通道與一NVMe協定的另一輸入/輸出通訊介面標準所共用，該SD模式之用於作為資料線的該複數個接腳包含有接腳編號為1、7、8、9的多個接腳。

根據本發明之實施例，另揭露一種安全數位卡的一快閃記憶體控制器，該安全數位卡用以耦接至一電子裝置，該電子裝置位於一主機端並具有一第一外部訊號埠，該安全數位卡至少可操作於一SD模式並具有一第二外部訊號埠，該第二外部訊號埠具有多個接腳用以耦接至該電子裝置的該第一外部訊號埠的多個接腳，該安全數位卡另包含一快閃記憶體，以及該快閃記憶體控制器用以耦接於該快閃記憶體與該第二外部訊號埠之間並包含有一暫存器與一處理電路。暫存器用以暫存該快閃記憶體的資訊。處理電路耦接於該暫存器，用以接收從該電子裝置通過該第一外部訊號埠與該第二外部訊號埠的一接腳VDD1所發送之對應於該SD模式之一第一電源訊號，令該安全數位卡進入一初始化狀態；以及該處理電路用以接收從該電子裝置通過該第二外部訊號埠的一接腳VDD2與一接腳VDD3的其中一個所發送之一第二電源訊號，令該安全數位卡進入一PCIe模式之一連接狀態，該第二電源訊號之一電壓準位低於該第一電源訊號之一電壓準位；其中該安全數位卡之該SD模式所採用之一UHS-I輸入/輸出通訊介面標準之用於作為資料線的複數個接腳係被該PCIe模式所採用之一PCIe通道與一NVMe協定的另一輸入/輸出通訊介面標準所共用，該SD模式之用於作為資料線的該複數個接腳包含有接腳編號為1、7、8、9的多個接腳。

根據本發明之實施例，另揭露一種使用於一安全數位卡之方法，作為一主機端之一電子裝置具有一第一外部訊號埠，該安全數位卡至少可操作於一SD模式並具有一第二外部訊號埠，該安全數位卡用以通過該第一外部訊號埠與該第二外部訊號埠耦接於該電子裝置，以及該方法包含：接收從該電子裝置通過該第一外部訊號埠與該第二外部訊號埠的一接腳VDD1所發送對應於該SD模式之一第一電源訊號至該安全數位卡，以進入一初始化狀態；接收從該電子裝置通過該SD模式所採用之一接腳CMD所發送之該SD模式所對應之一命令CMD0或是通過該SD模式所採用之一接腳CLK發送該SD模式所對應之一特定時脈SDCLK，以從該初始化狀態進入該SD模式並操作於該SD模式；接收從該電子裝置通過該接腳CMD所發送之一命令CMD8，其中該命令CMD8用以詢問該安全數位卡是否支援一PCIe模式；如果不支援該PCIe模式，則回應該電子裝置該安全數位卡不支援該PCIe模式並令維持於該SD模式；以及如果支援該PCIe模式，則回應該電子裝置該安全數位卡支援該PCIe模式，並接著接收從該電子裝置通過該第二外部訊號埠的一接腳VDD2與一接腳VDD3的其中一個所發送之一第二電源訊號，以進入一PCIe模式之一連接狀態，該第二電源訊號之一電壓準位低於該第一電源訊號之一電壓準位；其中該安全數位卡之該SD模式所採用之一UHS-I輸入/輸出通訊介面標準之用於作為資料線的複數個接腳係被該PCIe模式所採用之一PCIe通道與一NVMe協定的另一輸入/輸出通訊介面標準所共用，該SD模式之用於作為資料線的該複數個接腳包含有接腳編號為1、7、8、9的多個接腳。

根據本發明之實施例，另揭露一種安全數位卡的一快閃記憶體控制器，該安全數位卡用以耦接至一電子裝置，該電子裝置位於一主機端並具有一第一外部訊號埠，該安全數位卡至少可操作於一SD模式並具有一第二外部訊號埠，該第二外部訊號埠具有多個接腳用以耦接至該電子裝置的該第一外部訊號埠的多個接腳，該安全數位卡另包含一快閃記憶體，以及該快閃記憶體控制器用以耦接於該快閃記憶體與該第二外部訊號埠之間並包含有一暫存器與一處理電路。暫存器用以暫存該快閃記憶體的資訊。處理電路耦接於該暫存器，處理電路用以接收從該電子裝置通過該第一外部訊號埠與該第二外部訊號埠的一接腳VDD1所發送之對應於該SD模式之一第一電源訊號，令該安全數位卡進入一初始化狀態；處理電路用以接收從該電子裝置通過該SD模式所採用之該接腳CMD所發送之該SD模式所對應之一命令CMD0或是通過該SD模式所採用之一接腳CLK所發送該SD模式所對應之一特定時脈SDCLK，令該安全數位卡從該初始化狀態進入該SD模式並操作於該SD模式；處理電路用以接收從該電子裝置通過該接腳CMD所發送之一命令CMD8，其中該命令CMD8用以詢問該安全數位卡是否支援一PCIe模式；如果該安全數位卡不支援該PCIe模式，則該處理電路回應該電子裝置該安全數位卡不支援該PCIe模式並令該安全數位卡維持於該SD模式；以及如果該安全數位卡支援該PCIe模式，則該處理電路回應該電子裝置該安全數位卡支援該PCIe模式，並接著接收從該電子裝置通過該第二外部訊號埠的一接腳VDD2與一接腳VDD3的其中一個所發送之一第二電源訊號，令該安全數位卡進入一PCIe模式之一連接狀態，該第二電源訊號之一電壓準位低於該第一電源訊號之一電壓準位；其中該安全數位卡之該SD模式所採用之一UHS-I輸入/輸出通訊介面標準之用於作為資料線的複數個接腳係被該PCIe模式所採用之一PCIe通道與一NVMe協定的另一輸入/輸出通訊介面標準所共用，該SD模式之用於作為資料線的該複數個接腳包含有接腳編號為1、7、8、9的多個接腳。

本發明旨在於提供一種具有不同資料傳輸模式之一記憶卡裝置的機制，該不同資料傳輸模式例如是一安全數位卡（Secure digital Memory Card）所支援的資料傳輸模式為安全數位模式（以下簡稱SD模式）以及同時支援PCIe（Peripheral Component Interconnect Express）通道與NVMe協定（NVM Express protocol）的PCIe模式，亦即該PCIe模式採用底層為PCIe介面而上層是NVMe協定來實現，亦可被稱為PCIe/NVMe模式，該不同資料傳輸模式會共用記憶卡裝置的一外部通訊訊號埠之至少一訊號接腳；此外，本發明會保護並避免該記憶卡裝置於不同資料傳輸模式切換時由於訊號準位實際電壓的不同所造成的電路損傷，及/或能夠令記憶卡裝置與作為主機端之電子裝置之間的資料傳輸採用傳輸速率較快的傳輸模式，以提升傳輸速率。

目前市面上廠商所生產的一般安全數位卡，其訊號埠具有較少個數的接腳，例如僅具有一排的訊號接腳，該安全數位卡所支援的資料傳輸模式為SD模式，通過SD模式所定義之UHS-I輸入/輸出通訊介面標準來與作為主機端的電子裝置進行資料傳輸通訊。

本案所提供一種具有不同資料傳輸模式的記憶卡裝置具有較多個數的接腳，例如具有第一排訊號接腳及第二排訊號接腳，並且所支援的資料傳輸介面包含有SD模式所定義之UHS-I輸入/輸出通訊介面標準以及同時支援PCIe介面與NVMe協定的PCIe模式，可通過所定義的不同通訊標準來與作為主機端的電子裝置進行資料傳輸通訊。此外，作為主機端的電子裝置之驅動電路及/或其驅動程式的版本資訊亦可分為例如支援上述較少個數接腳及SD模式之驅動電路及/或驅動程式以及支援上述較多個數接腳以及PCIe模式的驅動電路及/或驅動程式。

應注意的是，SD模式及PCIe模式在進行資料傳輸時其所分別採用之輸入/輸出通訊介面標準之訊號邏輯準位的實際規範電壓值是不同的，致使記憶卡裝置可能因為訊號邏輯準位的實際規範電壓值不同而發生電路損傷。

因此，為了避免發生電路損傷以及同時達到可以更快速地控制記憶卡裝置進入其所能夠支援的較高資料傳輸速度的模式，本案也提出了新穎的控制記憶卡裝置於SD模式及PCIe模式進行切換的方法。

本發明之實施例的記憶卡裝置例如是數位安全卡裝置（但不限定）。本案所公開的記憶卡具有兩排較多個數的接腳可支援SD模式以及PCIe模式，並可於SD模式或PCIe模式其中任一個模式下運作，本案的記憶卡操作於該SD模式及該PCIe模式時會共用一外部通訊埠的至少一接腳以和作為主機端的一電子裝置進行通訊，下面的第一個表格列舉了該SD模式所採用的接腳編號及對應的名稱、類型、描述說明，而第二個表格列舉了該PCIe模式所採用的接腳編號及對應的名稱、類型、描述說明：

	SD模式
接腳編號	名稱	類型	描述
1	CD/DAT3	I/O/PP	卡偵測/資料線3[位元3]
2	CMD	I/O/PP	命令/回應
3	VSS1	S	電源接地
4	VDD	S	電源
5	CLK	I	時脈
6	VSS2	S	電源接地
7	DAT0	I/O/PP	資料線0[位元0]
8	DAT1	I/O/PP	資料線1[位元1]
9	DAT2	I/O/PP	資料線2[位元2]

其中S表示電源供給，I表示輸入，O表示採用推拉驅動的輸出，PP表示採用推拉驅動的輸入輸出。上述命令均是通過CMD接腳所傳輸，而所要傳輸的資料則通過接腳DAT0、DAT1、DAT2及CD/DAT3所傳輸。

	PCIe模式
接腳編號	名稱	類型	描述
1	PERST#	輸入訊號(低壓動作)	PCIe Mini CEM規格所定義對記憶卡進行重置的功能PE-Reset
4	VDD1	供應電壓	2.7V至3.6V
7	REFCLK+	差動訊號：輸入	時脈輸入
8	REFCLK-	差動訊號：輸入	時脈輸入
9	CLKREQ#	I/O(低壓動作，汲極開路)	參考時脈要求訊號，也被L1 PM子狀態所使用
10	VSS3	接地
11	PCIe TX+	差動訊號	記憶卡輸入
12	PCIe TX-	差動訊號	記憶卡輸入
13	VSS4	接地
14	VDD2	供應電壓2	1.70V至1.95V
15	PCIe RX-	差動訊號	記憶卡輸出
16	PCIe RX+	差動訊號	記憶卡輸出
17	VSS5	接地
18*	VDD3	供應電壓3	1.14V至1.30V

其中「*」代表保留給將來使用到供應電壓3的接腳時使用。該記憶卡裝置分別操作於該SD模式及該PCIe模式時所共同使用到的接腳為接腳編號1、7、8、9的接腳（非本案的限制）；應注意，上述說明只是舉例並非是本案的限制。本案之方法流程例如應用於作為主機端之電子裝置的驅動電路，用以控制記憶卡裝置進入並操作於SD模式或PCIe模式，能夠避免造成電路損傷以及同時提升資料傳輸效率。

請參照第1圖，第1圖是本發明第一實施例之控制一記憶卡裝置之資料傳輸模式的方法流程示意圖。倘若大體上可達到相同的結果，並不需要一定照第1圖所示之流程中的步驟順序來進行，且第1圖所示之步驟不一定要連續進行，亦即其他步驟亦可插入其中；詳細的流程步驟係說明於下：

步驟105：開始；

步驟110：作為主機端之一電子裝置通過一接腳VDD1從該電子裝置的一驅動電路發送一第一電源訊號至該記憶卡裝置，控制並令該記憶卡裝置進入一初始化狀態，其中該初始化狀態為虛擬的初始化狀態（Pseudo initial state）；

步驟115：從該電子裝置的驅動電路通過一接腳CMD發送該SD模式所對應之一特定命令（例如命令CMD0）至該記憶卡裝置及/或從該電子裝置的驅動電路通過一接腳CLK發送SD模式所對應之一特定時脈SDCLK至該記憶卡裝置，控制並令該記憶卡裝置從該初始化狀態進入該SD模式並操作於該SD模式；

步驟120：從該電子裝置的驅動電路通過該接腳CMD發送一命令CMD8至該記憶卡裝置以詢問該記憶卡裝置是否支援PCIe模式並等待該記憶卡裝置的回應，如果該記憶卡裝置回應支援PCIe模式，則進行步驟125，反之，如果該記憶卡裝置回應不支援PCIe模式，則進行步驟150；

步驟125：從作為該主機端之該電子裝置的驅動電路通過該接腳VDD2或VDD3發送或啟動對應於該PCIe模式之一第二電源訊號至該記憶卡裝置，控制並令該記憶卡裝置從該SD模式進入該PCIe模式的連接狀態（Linkup state）；

步驟130：於該PCIe之該連接狀態中，該記憶卡裝置與該主機端之電子裝置進行通訊連接協議並由該電子裝置來判斷協議是否成功，如果通訊連接成功，則進行步驟135，反之，如果通訊連接失敗，則進行步驟140；

步驟135：該電子裝置控制該記憶卡裝置操作於該PCIe模式；

步驟140：該電子裝置決定是否進行重試，如果決定重試，則進行步驟135，反之，如果不重試，則進行步驟145；

步驟145：從該電子裝置的驅動電路通過該接腳CMD發送該SD模式所對應之命令CMD0至該記憶卡裝置及/或從該電子裝置的驅動電路通過該接腳CLK發送SD模式所對應的特定時脈SDCLK至該記憶卡裝置，控制並令該記憶卡裝置從該PCIe模式的連接狀態進入該SD模式並操作於該SD模式；

步驟150：維持於該SD模式；以及

步驟155：結束。

另外，在一實施例，作為主機的電子裝置可以決定不要先進入SD模式而是選擇於接腳VDD2或接腳VDD3上發送第二電源訊號至該記憶卡裝置，嘗試先進入PCIe模式。請參照第2圖，第2圖是本發明第二實施例之控制一記憶卡裝置之資料傳輸模式的方法流程示意圖。倘若大體上可達到相同的結果，並不需要一定照第2圖所示之流程中的步驟順序來進行，且第2圖所示之步驟不一定要連續進行，亦即其他步驟亦可插入其中；詳細的流程步驟係說明於下：

步驟205：開始；

步驟210：作為主機端之電子裝置通過該接腳VDD1從該電子裝置的驅動電路發送第一電源訊號至該記憶卡裝置，控制並令該記憶卡裝置進入該虛擬的初始化狀態；

步驟215：從作為該主機端之該電子裝置的驅動電路通過該接腳VDD2或VDD3發送或啟動對應於該PCIe模式之一第二電源訊號至該記憶卡裝置，控制並令該記憶卡裝置從該SD模式進入該PCIe模式的連接狀態；

步驟220：於該PCIe之該連接狀態中，該記憶卡裝置與該主機端之電子裝置進行通訊連接協議並由該電子裝置來判斷協議是否成功，如果通訊連接成功，則進行步驟225，反之，如果通訊連接失敗，則進行步驟230；

步驟225：該電子裝置控制該記憶卡裝置操作於該PCIe模式；

步驟230：該電子裝置決定是否進行重試，如果決定重試，則進行步驟220，反之，如果不重試，則進行步驟235；

步驟235：從該電子裝置的驅動電路通過該接腳CMD發送該SD模式所對應之命令CMD0至該記憶卡裝置及/或從該電子裝置的驅動電路通過該接腳CLK發送SD模式所對應的特定時脈SDCLK至該記憶卡裝置，控制並令該記憶卡裝置從該PCIe模式的連接狀態進入該SD模式並操作於該SD模式；以及

步驟240：結束。

第3圖繪示了具有不同接腳數目的記憶卡裝置，舉例來說，左邊的記憶卡裝置僅具有一排接腳（共有9個接腳），以安全數位卡來說例如支援第一代UHS（UHS-I）的資料傳輸介面，而本案所提供的是例如右邊的記憶卡裝置，其具有上、下兩排接腳（共有18個接腳），以安全數位卡來說例如支援SD模式所定義之UHS-I輸入/輸出通訊介面標準以及支援PCIe介面與NVMe協定的PCIe模式。

請參照第4圖，第4圖為本發明之一實施例之記憶卡裝置的資料傳輸模式之狀態切換示意圖。在此例中，該記憶卡裝置為一同時支援SD模式與PCIe模式的記憶卡裝置，也就是，上述第一模式指的是SD模式，其資料傳輸速率可能會低於第二模式（PCIe模式）的最高資料傳輸速率，以及上述的第一電源訊號VDD1例如3.3伏，不同於第二電源訊號例如接腳VDD3上的1.2伏或接腳VDD2上的1.8伏；然此均並非本案的限制。對於同時支援SD模式與PCIe模式的該安全數位卡，如第1圖及第2圖所示的流程操作，作為主機端之該電子裝置可以控制該安全數位卡先操作於SD模式再嘗試是否進入PCIe模式，也可以控制該安全數位卡先直接嘗試是否進入PCIe模式，如果不行，則控制該安全數位卡進入到SD模式。

於初始化時，作為主機端之該電子裝置通過該外部訊號埠的接腳VDD1發送第一電源訊號（例如3.3伏）至該安全數位卡，因此該安全數位卡接著進入該虛擬初始化狀態。

在該虛擬初始化狀態中，如第1圖的流程所示，該電子裝置可以發送SD模式所對應之一特定命令CMD0或所對應之一特定時脈SDCLK至該安全數位卡，令該安全數位卡從該初始化狀態進入SD模式，或者如第2圖的流程所示，該電子裝置可以改成通過接腳VDD2或VDD3發送或啟動PCIe模式所對應之一第二電源訊號（例如1.8伏或1.2伏）至該安全數位卡，令該安全數位卡從該初始化狀態直接進入PCIe模式的連接狀態。

在該安全數位卡操作於SD模式中，該電子裝置可以控制該安全數位卡嘗試進入PCIe模式，通過接腳VDD2或VDD3發送或啟動PCIe模式所對應之一第二電源訊號至該安全數位卡，控制並令該安全數位卡從SD模式進入PCIe模式的連接狀態。

當該安全數位卡於PCIe模式的連接狀態時，該電子裝置可以控制該安全數位卡進入SD模式，通過發送該SD模式所對應之特定命令CMD0或所對應之特定時脈SDCLK至該安全數位卡，控制並令該安全數位卡從該PCIe模式的連接狀態進入SD模式，其中PCIe模式的連接狀態係指在進入PCIe模式之前的等待連接協議結果的狀態，因此即使一安全數位卡不支援PCIe模式，也有可能會進入該等待連接的狀態，因此之後如果連接協議的結果是不成功，則該電子裝置會發送SD模式所對應之特定命令CMD0或所對應之特定時脈SDCLK至該安全數位卡，控制該安全數位卡從等待連接的狀態進入SD模式。當該電子裝置與該安全數位卡連接協議成功時，會控制該安全數位卡從該PCIe模式的連接狀態進入PCIe模式。

當操作於PCIe模式時，該安全數位卡可以退出該PCIe模式回到PCIe模式的連接狀態，或者是該電子裝置可以通過關閉在接腳VDD2或VDD3上的PCIe模式所對應之第二電源訊號，控制並令該安全數位卡從該PCIe模式回到虛擬初始化狀態。

例如，當操作於PCIe模式時，該安全數位卡與該作為主機的電子裝置之間的通訊底層會記錄一個暫存連接參數（register Linkup），該暫存連接參數可暫存於該電子裝置內(例如相應的驅動電路中；但不限定)，當安全數位卡從操作於PCIe模式中變成連線失敗時，該暫存連接參數會變成零，該安全數位卡就會退出PCIe模式而回到PCIe模式的連接狀態，此時該電子裝置會重新再嘗試連接一次，而其重新連接的次數端視電子裝置的設計而定，並未限定。以上的操作，該電子裝置均可以因應於不同系統效能等等的需求，動態地對該安全數位卡進行控制及模式切換，不限定於必然操作於較快資料傳輸速率的模式。

當該安全數位卡位於PCIe模式的連接狀態時，該電子裝置也可以通過關閉接腳VDD2或接腳VDD3上的第二電源訊號，以控制該安全數位卡進入到虛擬的初始化狀態。

請參照第5圖，第5圖為本發明實施例方法所實現之記憶卡裝置（例如安全數位卡）400及作為主機端之電子裝置405的方塊示意圖。記憶卡400包含外部的訊號埠4001、快閃記憶體410以及快閃記憶體控制器420，控制器420耦接於外部的訊號埠4001與快閃記憶體410之間，並通過一內部匯流排連接至快閃記憶體410，快閃記憶體控制器420內包含一暫存器415與一處理電路416，其中暫存器415可用來暫存快閃記憶體410的基本資料，而處理電路416則用來執行快閃記憶體控制器420的相對應操作（例如上述輸入/輸出介面之資料或訊號接收、發送及存取計算等等），快閃記憶體410則包含一或多個快閃記憶體晶片。電子裝置405包含外部的訊號埠4055、記憶卡驅動電路4051及處理器4053。電子裝置405通過訊號埠4055、4001（訊號埠均分別包含對應的多個接腳）耦接至記憶卡400。記憶卡400至少可操作於SD模式。處理器4053係用以控制驅動電路4051從電子裝置405並通過外部訊號埠4055、外部訊號埠4001的接腳VDD1發送對應於該SD模式之第一電源訊號至記憶卡400，而控制器420於接腳VDD1上偵測到該第一電源訊號時，便會據此控制記憶卡400進入初始化狀態。另外，記憶卡400可另外操作於PCIe模式，記憶卡400操作於SD模式及PCIe模式下其外部訊號埠4001的部分接腳，例如接腳編號1、7、8、9的接腳會被共用。

此外，處理器4053係控制驅動電路4051以用以從電子裝置405通過接腳VDD2發送對應於PCIe模式之第二電源訊號至記憶卡400或是通過接腳VDD3來發送對應於PCIe之第二電源訊號至記憶卡400，而控制器420於接腳VDD2或VDD3上偵測到該第二電源訊號時，例如如果在接腳VDD3上偵測到第二電源訊號，則會據此控制並令記憶卡400從初始化狀態進入PCIe模式的連接狀態，於PCIe模式的連接狀態中處理器4053通過驅動電路4051、外部訊號埠4055及外部訊號埠4001來與記憶卡400的控制器420進行一通訊連接協議，如果通訊連接協議成功，則記憶卡400會操作於該PCIe模式；如果通訊連接協議不成功，則驅動電路4051可以進行重試，而如果決定不再重試，則記憶卡400會從連接狀態進入到SD模式。

此外，處理器4053也可以控制驅動電路4051於PCIe模式的連接狀態中，通過驅動電路4051、外部訊號埠4055及外部訊號埠4001來關閉接腳VDD2或接腳VDD3上所發送的PCIe模式之第二電源訊號，據此控制並令記憶卡400從PCIe模式的連接狀態回到初始化狀態。

此外，處理器4053也可以控制驅動電路4051，通過驅動電路4051、外部訊號埠4055及外部訊號埠4001，從電子裝置405發送SD模式所對應之特定命令例如CMD0及所對應之一特定時脈SDCLK的至少其中之一至記憶卡400的控制器420，據此控制並令記憶卡400從初始化狀態進入SD模式。

第6圖是第5圖所示的主機端之電子裝置405直接控制記憶卡400從初始化狀態進入到PCIe模式的部分接腳的訊號範例示意圖。如第6圖所示，作為主機端的電子裝置405先將接腳CMD從一低電壓準位（例如零伏）拉至一高電壓準位（例如3.3伏或1.8伏），以及也將接腳CLKREQ#從零伏拉至3.3伏或1.8伏，並且將接腳VDD1從一低電壓準位（例如零伏）拉高至一高電壓準位（例如3.3伏）以提供第一電源訊號至記憶卡400，令記憶卡400進入初始化狀態。

在此實施例，電子裝置405選擇直接控制記憶卡400嘗試進入PCIe模式，因此於初始化狀態中直接提供第二電源訊號將接腳VDD3從一低電壓準位（例如零伏）拉高至一高電壓準位（例如1.2伏）；應注意的是，電子裝置405也可以將接腳VDD2從低電壓準位（例如零伏）拉高至高電壓準位（例如1.8伏）來提供第二電源訊號，視電子裝置405的設計以及記憶卡400是否有支援接腳VDD3而定，如果記憶卡400不支援接腳VDD3，則電子裝置405可以嘗試將接腳VDD2從低電壓準位（例如零伏）拉高至高電壓準位（例如1.8伏），或是直接控制記憶卡400進入SD模式。

因此，如第6圖的實施例所示，當記憶卡400偵測到接腳VDD3從例如零伏被拉高至例如1.2伏時便會進入PCIe模式的連接狀態。於PCIe模式的連接狀態中，記憶卡400會將接腳CLKREQ#從3.3伏或1.8伏拉低至例如零伏，以告知電子裝置405已接收到PCIe模式連接的請求並且準備接收電子裝置405所提供的時脈輸入訊號，而作為主機的電子裝置405會等候例如至多1毫秒（ms）以偵測接腳CLKREQ#是否從高電壓準位被拉低至低電壓準位，如果被拉低至低電壓準位，則電子裝置405接著會開始通過接腳REFCLK-及接腳REFCLK+傳入差動時脈輸入訊號（例如0.8伏至1.2伏之間）至記憶卡400，並判斷是否能夠穩定地提供該差動時脈輸入訊號例如至少100微秒，如果能夠穩定地提供該差動時脈輸入訊號，則電子裝置405接著會將接腳PERST#從一低電壓準位（例如零伏）拉高至一高電壓準位（例如3.3伏或1.8伏），之後電子裝置405便開始進行PCIe模式的鏈路訓練（Link training），待該鏈路訓練完成後，記憶卡400便操作PCIe模式進行PCIe模式的初始化。

而如果PCIe模式的連接狀態失敗（例如接腳CLKREQ#一直位於高電壓準位而並未被記憶卡400拉低，或是PCIe模式的鏈路訓練一直失敗），則記憶卡400會進入SD模式，電子裝置405會通過SD模式的UHS-I資料傳輸介面來存取記憶卡400。

此外，應注意的是，在第6圖所示的實施例中，由於並沒有接收到對應於SD模式的時脈訊號SDCLK（訊號SDCLK的準位例如維持於一低電壓準位（例如零伏）），因此記憶卡400不會從初始化狀態進入到SD模式。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

105~155,205~240:步驟 400:記憶卡 405:電子裝置 410:快閃記憶體 415:暫存器 416:處理電路 420:快閃記憶體控制器 4001,4055:外部訊號埠 4051:記憶卡驅動電路 4053:處理器

第1圖是本發明第一實施例之控制一記憶卡裝置之資料傳輸模式的方法流程示意圖。第2圖是本發明第二實施例之控制一記憶卡裝置之資料傳輸模式的方法流程示意圖。第3圖是具有不同接腳數目之不同記憶卡裝置的背面示意圖。第4圖是本發明之實施例之記憶卡裝置的資料傳輸模式之狀態切換示意圖。第5圖是本發明實施例方法所實現之記憶卡裝置及電子裝置的方塊示意圖。第6圖是第5圖所示的主機端之電子裝置直接控制記憶卡從初始化狀態進入到PCIe模式的部分接腳的訊號範例示意圖。

105~155:步驟

Claims

一種用以控制一安全數位卡之一資料傳輸模式的方法，作為一主機端之一電子裝置具有一第一外部訊號埠，該安全數位卡至少可操作於一SD模式並具有一第二外部訊號埠，該安全數位卡用以通過該第一外部訊號埠與該第二外部訊號埠耦接於該電子裝置，以及該方法包含：從作為該主機端之該電子裝置，通過該第一外部訊號埠與該第二外部訊號埠的一接腳VDD1，發送對應於該SD模式之一第一電源訊號至該安全數位卡，控制該安全數位卡進入一初始化狀態；從該電子裝置，通過該第二外部訊號埠的一接腳VDD2與一接腳VDD3的其中一個，發送一第二電源訊號至該安全數位卡，控制該安全數位卡進入一PCIe模式之一連接狀態，該第二電源訊號之一電壓準位低於該第一電源訊號之一電壓準位；於該PCIe模式之該連接狀態中，使用該電子裝置來與該安全數位卡進行一通訊連接協議；如果該通訊連接協議成功，則該安全數位卡操作該PCIe模式；以及如果該通訊連接協議不成功，則從該電子裝置通過該第一外部訊號埠與該第二外部訊號埠，於該SD模式所採用之一接腳CMD上發送該SD模式所對應之一命令CMD0或於該SD模式所採用之一接腳CLK上發送該SD模式所對應之一特定時脈SDCLK至該安全數位卡，控制該安全數位卡從該PCIe模式之該連接狀態進入該SD模式。
如申請專利範圍第1項所述之方法，另包含：於該PCIe模式之該連接狀態中，從該電子裝置通過該第一外部訊號埠與該第二外部訊號埠關閉該PCIe模式之該第二電源訊號，控制該安全數位卡從該PCIe模式之該連接狀態回到該初始化狀態。
一種電子裝置，用以耦接至一安全數位卡並可控制該安全數位卡之一資料傳輸模式，該電子裝置位於一主機端並具有一第一外部訊號埠，該安全數位卡至少可操作於一SD模式並具有一第二外部訊號埠，以及該電子裝置包含：該第一外部訊號埠，具有多個接腳用以耦接至該安全數位卡的該第二外部訊號埠的多個接腳；一驅動電路，用以耦接至該第一外部訊號埠；以及一處理器，用以耦接至該驅動電路，以及用來：控制該驅動電路從該電子裝置通過該第一外部訊號埠與該第二外部訊號埠的一接腳VDD1，發送對應於該SD模式之一第一電源訊號至該安全數位卡，控制該安全數位卡進入一初始化狀態；從該電子裝置，通過該第二外部訊號埠的一接腳VDD2與一接腳VDD3的其中一個，發送一第二電源訊號至該安全數位卡，控制該安全數位卡進入一PCIe模式之一連接狀態，該第二電源訊號之一電壓準位低於該第一電源訊號之一電壓準位；於該PCIe模式之該連接狀態中，與該安全數位卡進行一通訊連接協議；如果判斷出該通訊連接協議成功，則令該安全數位卡操作於該 PCIe模式；以及如果該通訊連接協議不成功，則通過該第一外部訊號埠與該第二外部訊號埠，於該SD模式所採用之一接腳CMD上發送該SD模式所對應之一命令CMD0或於該SD模式所採用之一接腳CLK上發送該SD模式所對應之一特定時脈SDCLK至該安全數位卡，控制該安全數位卡從該PCIe模式之該連接狀態進入該SD模式。
如申請專利範圍第3項所述之電子裝置，其中當該安全數位卡於該PCIe模式之該連接狀態中時，該處理器係用以控制該驅動電路通過該第一外部訊號埠與該第二外部訊號埠關閉該PCIe模式之該第二電源訊號，控制該安全數位卡從該PCIe模式之該連接狀態回到該初始化狀態。
一種使用於一安全數位卡之方法，作為一主機端之一電子裝置具有一第一外部訊號埠，該安全數位卡至少可操作於一SD模式並具有一第二外部訊號埠，該安全數位卡用以通過該第一外部訊號埠與該第二外部訊號埠耦接於該電子裝置，以及該方法包含：接收從該電子裝置通過該第一外部訊號埠與該第二外部訊號埠的一接腳VDD1所發送對應於該SD模式之一第一電源訊號，以進入一初始化狀態；以及接收從該電子裝置通過該第二外部訊號埠的一接腳VDD2與一接腳VDD3的其中一個所發送之一第二電源訊號，以進入一PCIe模式之一連接狀態，該第二電源訊號之一電壓準位低於該第一電源訊號之一電壓準位；於該PCIe模式之該連接狀態中，與該電子裝置進行一通訊連接協議；如果該通訊連接協議成功，則該安全數位卡操作於該PCIe模式；以及如果該通訊連接協議不成功，則從該電子裝置通過該第一外部訊號埠與該第二外部訊號埠於該SD模式所採用之一接腳CMD上接收該SD模式所對應之一命令CMD0或於該SD模式所採用之一接腳CLK上接收該SD模式所對應之一特定時脈SDCLK至該安全數位卡，以從該PCIe模式之該連接狀態進入該SD模式。
如申請專利範圍第5項所述之方法，另包含：於該PCIe模式之該連接狀態中，從該電子裝置通過該第一外部訊號埠與該第二外部訊號埠偵測到該PCIe模式之該第二電源訊號被關閉時，從該PCIe模式之該連接狀態回到該初始化狀態。
一種安全數位卡的一快閃記憶體控制器，該安全數位卡用以耦接至一電子裝置，該電子裝置位於一主機端並具有一第一外部訊號埠，該安全數位卡至少可操作於一SD模式並具有一第二外部訊號埠，該第二外部訊號埠具有多個接腳用以耦接至該電子裝置的該第一外部訊號埠的多個接腳，該安全數位卡另包含一快閃記憶體，以及該快閃記憶體控制器用以耦接於該快閃記憶體與該第二外部訊號埠之間並包含有：一暫存器，用以暫存該快閃記憶體的資訊；以及一處理電路，耦接於該暫存器，用以：接收從該電子裝置通過該第一外部訊號埠與該第二外部訊號埠的一接腳VDD1所發送之對應於該SD模式之一第一電源訊號，令該安全數位卡進入一初始化狀態；接收從該電子裝置通過該第二外部訊號埠的一接腳VDD2與一接腳VDD3的其中一個所發送之一第二電源訊號，令該安全數位卡進入一PCIe模式之一連接狀態，該第二電源訊號之一電壓準位低於該第一電源訊號之一電壓準位；於該PCIe模式之該連接狀態中，與該電子裝置進行一通訊連接協議；如果該通訊連接協議成功，則該處理電路會操作於該PCIe模式；以及如果該通訊連接協議不成功，則該處理電路會通過該第一外部訊號埠與該第二外部訊號埠於該SD模式所採用之一接腳CMD上接收該SD模式所對應之一命令CMD0或於該SD模式所採用之一接腳CLK上接收該SD模式所對應之一特定時脈SDCLK，令該安全數位卡從該PCIe模式之該連接狀態進入該SD模式。
如申請專利範圍第7項所述之快閃記憶體控制器，其中當該安全數位卡於該PCIe模式之該連接狀態中時，如果該處理電路偵測到該PCIe模式之該第二電源訊號被關閉，則該處理電路會控制該安全數位卡從該PCIe模式之該連接狀態回到該初始化狀態。