CN104102600B - 存储器控制器 - Google Patents

存储器控制器 Download PDF

Info

Publication number
CN104102600B
CN104102600B CN201310744353.8A CN201310744353A CN104102600B CN 104102600 B CN104102600 B CN 104102600B CN 201310744353 A CN201310744353 A CN 201310744353A CN 104102600 B CN104102600 B CN 104102600B
Authority
CN
China
Prior art keywords
current potential
control module
module
pin
external host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310744353.8A
Other languages
English (en)
Other versions
CN104102600A (zh
Inventor
钱昱玮
林峻苇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW102140985A external-priority patent/TWI539369B/zh
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN104102600A publication Critical patent/CN104102600A/zh
Application granted granted Critical
Publication of CN104102600B publication Critical patent/CN104102600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种存储器控制器，包括一第一传输模块、一时脉接脚、一第二传输模块、一第一控制模块以及一第二控制模块。第一传输模块用以传送数据，并具有一特定接脚。时脉接脚用以接收一时脉信号，并与第一传输模块构成一嵌入式多媒体储存卡(eMMC)介面。第二传输模块用以传送数据，并与时脉接脚构成一通用快闪储存(UFS)介面。当特定接脚的电位为一第一电位时，第一控制模块根据时脉信号并通过第一传输模块与一外部主机进行沟通。当特定接脚的电位为一第二电位时，第二控制模块根据时脉信号并通过第二传输模块与外部主机进行沟通。第一电位大于第二电位。

Description

存储器控制器
技术领域
本发明是有关于一种存储器控制器，特别是有关于一种可利用不同介面与一外部主机进行沟通的存储器控制器。
背景技术
NAND快闪存储器已经成为现在数据储存的主流，并大幅应用于电子产品中。NAND快闪存储器亦可制作成存储卡或是随身碟。快闪存储卡包括，小型快闪(Compact Flash；CF)卡、多媒体卡(Multi Media Card；MMC)、嵌入式多媒体储存卡(Embedded MultiMediaCard；以下简称eMMC)、智能媒体(Smart Media；SM)卡、安全数字(Secured Digital；SD)卡。
发明内容
本发明提供一种存储器控制器，包括一第一传输模块、一时脉接脚、一第二传输模块、一第一控制模块以及一第二控制模块。第一传输模块用以传送数据，并具有一特定接脚。时脉接脚用以接收一时脉信号，并与第一传输模块构成一嵌入式多媒体储存卡(eMMC)介面。第二传输模块用以传送数据，并与时脉接脚构成一通用快闪储存(UFS)介面。当特定接脚的电位为一第一电位时，第一控制模块根据时脉信号并通过第一传输模块与一外部主机进行沟通。当特定接脚的电位为一第二电位时，第二控制模块根据时脉信号并通过第二传输模块与外部主机进行沟通。第一电位大于第二电位。
本发明另提供一种存储器控制器，包括一第一传输模块、一特定接脚、一时脉接脚、一第二传输模块、一第一控制模块以及一第二控制模块。第一传输模块用以传送数据。时脉接脚用以接收一时脉信号，并与第一传输模块构成一嵌入式多媒体储存卡(eMMC)介面。第二传输模块用以传送数据，并与时脉接脚构成一通用快闪储存(UFS)介面。当特定接脚的电位为一第一电位时，第一控制模块根据时脉信号并通过第一传输模块与一外部主机进行沟通。当特定接脚的电位为一第二电位时，第二控制模块根据时脉信号并通过第二传输模块与外部主机进行沟通。第一电位大于第二电位。
为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下：
附图说明
图1为本发明的存取系统的示意图。
图2-7为本发明的存储器控制器的部分实施例。
【附图标记说明】
100：存取系统；
110：外部主机；
130：存储阵列；
470、480：开关；
360、460：检测模块；
SC：控制信号；
CMD：命令接脚；
DAT0～DAT7：数据接脚；
RX：接收接脚；
TX：传送接脚；
RL、RH：电阻；
VH、VL：电位；
Ref/CLK、Ref、CLK：时脉接脚；
350、450、650、750：设定模块；
SCLK、SCLK1、SCLK2：时脉信号；
120、200、300、400、500、600、700：存储器控制器；
250：设定模块；
210、220、310、320、410、420、510、520、610、620、710、720：传输模块；
230、240、330、340、430、440、530、540、630、730、740：控制模块。
具体实施方式
图1为本发明的存取系统的示意图。如图所示，存取系统100包括一外部主机(Host)110、一存储器控制器(memory controller)120以及一存储阵列130。外部主机110通过存储器控制器120存取存储阵列130。本发明并不限定外部主机110的种类。只要具有运算功能的装置均可作为外部主机110。
在本实施例中，存储阵列130具有许多存储单元。这些存储单元是以阵列方式排列。在一些实施例中，存储器控制器120与存储阵列130整合成一存储装置，如随身碟或存储卡。本发明并不限定存储装置的种类。举例而言，存储装置为非挥发性存储器或是挥发性存储器。
在本实施例中，存储器控制器120为一复合式控制器，具有一eMMC介面及一通用快闪储存(Universal Flash Storage；以下简称UFS)介面。当外部主机110使用eMMC协定或是UFS协定输出控制命令时，存储器控制器120均可根据外部主机110所提供的控制命令，存取存储阵列130。由于存储器控制器120可辨认不同协定，故可搭配不同种类的外部主机，因此大幅提高存储器控制器120的适用性及相容性。
图2为本发明的存储器控制器的一可能实施例。如图所示，存储器控制器200包括传输模块210、220、一时脉接脚Ref/CLK、控制模块230及240。在本实施例中，传输模块210与时脉接脚Ref/CLK构成一eMMC介面，传输模块220与时脉接脚Ref/CLK构成一UFS介面。时脉接脚Ref/CLK接收一时脉信号SCLK。在一可能实施例中，时脉信号SCLK是由外部主机110所提供。由于传输模块210与220共用一时脉接脚，故可节省元件空间及降低成本。
在一可能实施例中，传输模块210具有一命令接脚CMD及数据接脚DAT0～DAT7。命令接脚CMD用以接收一控制命令。数据接脚DAT0～DAT7用以传送数据。本发明并不限定数据接脚的数量。在另一可能实施例中，传输模块210可能仅具有一数据接脚或是四数据接脚。
传输模块220具有一接收接脚RX以及一传送接脚TX。接收接脚RX用以接收外部主机110所提供的数据。传送接脚TX用以提供数据予外部主机110。在本实施例中，接收接脚RX以及传送接脚TX是以串行(serial)方式传送数据。
控制模块230及240根据一特定接脚的电位，决定是否与外部主机110进行沟通。在本实施例中，数据接脚DAT0作为该特定接脚，但并非用以限制本发明。在一可能实施例中，数据接脚DAT1～DAT7的任一者均可作为一特定接脚。在其它实施例中，控制模块230及240可整合成单一控制芯片，稍后将于图6说明。
由于数据接脚DAT0作为特定接脚，因此，一设定模块250耦接数据接脚DAT0，用以设定数据接脚DAT0的电位。在一可能实施例中，设定模块250具有一下拉电阻RL。下拉电阻RL的一端耦接数据接脚DAT0，另一端接收一低电位VL。因此，当数据接脚DAT0未接收到其它信号时，其电位将维持在低电位VL。本发明并不限定设定模块250的实施方式。只要能够提供一预设电位予数据接脚DAT0的元件或电路架构，均可作为设定模块250。
在本实施例中，控制模块230及240根据数据接脚DAT0的电位而动作。本发明并不限定控制模块230及240的内部电路架构。在一可能实施例中，控制模块230为一eMMC控制器，而控制模块240为一UFS控制器。
当外部主机110是使用eMMC协定时，则在外部主机110耦接存储器控制器120时，外部主机110内的一上拉电阻RH将串联下拉电阻RL。由于上拉电阻RH一端接收一高电位VH，因此，数据接脚DAT0的电位将由低电位VL切换至高电位VH。当数据接脚DAT0的电位为一第一电位(比低电位VL高)时，控制模块230根据时脉信号SCLK并通过传输模块210与外部主机110进行沟通。此时，控制模块240不动作。
当外部主机110是使用UFS协定时，在外部主机110耦接存储器控制器120时，数据接脚DAT0的电位不会受到影响，因此，维持在低电位VL。在本实施例中，由于数据接脚DAT0的电位为一第二电位(如低电位)，因此，控制模块240根据时脉信号SCLK并通过传输模块240与外部主机110进行沟通。此时，控制模块230不动作。在一可能实施例中，高电位VH大于低电位VL。
在其它实施例中，借由停止提供时脉信号SCLK或是操作电压予控制模块230或240时，便可禁能控制模块230或240，使控制模块230或240不动作。由于控制模块230及240不会同时动作，因此，可节省功率损耗。
图3为本发明的存储器控制器的另一可能实施例。图3相似图2，不同之处在于图3的存储器控制器300更具有一检测模块360。在其它实施例中，检测模块360可整合于控制模块330及340的至少一者中。检测模块360根据特定接脚(如数据接脚DAT0)的电位，产生一控制信号SC。
在本实施例中，当数据接脚DAT0的电位等于第一电位(比电位VL高)时，控制信号SC为一第一状态，因此，控制模块330根据时脉信号SCLK并通过传输模块310与外部主机110进行沟通；当数据接脚DAT0的电位等于第二电位(如VL)时，控制信号SC为一第二状态。因此，控制模块340根据时脉信号SCLK并通过传输模块320与外部主机110进行沟通。
图4为本发明的存储器控制器的另一可能实施例。图4相似图3，不同之处在于图4的存储器控制器400更具有开关470及480。在本实施例中，开关470及480根据控制信号SC，选择性地传送时脉信号SCLK。在一些实施例中，开关470及480不会同时导通。
当特定接脚(如数据接脚DAT0)的电位等于第一电位(比电位VL高)时，控制信号SC为一第一状态。因此，开关470导通，而开关480不导通。开关470将时脉信号SCLK提供予控制模块430。因此，控制模块230根据时脉信号SCLK并通过传输模块210与外部主机110进行沟通。由于开关480不导通，因此，控制模块440无法接收到时脉信号SCLK，故停止动作。
当数据接脚DAT0的电位等于第二电位(如VL)时，控制信号SC为一第二状态，因而导通开关480并且不导通开关470。开关480将时脉信号SCLK传送至控制模块440。因此，控制模块440根据时脉信号SCLK并通过传输模块420与外部主机110进行沟通。由于开关470不导通，因此，控制模块430无法接收到时脉信号SCLK，故停止动作。
图5为本发明的存储器控制器的另一可能实施例。图5相似图2，不同之处在于图5的存储器控制器500具有两独立时脉接脚Ref及CLK，分别接收时脉信号SCLK1及SCLK2。在本实施例中，传输模块510与时脉接脚Ref构成eMMC介面，传输模块520与时脉接脚CLK构成UFS介面。
当外部主机110使用eMMC协定时，数据接脚DAT0的电位将发生变化，如从低电位VL变化至高电位VH，因此，控制模块530根据时脉接脚Ref上的时脉信号SCLK1并通过传输模块510与外部主机110进行沟通。此时，由于数据接脚DAT0不为低电位VL，因此，控制模块540被禁能。本发明并不限定禁能控制模块540的方法。在一可能实施例中，借由停止供电予控制模块540或是停止提供时脉信号SCLK2予控制模块540，便可禁能控制模块540，使控制模块540不动作。
当外部主机110使用UFS协定时，数据接脚DAT0维持在低电位VL，因此，控制模块540根据时脉接脚CLK上的时脉信号SCLK2并通过传输模块520与外部主机110进行沟通。此时，控制模块530为禁能状态。在一可能实施例中，根据数据接脚DAT0的电位状态，停止供电予控制模块530或是停止提供时脉信号SCLK1予控制模块530，便可禁能控制模块530。在其它实施例中，图5的两独立时脉接脚Ref及CLK可应用至图3及图4中。
由于控制模块530及540不会同时动作，故可降低功率损耗。再者，借由判断数据接脚DAT0的电位状态，便可得知外部主机所使用的协定，再根据得知的协定与外部主机进行沟通，因此，大幅提高存储器控制器的相容性及适用性。
图6为本发明的存储器控制器的另一可能实施例。图6相似图2，不同之处在于图6的存储器控制器600仅具有单一控制模块630。在一可能实施例中，控制模块630为图2的控制模块230及240的整合结果。在另一可能实施例中，图5的两独立时脉接脚亦可应用在图6中。
在本实施例中，当数据接脚DAT0为高电位时，控制模块630根据时脉信号SCLK，并通过传输模块610与外部主机110进行沟通。当数据接脚DAT0为低电位时，控制模块630根据时脉信号SCLK，并通过传输模块620与外部主机110进行沟通。
图7为本发明的存储器控制器的另一可能实施例中。图7相似图2，不同之处在于图7的存储器控制器700具有一额外接脚Opt。额外接脚Opt作为一特定接脚，并耦接设定模块750。控制模块730及740根据额外接脚Opt的电位而动作。
当外部主机110使用eMMC协定时，外部主机110内的一上拉电阻RH将串联下拉电阻RL。在一可能实施例中，额外接脚Opt的电位将发生变化，如由低电位VL变化至高电位VH。因此，控制模块730根据时脉信号SCLK，并通过传输模块710与外部主机110沟通。此时，控制模块740不动作。
当外部主机110使用UFS协定时，额外接脚Opt的电位将维持在低电位VL。因此，控制模块740根据时脉信号SCLK，并通过传输模块720与外部主机110沟通。在此实施例中，控制模块730不动作。在其它实施例中，图7的额外接脚Opt亦可应用至图3-6。另外，图5的两独立时脉接脚及图6的整合控制模块亦可同时或分别应用在图7中。
除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (7)

1.一种存储器控制器，包括：
一第一传输模块，用以传送数据，并具有一特定接脚；
一时脉接脚，用以接收一时脉信号，并与该第一传输模块构成一嵌入式多媒体储存卡介面；
一第二传输模块，用以传送数据，并与该时脉接脚构成一通用快闪储存介面；
一第一控制模块，当该特定接脚的电位为一第一电位时，根据该时脉信号并通过该第一传输模块与一外部主机进行沟通；以及
一第二控制模块，当该特定接脚的电位为一第二电位时，根据该时脉信号并通过该第二传输模块与该外部主机进行沟通，该第一电位大于该第二电位，其中该第一及第二传输模块共用该时脉接脚，该第一及第二控制模块不会同时动作。
2.如权利要求1所述的存储器控制器，其特征在于，更包括：
一第一电阻，具有一第一端以及一第二端，该第一端耦接该特定接脚，该第二端接收该第二电位。
3.如权利要求2所述的存储器控制器，其特征在于，当该外部主机的一第二电阻串联该第一电阻时，该特定接脚的电位等于该第一电位。
4.如权利要求2所述的存储器控制器，其特征在于，当该第一电阻并未串联该外部主机的一第二电阻时，该特定接脚的电位等于该第二电位。
5.如权利要求1所述的存储器控制器，其特征在于，更包括：
一检测模块，根据该特定接脚的电位，产生一控制信号。
6.如权利要求5所述的存储器控制器，其特征在于，当该特定接脚的电位等于该第一电位时，该控制信号为一第一状态，并且该第一控制模块根据该时脉信号并通过该第一传输模块与该外部主机进行沟通；当该特定接脚的电位等于该第二电位时，该控制信号为一第二状态，该第二控制模块根据该时脉信号并通过该第二传输模块与该外部主机进行沟通。
7.如权利要求5所述的存储器控制器，其特征在于，更包括：
一第一开关，根据该控制信号，将该时脉信号提供予该第一控制模块，其中该第一控制模块根据该时脉信号并通过该第一传输模块与该外部主机进行沟通；以及
一第二开关，根据该控制信号，将该时脉信号提供予该第二控制模块，其中该第二控制模块根据该时脉信号SCLK并通过该第二传输模块与该外部主机进行沟通。
CN201310744353.8A 2013-04-03 2013-12-30 存储器控制器 Active CN104102600B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361807869P 2013-04-03 2013-04-03
US61/807,869 2013-04-03
TW102140985 2013-11-12
TW102140985A TWI539369B (zh) 2013-04-03 2013-11-12 記憶體控制器

Publications (2)

Publication Number Publication Date
CN104102600A CN104102600A (zh) 2014-10-15
CN104102600B true CN104102600B (zh) 2018-01-12

Family

ID=51655324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310744353.8A Active CN104102600B (zh) 2013-04-03 2013-12-30 存储器控制器

Country Status (2)

Country Link
US (2) US9852062B2 (zh)
CN (1) CN104102600B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102669694B1 (ko) 2016-09-28 2024-05-28 삼성전자주식회사 서로 직렬로 연결된 스토리지 장치들 중 애플리케이션 프로세서에 직접 연결되지 않는 스토리지 장치를 리셋시키는 전자 기기 및 그것의 동작 방법
US10657081B2 (en) 2017-08-25 2020-05-19 Micron Technology, Inc. Individually addressing memory devices disconnected from a data bus
US10754580B2 (en) 2017-10-23 2020-08-25 Micron Technology, Inc. Virtual partition management in a memory device
TWI759580B (zh) * 2019-01-29 2022-04-01 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI734220B (zh) * 2019-07-10 2021-07-21 慧榮科技股份有限公司 主機輸出入命令的執行裝置及方法及電腦程式產品
CN112309445B (zh) * 2019-08-01 2023-10-13 群联电子股份有限公司 存储器接口电路、存储器存储装置及信号产生方法
US11899945B2 (en) * 2021-10-03 2024-02-13 Silicon Motion, Inc. Method and apparatus for performing communications specification version control of memory device in predetermined communications architecture with aid of compatibility management, and associated computer-readable medium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971152A (zh) * 2008-02-15 2011-02-09 桑迪士克公司 提供器件参数
CN102123380A (zh) * 2011-03-15 2011-07-13 上海艾为电子技术有限公司 无线终端及其多sim卡连接装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617371B (zh) 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
US7639540B2 (en) 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
US20100262753A1 (en) * 2009-04-08 2010-10-14 Fujitsu Limited Method and apparatus for connecting multiple memory devices to a controller
KR101694804B1 (ko) * 2010-08-16 2017-01-11 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
TWI519964B (zh) * 2012-08-01 2016-02-01 慧榮科技股份有限公司 儲存媒體及具有儲存媒體的資料傳輸系統及其控制方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971152A (zh) * 2008-02-15 2011-02-09 桑迪士克公司 提供器件参数
CN102123380A (zh) * 2011-03-15 2011-07-13 上海艾为电子技术有限公司 无线终端及其多sim卡连接装置

Also Published As

Publication number Publication date
US20140304458A1 (en) 2014-10-09
CN104102600A (zh) 2014-10-15
US20180074953A1 (en) 2018-03-15
US10095614B2 (en) 2018-10-09
US9852062B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
CN104102600B (zh) 存储器控制器
US11262827B2 (en) Dynamic VCONN swapping in dual-powered type-C cable applications
JP2009176136A (ja) 半導体記憶装置
CN104599704B (zh) 半导体存储器件及其擦除方法
WO2008117111A3 (en) Flash memory control interface
US9343165B2 (en) Dynamic drive strength optimization
CN102609376A (zh) 一种串行总线存储器、串行总线传输系统及方法
US20200243511A1 (en) High voltage protection for high-speed data interface
US20240105237A1 (en) Multi-mode compatible zq calibration circuit in memory device
CN103730164A (zh) 一种可编程存储单元
US10884956B2 (en) I/O bus shared memory system
CN109256167A (zh) 半导体存储器装置及其操作方法
US20160070502A1 (en) Memory system
CN105095137A (zh) 控制芯片及连接模块
CN105573947A (zh) 一种基于apb总线的sd/mmc卡控制方法
CN104679694A (zh) 快捷外设互联标准的选择设定系统及微服务器
CN102176589A (zh) Usb-8串口rs422集线器
CN106575523B (zh) 指定半导体管芯以实现高堆叠能力
US9377957B2 (en) Method and apparatus for latency reduction
US20160098222A1 (en) Controlling device, controlled device, and operating method
US20130227197A1 (en) Multiple pre-driver logic for io high speed interfaces
TWI539369B (zh) 記憶體控制器
CN106649170A (zh) 能够采集高速信号的电子系统和电子设备
CN105573929A (zh) 一种固态硬盘的控制器模块
CN113490919B (zh) 用于存储器系统的功率管理

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant