CN102902489A - 一种双界面存储控制器及其系统 - Google Patents
一种双界面存储控制器及其系统 Download PDFInfo
- Publication number
- CN102902489A CN102902489A CN201210294705XA CN201210294705A CN102902489A CN 102902489 A CN102902489 A CN 102902489A CN 201210294705X A CN201210294705X A CN 201210294705XA CN 201210294705 A CN201210294705 A CN 201210294705A CN 102902489 A CN102902489 A CN 102902489A
- Authority
- CN
- China
- Prior art keywords
- module
- sata
- pcie
- layer
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种双界面存储控制器及其系统，所述双界面存储控制器包括物理层模拟模块、SATA物理层数字模块、SATA链路层模块、SATA传输层模块、PCIE物理层数字模块、PCIE链路层模块、PCIE事物层模块和协议层解析控制模块。物理层模拟模块包括与SATA主机对接的SATA物理接口和与PCIE主机对接的PCIE物理接口，所述协议应用层解析控制模块根据SATA协议或PCIE协议来与SATA传输层模块或者PCIE事务层进行交互。这样，所述存储控制器可以支持两种接口，其既可以支持任意一种接口的主机，又可以使得两种接口的结构最优化。
Description
【技术领域】
本发明涉及存储控制器领域，尤其涉及一种双界面(interface)存储控制器及其系统。
【背景技术】
目前笔记本电脑、台式机电脑、平板电脑、智能手机、数码相机等各种电子设备已经得到广泛的应用。相应的，各种非易失性存储卡，比如安全数字卡(Secure Digital Memory Card，简称SD卡)、微型安全数字卡(Mini Secure DigitalMemory Card，简称MiniSD卡)、多媒体卡(Multimedia Card，简称MMC卡)、记忆棒（Memory Stick，简称MS卡）、智慧媒体卡(SmartMedia Card，简称SM卡）、Compact Flash（简称CF卡）、或非闪存(NOR FIASH)、与非闪存(NAND FLASH)等，和各种易失性存储单元，比如动态随机访问存储器DRAM、静态SRAM，都已经在各种电子设备中广泛应用。通常来讲，各种非易失性存储卡和/或各种易失性存储单元都需要借助存储控制器与作为主机的各种电子设备进行通讯。然而，通常来讲，所述存储控制器都只能通过一个界面接口(interface)与作为主机的各种电子设备进行通讯。假如一个主机不支持这种界面接口，那么此主机将不能借助该存储控制器访问所述非易失性存储卡和/或所述易失性存储单元，这样给用户的使用带来不便。
【发明内容】
本发明要解决的技术问题在于提供一种双界面存储控制器及其系统，其可以支持两种接口，从而可以与支持任意一种接口的主机进行通讯。
为了解决上述问题，根据本发明的一个方面，本发明提供了一种双界面存储控制器，用于对存储单元进行访问管理，其包括：物理层模拟模块、SATA物理层数字模块、SATA链路层模块、SATA传输层模块、PCIE物理层数字模块、PCIE链路层模块、PCIE事物层模块和协议层解析控制模块。所述物理层模拟模块包括与SATA主机对接的SATA物理接口和与PCIE主机对接的PCIE物理接口，其负责将来自SATA主机或PCIE主机的高速串行信号转换为低速并行信号，并将所述低速并行信号发送给SATA物理层数字模块或者PCIE物理层数字模块，其还负责将来自SATA物理层数字模块或PCIE物理层数字模块的低速并行信号转换成高速串行信号，并将所述高速串行信号发送给SATA主机或PCIE主机。所述协议应用层解析控制模块负责基于SATA协议或PCIE协议与SATA传输层模块或者PCIE事务层进行数据和/或命令交互。
根据本发明的另一个方面，本发明提供了一种双界面存储控制器，用于对存储单元进行访问管理，其包括：物理层模块、SATA链路层模块、SATA传输层模块、PCIE链路层模块、PCIE事物层模块和协议层解析控制模块。物理层模块包括与SATA主机对接的SATA物理接口和与PCIE主机对接的PCIE物理接口，其负责将来自SATA主机或PCIE主机的高速串行信号转换为低速并行信号，并将所述低速并行信号发送给SATA链路层模块或者PCIE链路层模块，其还负责将来自SATA链路层模块或PCIE链路层模块的低速并行信号转换成高速串行信号，并将所述高速串行信号发送给SATA主机或PCIE主机。所述协议应用层解析控制模块负责基于SATA协议或PCIE协议与SATA传输层模块或者PCIE事务层进行数据和/或命令交互。
根据本发明的再一个方面，本发明提供了一种双界面存储控制器系统，其包括上文所述的任一种双界面存储控制器；和与所述双界面存储控制器连接的存储单元。
与现有技术相比，在本发明中的存储控制器可以支持两种接口，并且这两种接口之间至少可以共享物理层模拟模块和协议应用层解析控制模块，这样既可以支持任意一种接口的主机，又可以使得两种接口的结构最优化。
关于本发明的其他目的，特征以及优点，下面将结合附图在具体实施方式中详细描述。
【附图说明】
结合参考附图及接下来的详细描述，本发明将更容易理解，其中同样的附图标记对应同样的结构部件，其中：
图1为本发明中的双界面存储控制器系统在一个实施例中的结构框图；
图2为图1中的物理层模拟模块在一个实施例中的结构框图；
图3为本发明中的双界面存储控制器系统在另一个实施例中的结构框图；
图4为图3中的物理层模块在一个实施例中的结构框图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来呈现，其直接或间接地模拟本发明中的技术方案的运作。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。
此处所称的“一个实施例”或“实施例”是指与所述实施例相关的特定特征、结构或特性至少可包含于本发明至少一个实现方式中。在本说明书中不同地方出现的“在一个实施例中”并非必须都指同一个实施例，也不必须是与其他实施例互相排斥的单独或选择实施例。此外，表示一个或多个实施例的方法、流程图或功能框图中的模块顺序并非固定的指代任何特定顺序，也不构成对本发明的限制。
根据本发明的一个方面，本发明提出一种双界面存储控制器系统，其包括有可以支持两个界面(interface，也可称之为接口或界面接口)的存储控制器，这样该存储控制器系统就可以支持具有所述两个接口中的任意一个接口的主机，从而方便了用户的使用，可以扩大所述双界面存储控制器系统的应用范围。
图1为本发明中的双界面存储控制器系统在一个实施例中的结构框图。所述双界面存储控制器系统包括双界面存储控制器200和存储单元300。
所述双界面存储控制器200包括物理层模拟(analog circuit)模块210、串行高级技术附件(Serial Advanced Technology Attachment，本文中简称SATA)物理层数字(digital circuit)模块220、SATA链路层模块230、SATA传输层（transport layer）模块240、快速外围部件互连(Peripheral ComponentInterconnect Express，本文中简称PCIE)物理层数字(digital circuit)模块、PCIE链路层模块260、PCIE事物层(transaction layer)模块270、协议层解析控制模块280和存储单元控制模块290。
所述物理层模拟模块210具有或支持两个物理接口，一个是SATA物理接口，另一个是PCIE物理接口，所述SATA物理接口可以与具有或支持SATA物理接口的主机(本文中简称SATA主机)100a对接，所述PCIE物理接口可以与具有或支持PCIE物理接口的主机(本文中简称PCIE主机)100b对接。所述主机100a和100b可以为笔记本电脑、台式机电脑、平板电脑、智能手机、数码相机、POS(Point of sales，零售终端)机或ATM(Automatic Teller Machine，自动取款机)机等各种电子设备。
所述物理层模拟模块210负责将来自SATA100a主机或PCIE主机100b的高速串行信号转换为低速并行信号，并将所述低速并行信号发送给SATA物理层数字模块220或者PCIE物理层数字模块250。同样的，所述物理层模拟模块210还负责将来自SATA物理层数字模块220或PCIE物理层数字模块250的低速并行信号转换成高速串行信号，并将所述高速串行信号发送给SATA主机110a或PCIE主机110b。
在一个实施例中，所述高速串行信号可以是1.5Gb/s，2.5Gb/s，3.0Gb/s，5.0Gb/s，6.0Gb/s，8Gb/s和16Gb/s中的一种，这取决于主机的类型和速度，高速串行信号的质量和电气特性需要符合SATA或者PCIE对应的要求。所述低速并行信号的频率相对于串行的高速频率而言比较低，可以是但不限于200Mhz，150Mhz，125Mhz，75Mhz，并行总线宽度可以是但不限于10位、20位和40位。
所述SATA物理层数字模块220负责处理数据对齐、数据接收弹性缓冲、SATA速度协调等。所述SATA链路层模块230负责处理数据编解码、扰码反扰码以及SATA协议规定的链路层的握手等。SATA传输层模块240负责处理SATA协议规定的传输层的握手等。这三个模块220、230和240可以兼容SATA1.0，SATA2.0，SATA3.0版本。这三个模块220、230和240可以被统称为SATA通道。
所述PCIE物理层数字模块250负责处理数据对齐、数据接收弹性缓冲和极性反转等。所述PCIE链路层模块260负责处理电源管理、数据错误重发以及PCIE协议规定的链路层的握手等。所述PCIE事务层模块260负责处理PCIE协议规定的事务层的握手等。这三个模块250、260、270可以兼容PCIE1.0，PCIE2.0，PCIE3.0版本。这三个模块250、260、270可以被统称为PCIE通道。
所述协议应用层解析控制模块280负责基于SATA协议或PCIE协议与所述存储单元控制模块290进行数据和/或命令的交互，比如基于SATA协议或PCIE协议解析来自SATA传输层模块240或者PCIE事务层280的数据和/或命令，基于SATA协议或PCIE协议发送数据和/或命令给SATA传输层模块240或者PCIE事务层280。所述协议应用层解析控制模块280还负责与所述存储单元控制模块290进行数据和/或命令的交互。所述存储单元控制模块290可以与协议应用层解析控制模块280进行数据和/或命令的交互，也可以完成对存储单元300中的数据的访问，包括读取和写入。
所述存储单元300包括但不限于各种非易失性存储卡，比如安全数字卡(Secure Digital Memory Card，简称SD卡)、微型安全数字卡(Mini Secure DigitalMemory Card，简称MiniSD卡)、多媒体卡(Multimedia Card，简称MMC卡)、记忆棒（Memory Stick，简称MS卡）、智慧媒体卡(SmartMedia Card，简称SM卡）、Compact Flash（简称CF卡）、或非闪存(NOR FIASH)、与非闪存(NAND FLASH)等，以及各种易失性存储单元，比如动态随机访问存储器DRAM、静态SRAM。
所述存储单元控制模块290和存储单元300之间的接口协议可以采用标准的协议规范，包括但不限于SD卡接口协议、MiniSD卡接口协议、MMC卡接口协议、MS卡接口协议、NAND FLASH接口协议等，也可以采用自定义的特有协议规范。
在图1所示的实施例中，只显示了一个存储单元控制模块290和一个存储单元300，在其它实施例中，还可以包括多个存储单元300，所述存储单元控制模块290也可以不止一个，但是多个存储单元控制模块290都和唯一的协议应用层解析控制模块280进行数据和/或命令交互。由于所述存储单元300和所述存储单元控制模块290的数目可以为多个，因此所述存储控制器200支持的总容量则可以变得非常大，甚至可以达到几十GB或上百GB，或更高。
在一个实施例中，在写入数据到所述存储单元300中时，所述存储单元控制模块290可以先对数据进行加密或扰码，随后再将加密或扰码后的数据写入所述存储单元300中。相应的，在读取数据时，所述存储单元控制模块290先将读取的数据进行解码或反扰码，再发送给所述协议应用层解析控制模块280。这样，可以实现对数据的加解密，从而可以对所述存储单元300内的内容进行保护。
在一个实施例中，所述双界面存储控制器200具有两种工作模式，一种是SATA模式，一种是PCIE模式。
所述物理层模拟模块210会检测其SATA物理接口和PCIE物理接口中的哪个有主机对接，所述检测结果包括下面三种中的一种或多种，第一种检测结果为：所述SATA物理接口有SATA主机100a对接，而PCIE物理接口没有PCIE主机100b对接；第二种检测结果为：所述PCIE物理接口有PCIE主机100b对接，而SATA物理接口没有SATA主机100a对接；第三种检测结果为：所述SATA物理接口有SATA主机100a对接，且所述PCIE物理接口有PCIE主机100b对接。
所述物理层模拟模块210可以通过检测SATA物理接口和PCIE物理接口上的阻抗来检测哪个物理接口有主机对接，也可以通过检测传输的信号的协议来检测哪个物理接口有主机对接，还可以通过设置额外的物理开关来检测哪个物理接口有主机对接，当然还可以通过其他方式进行检测。
如果所述检测结果为第一种，所述双界面存储控制器200进入SATA模式，此时将关闭PCIE通道中各个模块250、260和270的时钟，这样能够降低PCIE通道的功耗，而SATA通道中的各个模块220、230和240依然正常工作。在此模式下，所述物理层模拟模块210会将来自SATA主机100a的高速串行信号转换为低速并行信号，并将所述低速并行信号发送给SATA物理层数字模块220，所述协议应用层解析控制模块280会调用并基于SATA协议与SATA传输层模块240进行命令和/或数据的交互，同时与所述存储单元控制模块290进行数据和/或命令交互。在SATA模式下，数据传输的通路为SATA主机100a、SATA物理层模拟模块210、SATA物理层数字模块220、SATA链路层数字模块230、SATA传输层数字模块240、所述协议应用层解析控制模块280、所述存储单元控制模块290和存储单元300。
如果所述检测结果为第二种，所述双界面存储控制器200进入PCIE模式，此时将关闭SATA通道中各个模块220、230和240的时钟，这样能够降低功耗，而PCIE通道中的各个模块250、260和270依然正常工作。在此模式下，所述物理层模拟模块210会将来自PCIE主机100b的高速串行信号转换为低速并行信号，并将所述低速并行信号发送给PCIE物理层数字模块250，所述协议应用层解析控制模块280调用并基于PCIE协议与PCIE传输层模块270进行命令和/或数据的交互，同时与所述存储单元控制模块290进行数据和/或命令的交互。在PCIE模式下，数据传输的通路为PCIE主机100b、PCIE物理层模拟模块210、PCIE物理层数字模块250、PCIE链路层数字模块260、PCIE传输层数字模块270、所述协议应用层解析控制模块280、所述存储单元控制模块290和存储单元300。
如果所述检测结果为第三种，那么可以预先设定一个优选的工作模式进行工作，比如可以设定SATA模式为优选的工作模式，此时假如发生两种主机都连接的情况，则所述存储控制器优先进入SATA模式。
可以看出，无论是在SATA模式，还是在PICE模式下，所述物理层模拟模块210都进行工作，这样可以在两种模式下共享所述物理层模拟模块210，从而可以简化设计，同时也能降低设计和生产成本，提高使用效率。此外，无论是在SATA模式，还是在PICE模式下，所述协议应用层解析控制模块280都处于工作状态，只是在不同的SATA模式下调用的协议不同，即在SATA模式下调用SATA协议，在PCIE模式下调用PCIE协议，这样在两种模式下共享所述协议应用层解析控制模块280，同样也可以简化设计，同时也降低设计和生产成本，提高使用效率。在一个优选的实施例中，所述协议应用层解析控制模块280根据检测结果进行调用相应的协议，另外的协议则不被调用，这样可以节省其内的随机访问存储器的空间。
图2为图1中的物理层模拟模块210在一个实施例中的结构框图。如图3所示，所述物理层模拟模块210包括SATA物理接口211、PCIE物理接口212、并行转串行模块213、发送驱动器模块214、模拟接收模块215、数据时钟恢复模块216、协议判定模块217和本地时钟产生模块218。
所述SATA物理接口211与SATA主机100a对接以进行数据交互，所述PCIE物理接口212与PCIE主机100b对接以进行数据交互。
所述模拟接收模块215接收来自SATA物理接口211或PCIE物理接口212的数据。所述数据时钟恢复模块216根据来自所述模拟接收模块215的数据恢复出恢复时钟，并根据所述恢复时钟进行数据恢复并得到并行恢复数据。所述协议判定模块217根据所述恢复数据可以判定当前的工作协议，并藉此来检测SATA物理接口和PCIE物理接口中的哪个有主机对接。
所述并行转串行模块213用于接收来自负责将来自SATA物理层数字模块220或PCIE物理层数字模块250的低速并行信号转换成高速串行信号，并将所述高速串行信号经由发送驱动器模块214的驱动后发送给SATA物理接口211或PCIE物理接口212。
在判定当前工作协议为SATA协议时，所述双界面存储控制器200进入SATA模式，此时所述本地时钟产生模块218根据参考时钟CLKref产生第一本地时钟CLKloc1，所述并行转串行模块213基于所述第一本地时钟CLKloc1进行低速并行信号到高速串行信号的转换，以得到符合SATA协议的高速串行信号。在判定当前工作协议为PCIE协议时，所述双界面存储控制器200进入PCIE模式，此时所述本地时钟产生模块218根据参考时钟CLKref产生第二本地时钟CLKloc2，所述并行转串行模块213基于所述第二本地时钟CLKloc2进行低速并行信号到高速串行信号的转换，以得到符合PCIE协议的高速串行信号。其中第一本地时钟和第二本地时钟的频率不同。
无论是在SATA模式，还是在PICE模式下，所述物理层模拟模块210中的并行转串行模块213、发送驱动器模块214、模拟接收模块215、数据时钟恢复模块216等主要模块都可以实现共享，从而可以简化设计，同时也能降低设计和生产成本，提高使用效率。
图3为本发明中的双界面存储控制器系统在另一个实施例中的结构框图。图3中示出的双界面存储控制器与图1中示出的双界面存储控制器的区别在于：将图1中的PCIE物理层数字模块250和SATA物理层数字模块220与物理层模拟模块210合在一起形成图3中的物理层模块310。这是由于PCIE物理层数字模块250和SATA物理层数字模块220在结构上基本类似，因此为了进一步的优化结构，可以将PCIE物理层数字模块250和SATA物理层数字模块220也进行共享，从而形成单独的物理层模块410。在SATA模式下，关闭PCIE链路层模块和PCIE事物层模块的时钟，在PCI模式下，关闭SATA链路层模块和SATA传输层模块的时钟。
图4为图3中的物理层模块310在一个实施例中的结构框图。如图4所示，所述物理层模块310与图2中的物理层模拟模块210的区别在于：其除了包括SATA物理接口211、PCIE物理接口212、并行转串行模块213、发送驱动器模块214、模拟接收模块215、数据时钟恢复模块216、协议判定模块217和本地时钟产生模块218，还包括数据发送缓冲模块311、特殊序列检测模块312、接收数据对齐模块314和弹性缓冲模块315。
其中图4中的SATA物理接口211、PCIE物理接口212、并行转串行模块213、发送驱动器模块214、模拟接收模块215、数据时钟恢复模块216、协议判定模块217和本地时钟产生模块218与图2中的对应模块的作用相同，此处不再赘述。所述数据发送缓冲模块311缓存来自SATA链路层模块230或PCIE链路层模块240的并行数据。所述特殊序列检测模块312将来自数据时钟恢复模块216的恢复数据与SATA标准序列或PCIE标准序列进行对比以确定平移位数。所述接收数据对齐模块314根据所述平移位数对来自数据时钟恢复模块216的恢复数据进行平移对齐。所述弹性缓冲模块315缓存来自所述接收数据对齐模块314的数据，并将数据输出给SATA链路层模块230或PCIE链路层模块260。
上文对本发明进行了足够详细的具有一定特殊性的描述。所属领域内的普通技术人员应该理解，实施例中的描述仅仅是示例性的，在不偏离本发明的真实精神和范围的前提下做出所有改变都应该属于本发明的保护范围。本发明所要求保护的范围是由所述的权利要求书进行限定的，而不是由实施例中的上述描述来限定的。
Claims (10)
1.一种双界面存储控制器，用于对存储单元进行访问管理，其特征在于，其包括：物理层模拟模块、SATA物理层数字模块、SATA链路层模块、SATA传输层模块、PCIE物理层数字模块、PCIE链路层模块、PCIE事物层模块和协议层解析控制模块，
所述物理层模拟模块包括与SATA主机对接的SATA物理接口和与PCIE主机对接的PCIE物理接口，其负责将来自SATA主机或PCIE主机的高速串行信号转换为低速并行信号，并将所述低速并行信号发送给SATA物理层数字模块或者PCIE物理层数字模块，其还负责将来自SATA物理层数字模块或PCIE物理层数字模块的低速并行信号转换成高速串行信号，并将所述高速串行信号发送给SATA主机或PCIE主机；
所述协议应用层解析控制模块负责基于SATA协议或PCIE协议与SATA传输层模块或者PCIE事务层进行数据和/或命令交互。
2.一种双界面存储控制器，用于对存储单元进行访问管理，其特征在于，其包括：物理层模块、SATA链路层模块、SATA传输层模块、PCIE链路层模块、PCIE事物层模块和协议层解析控制模块，
物理层模块包括与SATA主机对接的SATA物理接口和与PCIE主机对接的PCIE物理接口，其负责将来自SATA主机或PCIE主机的高速串行信号转换为低速并行信号，并将所述低速并行信号发送给SATA链路层模块或者PCIE链路层模块，其还负责将来自SATA链路层模块或PCIE链路层模块的低速并行信号转换成高速串行信号，并将所述高速串行信号发送给SATA主机或PCIE主机；
所述协议应用层解析控制模块负责基于SATA协议或PCIE协议与SATA传输层模块或者PCIE事务层进行数据和/或命令交互。
3.根据权利要求1或2所述的双界面存储控制器，其特征在于，其还包括有存储单元控制模块，其与所述协议应用层解析控制模块进行数据和/或命令的交互，并对所述存储单元进行访问。
4.根据权利要求3所述的双界面存储控制器，其特征在于，在写入数据到所述存储单元中时，所述存储单元控制模块先对数据进行加密或扰码，随后再将加密或扰码后的数据写入所述存储单元中，在从所述存储单元中读取数据时，所述存储单元控制模块先将读取的数据进行解码或反扰码，再发送给所述协议应用层解析控制模块。
5.根据权利要求1所述的双界面存储控制器，其特征在于，所述双界面存储控制器具有SATA模式和PCIE模式，
所述物理层模拟模块会检测其SATA物理接口和PCIE物理接口中的哪个有主机对接，
在所述SATA物理接口有SATA主机对接，而PCIE物理接口没有PCIE主机对接时，所述双界面存储控制器进入SATA模式，此时将关闭PCIE物理层数字模块、PCIE链路层模块、PCIE事物层模块的时钟，所述物理层模拟模块与SATA物理层数字模块交互，所述协议应用层解析控制模块会调用SATA协议与所述SATA传输层模块交互，
在所述PCIE物理接口有PCIE主机对接，而SATA物理接口没有SATA主机对接时，所述双界面存储控制器进入PCIE模式，此时将关闭SATA物理层数字模块、SATA链路层模块、SATA传输层模块的时钟，所述物理层模拟模块与PCIE物理层数字模块交互，所述协议应用层解析控制模块调用PCIE协议来与PCIE传输层模块的交互。
6.根据权利要求5所述的双界面存储控制器，其特征在于，预先在SATA模式和PCIE模式中选定一个优选的模式，在所述SATA物理接口有SATA主机对接，且所述PCIE物理接口有PCIE主机对接时，所述双界面存储控制器进入该优选的模式。
7.根据权利要求5所述的双界面存储控制器，其特征在于，除了SATA物理接口和PCIE物理接口，所述物理层模拟模块包括还包括并行转串行模块、发送驱动器模块、模拟接收模块、数据时钟恢复模块、协议判定模块和本地时钟产生模块，
所述并行转串行模块用于将来自SATA物理层数字模块或PCIE物理层数字模块的低速并行信号转换成高速串行信号，并将所述高速串行信号经由发送驱动器模块的驱动后发送给SATA物理接口或PCIE物理接口，
所述模拟接收模块接收来自SATA物理接口或PCIE物理接口的数据，所述数据时钟恢复模块根据来自所述模拟接收模块的数据恢复出恢复时钟，并根据所述恢复时钟进行数据恢复以得到并行恢复数据，
所述协议判定模块根据所述恢复数据判定当前的工作协议，并藉此来检测SATA物理接口和PCIE物理接口中的哪个有主机对接，
在所述协议判定模块判定当前工作协议为SATA协议时，所述本地时钟产生模块根据参考时钟产生第一本地时钟，所述并行转串行模块基于所述第一本地时钟进行低速并行信号到高速串行信号的转换以得到符合SATA协议的高速串行信号，在判定当前工作协议为PCIE协议时，所述本地时钟产生模块根据参考时钟产生第二本地时钟，所述并行转串行模块基于所述第二本地时钟进行低速并行信号到高速串行信号的转换以得到符合PCIE协议的高速串行信号。
8.根据权利要求2所述的双界面存储控制器，其特征在于，所述双界面存储控制器具有SATA模式和PCIE模式，
所述物理层模拟模块会检测其SATA物理接口和PCIE物理接口中的哪个有主机对接，
在所述SATA物理接口有SATA主机对接，而PCIE物理接口没有PCIE主机对接时，所述双界面存储控制器进入SATA模式，此时将关闭PCIE链路层模块、PCIE事物层模块的时钟，所述物理层模块与SATA链路层模块交互，所述协议应用层解析控制模块会调用SATA协议与所述SATA传输层模块交互，
在所述PCIE物理接口有PCIE主机对接，而SATA物理接口没有SATA主机对接时，所述双界面存储控制器进入PCIE模式，此时将关闭SATA链路层模块、SATA传输层模块的时钟，所述物理层模块与PCIE链路层模块交互，所述协议应用层解析控制模块调用PCIE协议来与PCIE传输层模块的交互。
9.根据权利要求8所述的双界面存储控制器，其特征在于，除了SATA物理接口和PCIE物理接口，所述物理层模拟模块包括还包括并行转串行模块、发送驱动器模块、模拟接收模块、数据时钟恢复模块、协议判定模块、本地时钟产生模块、数据发送缓冲模块、特殊序列检测模块、接收数据对齐模块和弹性缓冲模块，
所述数据发送缓冲模块缓存来自SATA链路层模块或PCIE链路层模块的并行数据，所述并行转串行模块用于将来自所述数据发送缓冲模块的低速并行信号转换成高速串行信号，并将所述高速串行信号经由发送驱动器模块的驱动后发送给SATA物理接口或PCIE物理接口，
所述模拟接收模块接收来自SATA物理接口或PCIE物理接口的数据，所述数据时钟恢复模块根据来自所述模拟接收模块的数据恢复出恢复时钟，并根据所述恢复时钟进行数据恢复以得到并行恢复数据，
所述协议判定模块根据所述恢复数据判定当前的工作协议，并藉此来检测SATA物理接口和PCIE物理接口中的哪个有主机对接，
在所述协议判定模块判定当前工作协议为SATA协议时，所述本地时钟产生模块根据参考时钟产生第一本地时钟，所述并行转串行模块基于所述第一本地时钟进行低速并行信号到高速串行信号的转换以得到符合SATA协议的高速串行信号，在判定当前工作协议为PCIE协议时，所述本地时钟产生模块根据参考时钟产生第二本地时钟，所述并行转串行模块基于所述第二本地时钟进行低速并行信号到高速串行信号的转换以得到符合PCIE协议的高速串行信号，
所述特殊序列检测模块将来自数据时钟恢复模块的恢复数据与SATA标准序列或PCIE标准序列进行对比以确定平移位数，所述接收数据对齐模块根据所述平移位数对来自数据时钟恢复模块的恢复数据进行平移对齐，所述弹性缓冲模块缓存来自所述接收数据对齐模块的数据，并将数据输出给SATA链路层模块或PCIE链路层模块。
10.一种双界面存储控制器系统，其特征在于，其包括：
如权利要求1-9任一所述的双界面存储控制器；和
与所述双界面存储控制器连接的存储单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210294705.XA CN102902489B (zh) | 2012-08-17 | 2012-08-17 | 一种双界面存储控制器及其系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210294705.XA CN102902489B (zh) | 2012-08-17 | 2012-08-17 | 一种双界面存储控制器及其系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102902489A true CN102902489A (zh) | 2013-01-30 |
| CN102902489B CN102902489B (zh) | 2015-09-09 |
Family
ID=47574740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210294705.XA Active CN102902489B (zh) | 2012-08-17 | 2012-08-17 | 一种双界面存储控制器及其系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102902489B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2501587A (en) * | 2012-03-05 | 2013-10-30 | Ibm | Managing a storage device using a hybrid controller |
| CN103971069A (zh) * | 2014-04-24 | 2014-08-06 | 杭州华澜微科技有限公司 | 一种具有数据加密功能的混合硬盘控制器 |
| CN105931670A (zh) * | 2016-04-22 | 2016-09-07 | 西安电子科技大学 | 基于Nand Flash存储器阵列的存储控制装置 |
| CN107144751A (zh) * | 2017-06-09 | 2017-09-08 | 中国电子科技集团公司第四十研究所 | 一种多信道矢量网络参数分析系统及方法 |
| CN107220202A (zh) * | 2017-05-31 | 2017-09-29 | 郑州云海信息技术有限公司 | 一种服务器pcie接口转换sata接口的转换系统 |
| CN110618953A (zh) * | 2019-08-13 | 2019-12-27 | 合肥格易集成电路有限公司 | 一种存储器和存储器系统 |
| TWI709286B (zh) * | 2019-12-27 | 2020-11-01 | 技嘉科技股份有限公司 | 轉接裝置及網路卡模組 |
| TWI709859B (zh) * | 2019-01-18 | 2020-11-11 | 慧榮科技股份有限公司 | 安全數位卡之方法、快閃記憶體控制器以及電子裝置 |
| CN112416830A (zh) * | 2020-12-09 | 2021-02-26 | 鸿秦（北京）科技有限公司 | 一种nvme与sata协议转换的实现电路 |
| US10949106B2 (en) | 2019-01-18 | 2021-03-16 | Silicon Motion Inc. | Initialization methods and associated controller, memory device and host |
| TWI792066B (zh) * | 2019-01-18 | 2023-02-11 | 慧榮科技股份有限公司 | 安全數位卡之方法、快閃記憶體控制器以及電子裝置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1838099A (zh) * | 2005-03-21 | 2006-09-27 | 大智电子科技公司 | 多重通讯协定模式的主机及装置、单一模式装置及其方法 |
| US7915923B1 (en) * | 2009-03-09 | 2011-03-29 | Pericom Semiconductor | Serial link driver interface for a communication system |
| CN102073808A (zh) * | 2010-11-17 | 2011-05-25 | 北京曙光天演信息技术有限公司 | 一种通过sata接口加密存储的方法和加密卡 |
| CN201918609U (zh) * | 2010-11-09 | 2011-08-03 | 百慕大商泰科资讯科技有限公司 | 连接器 |
-
2012
- 2012-08-17 CN CN201210294705.XA patent/CN102902489B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1838099A (zh) * | 2005-03-21 | 2006-09-27 | 大智电子科技公司 | 多重通讯协定模式的主机及装置、单一模式装置及其方法 |
| US7915923B1 (en) * | 2009-03-09 | 2011-03-29 | Pericom Semiconductor | Serial link driver interface for a communication system |
| CN201918609U (zh) * | 2010-11-09 | 2011-08-03 | 百慕大商泰科资讯科技有限公司 | 连接器 |
| CN102073808A (zh) * | 2010-11-17 | 2011-05-25 | 北京曙光天演信息技术有限公司 | 一种通过sata接口加密存储的方法和加密卡 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2501587A (en) * | 2012-03-05 | 2013-10-30 | Ibm | Managing a storage device using a hybrid controller |
| GB2501587B (en) * | 2012-03-05 | 2014-08-13 | Ibm | Managing a storage device using a hybrid controller |
| US9158459B2 (en) | 2012-03-05 | 2015-10-13 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Managing a storage device using a hybrid controller |
| US10198305B2 (en) | 2012-03-05 | 2019-02-05 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Managing a storage device using a hybrid controller |
| CN103971069A (zh) * | 2014-04-24 | 2014-08-06 | 杭州华澜微科技有限公司 | 一种具有数据加密功能的混合硬盘控制器 |
| CN103971069B (zh) * | 2014-04-24 | 2016-08-31 | 杭州华澜微电子股份有限公司 | 一种具有数据加密功能的混合硬盘控制器 |
| CN105931670A (zh) * | 2016-04-22 | 2016-09-07 | 西安电子科技大学 | 基于Nand Flash存储器阵列的存储控制装置 |
| CN105931670B (zh) * | 2016-04-22 | 2019-09-03 | 西安电子科技大学 | 基于Nand Flash存储器阵列的存储控制装置 |
| CN107220202A (zh) * | 2017-05-31 | 2017-09-29 | 郑州云海信息技术有限公司 | 一种服务器pcie接口转换sata接口的转换系统 |
| CN107144751A (zh) * | 2017-06-09 | 2017-09-08 | 中国电子科技集团公司第四十研究所 | 一种多信道矢量网络参数分析系统及方法 |
| US11232048B2 (en) | 2019-01-18 | 2022-01-25 | Silicon Motion Inc. | Methods, flash memory controller, and electronic device for SD memory card device |
| TWI709859B (zh) * | 2019-01-18 | 2020-11-11 | 慧榮科技股份有限公司 | 安全數位卡之方法、快閃記憶體控制器以及電子裝置 |
| US10949106B2 (en) | 2019-01-18 | 2021-03-16 | Silicon Motion Inc. | Initialization methods and associated controller, memory device and host |
| US11409452B2 (en) | 2019-01-18 | 2022-08-09 | Silicon Motion Inc. | Initialization methods and associated controller, memory device and host |
| TWI792066B (zh) * | 2019-01-18 | 2023-02-11 | 慧榮科技股份有限公司 | 安全數位卡之方法、快閃記憶體控制器以及電子裝置 |
| US11625345B2 (en) | 2019-01-18 | 2023-04-11 | Silicon Motion Inc. | Methods, flash memory controller, and electronic device for SD memory card device |
| US11726686B2 (en) | 2019-01-18 | 2023-08-15 | Silicon Motion Inc. | Initialization methods and associated controller, memory device and host |
| CN110618953A (zh) * | 2019-08-13 | 2019-12-27 | 合肥格易集成电路有限公司 | 一种存储器和存储器系统 |
| TWI709286B (zh) * | 2019-12-27 | 2020-11-01 | 技嘉科技股份有限公司 | 轉接裝置及網路卡模組 |
| CN112416830A (zh) * | 2020-12-09 | 2021-02-26 | 鸿秦（北京）科技有限公司 | 一种nvme与sata协议转换的实现电路 |
| CN112416830B (zh) * | 2020-12-09 | 2024-03-26 | 鸿秦（北京）科技有限公司 | 一种nvme与sata协议转换的实现电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102902489B (zh) | 2015-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102902489A (zh) | 一种双界面存储控制器及其系统 | |
| CN107423169B (zh) | 用于测试高速外围设备互连设备的方法和系统 | |
| US10466923B2 (en) | Modular non-volatile flash memory blade | |
| CN106453730B (zh) | 一种智能卡及终端设备 | |
| KR100876627B1 (ko) | 인터페이스 회로, 이 인터페이스 회로를 이용한 시스템장치 및 데이터 인터페이스 방법 | |
| US9552164B2 (en) | Apparatus, method and system for determining reference voltages for a memory | |
| CN103543961A (zh) | 一种基于PCIe的存储扩展系统及存储扩展方法 | |
| CN104765705B (zh) | 读取不开机的移动终端所存数据的方法、装置和一种移动终端 | |
| CN102646088A (zh) | 外接式桥接系统 | |
| CN102073602B (zh) | 计算机系统、连接控制装置及连接与断开方法 | |
| CN102983989B (zh) | 一种服务器虚拟地址的迁移方法、装置和设备 | |
| CN1331037C (zh) | 一种具有多重接口功能的存储卡及其传输模式选择方法 | |
| CN101923505A (zh) | 外围组件互连快速插槽的测试系统及测试方法 | |
| CN109684258A (zh) | 一种信号处理装置及方法 | |
| CN103377161A (zh) | 主板及应用于该主板的数据处理方法 | |
| CN108255759A (zh) | Pci-e转接卡及数据处理系统 | |
| CN101013408A (zh) | 数据处理系统及数据处理方法 | |
| US8977198B2 (en) | Communication method between electronic appliances, and corresponding appliances | |
| KR20160004728A (ko) | 메모리 시스템 및 데이터 저장 장치 | |
| US20170133082A1 (en) | System and Method of Transferring Data over Available Pins | |
| US9237157B2 (en) | Data processing and storage device | |
| CN112527719B (zh) | 一种基于PCIe链路的JBOF连接方法、装置及系统 | |
| US11010661B2 (en) | Neural network chip, method of using neural network chip to implement de-convolution operation, electronic device, and computer readable storage medium | |
| CN211087100U (zh) | 一种NVMe SSD的硬盘转接板及NVMe SSD虚拟化系统 | |
| CN103049218A (zh) | 数据存储方法和控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Address after: Hangzhou City, Zhejiang province 311200 Xiaoshan District Road No. 66 Building No. 1 building 22 layer Huarui Center Applicant after: SAGE MICROELECTRONICS CORP. Address before: Hangzhou City, Zhejiang province 311202 Xiaoshan District Road No. 66 Building No. 1 building 22 layer Huarui Center Applicant before: Hangzhou Sage Microelectronics Technology Co., Ltd. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: HANGZHOU SAGE MICROELECTRONICS CO., LTD. TO: HANGZHOU SAGE MICROELECTRONICS, CORP. Free format text: CORRECT: ADDRESS; FROM: 311202 HANGZHOU, ZHEJIANG PROVINCE TO: 311200 HANGZHOU, ZHEJIANG PROVINCE |
|
| GR01 | Patent grant |