CN201918609U

CN201918609U - 连接器

Info

Publication number: CN201918609U
Application number: CN2010206099126U
Authority: CN
Inventors: 庄文菁; 彭圣文; 冯辉舜
Original assignee: Tyco Electronics Holdings Bermuda No 7 Ltd
Current assignee: Tyco Electronics Holdings Bermuda No 7 Ltd
Priority date: 2010-11-09
Filing date: 2010-11-09
Publication date: 2011-08-03
Anticipated expiration: 2020-11-09

Abstract

本实用新型公开了一种连接器，具有Slimline SATA连接器外型及基本结构，且具有传输PCIe信号的多个端子组，该传输PCIe信号的多个端子组包括高速信号传输接脚、低速信号传输接脚与电源信号传输接脚，所述电源信号传输接脚仅配合供传输SATA信号的接脚，以适配符合SATA传输协议的其它装置，所述电源信号传输接脚还仅配合供传输PCIe信号的接脚，以适配符合PCIe Gen2传输协议的其它装置；所述供传输PCIe信号的多个端子组中的低速信号传输接脚可以包括一个辅助电源接脚。本实用新型的优点在于在公知的Slimline SATA连接器的外型及基本结构上新设置一个可传输PCIe信号的端子组，以使该连接器可兼具符合SATA传输协议及PCIe Gen2传输协议的连接器，从而在不需转换连接器的情况下，可传输SATA信号或者PCIe信号。

Description

连接器

技术领域

本实用新型涉及一种连接器，尤其涉及一种可在两个电子组件间建立电连接的连接器，如插座连接器与插头连接器。

背景技术

计算机及计算机周边装置为有效进行数据传输均设置有不同通信协议标准的电连接器，因此不同通信协议标准的电连接器用以传输不同的信号，因此如果需要一种以上的传输信号时，常需要更换不同的连接器，造成使用者的不便。

在SATA国际协会在其2.6版标准中新发布的薄形串行高级技术附件规格(Slimline SATA)正是为了满足薄形笔记本计算机和薄形光驱的低构形要求而推出Slimline SATA的连接器，而另一种PCIe Gen2传输协议的连接器为用以传输高速信号所用的连接器，以上两个连接器为不同传输协议的连接器，因此如果要使用上述两种连接器，使用者需更换连接器，造成不便，而Slimline SATA的连接器具有特定的结构及尺寸，因此如何将二者合二为一，以解决使用者方便性的问题以及如何朝着多元化结构改良，实为本产业待需解决的问题。

实用新型内容

本实用新型的一方面提供一种在Slimline SATA连接器的外型及基本结构上新设置一个可传输PCIe信号的端子组，以使该连接器可兼具符合SATA传输协议及PCIe Gen2传输协议的连接器。

本实用新型的另一方面提供一种连接器，其具有Slimline SATA连接器外型及基本结构，且具有传输PCIe信号的多个端子组，该传输PCIe信号的多个端子组包括高速信号传输接脚、低速信号传输接脚与电源信号传输接脚，适配符合PCIe Gen2传输协议的其它输出/输入装置。

本实用新型的另一方面提供一种插座连接器与插头连接器，在不需转换连接器的情况下，可传输SATA信号或者PCIe信号。

根据本实用新型的一个实施例的连接器具有Slimline SATA连接器外型及基本结构，且具有传输PCIe信号的多个导电端子组，该传输PCIe信号的多个端子组包括高速信号端子组、低速信号端子组与电源信号端子组，适配符合PCIe Gen2传输协议的其它装置。

根据本实用新型一个实施例的连接器进一步包括一个传输SATA信号的多个端子组，且电源信号端子组仅配合供传输SATA信号的接脚，适配符合SATA传输协议的其它装置。

根据本实用新型的一个实施例的连接器进一步包括一个绝缘本体，该绝缘本体具有一个Slimline SATA造型插接口、两个L状舌部与多组端子槽以承置所述多个端子组，且电源信号端子组为符合SATA传输协议规范中电力传输部分的排列，并与低速信号端子组设置于绝缘本体内的两个相对侧壁的端子槽中，都呈两列交错配置，而高速信号端子组则设置于绝缘本体内的不相对于电源信号端子组的侧壁上的端子槽中，呈三列交错配置。

根据本实用新型的一个实施例，低速信号端子组中可以包括一个辅助电源接脚。

根据本实用新型的一个实施例，呈两列交错配置的低速信号端子组中可以包括一个辅助电源接脚。

根据本实用新型的一个实施例的连接器系组装在一个外部数据输入装置上，所述连接器包括一个绝缘本体，所述绝缘本体具有一个Slimline SATA造型对接口与多组端子槽以承置所述多个导电端子组，其中电源信号端子组为符合SATA传输协议规范中电力传输部分的排列，并与低速信号端子组设置于L状舌部的两个不同侧。

根据本实用新型的一个实施例，所述多个导电端子组中距离电源信号端子组最远的信号端子为一个接地接脚。

根据本实用新型的一个实施例，L状舌部上不同于高速信号端子组的侧面上的端子槽中设置有供传输SATA信号的接脚。

根据本实用新型的一个实施例，多个导电端子组中的每一个都具有一个接触部以及一个焊接部，所述高速信号端子组、低速信号端子组的焊接部以表面接合的方式固定在一个电路板上，而其它信号的接脚的焊接部则穿孔式地固定在所述电路板上。

根据本实用新型的一个实施例的一种插座连接器，包括：一个绝缘本体，具有至少一个Slimline SATA造型对接口，且在Slimline SATA造型对接口内上侧及下侧设有多组端子槽；以及多个导电端子组，其具有一个信号端子组及一个电源端子组，信号端子组及电源端子组分别设于多个端子槽的两个不同侧，且分别具有一个水平部与一个直立部，所述导电端子组的水平部被相应地收容于绝缘本体的多组端子槽中，其中信号端子组为一个第一导电端子组、一个第二导电端子组及一个第三导电端子组，而电源端子组为一个第四导电端子组，且第一导电端子组与第三导电端子组呈上下设置，而第二导电端子组与第四导电端子组呈上下设置，且第一导电端子组为11支接脚且间距为0.8mm，所述11支接脚的编号为1至11，而第二导电端子组为7支接脚且间距为0.8mm，所述7支接脚的编号为12至18，而第四导电端子组为6支接脚且间距为1mm，所述6支接脚的编号为P1至P6，且第一导电端子组、第二导电端子组及第四导电端子组用以传输PCIe信号。

根据本实用新型的一个实施例，第一导电端子组的11支接脚呈三列交错排列的配置，其中编号1、4、7、8、11为接地接脚，而编号2、3为参考频率的差动信号对接脚，编号5、6为数据线的传送端差动信号对接脚，编号9、10为数据线道的接收端差动信号对接脚，此编号1至11的接脚为提供高速信号传输接脚。

根据本实用新型的一个实施例，编号1、4、7、10的接脚置于距离第三导电端子组最远的一列设置，而编号2、5、8、11的接脚系置于距离第三导电端子组最近的一列设置，且编号2、5、8、11的接脚与第三导电端子组以及编号1、4、7、10的接脚交错设置，而编号3、6、9的接脚置于编号1、4、7、10与编号2、5、8、11的接脚之间，且与编号1、4、7、10及编号2、5、8、11的接脚交错设置。

根据本实用新型的一个实施例，第二导电端子组的7支接脚呈两列交错排列的配置，其中编号12为5伏特电源接脚，编号13为参考频率需求信号接脚，编号14为连结重新活动的信号接脚，编号15为基本重置接脚，编号16为系统管理总线数据接脚，编号17为系统管理总线频率接脚，编号18为热插拔存在的侦测，此编号12至18的接脚为提供低速与电源传输接脚。

根据本实用新型的一个实施例，编号13、15、17的接脚置于距离第四导电端子组最远的一列设置，而编号12、14、16、18的接脚置于距离第四导电端子组最近的一列设置，且编号12、14、16、18的接脚与编号13、15、17的接脚交错设置。

根据本实用新型的一个实施例的插座连接器进一步包括一个背盖，其具有多组端子槽，背盖连接绝缘本体，背盖的多组端子槽容置并覆盖所述导电端子组的直立部。

根据本实用新型的一个实施例，一组信号端子组在水平部与直立部之间设有一个斜边部，斜边部与水平部及直立部的夹角呈钝角，且背盖对应第一导电端子组的斜边部也设有一个斜角部。

根据本实用新型的一个实施例的一种插头连接器，可适配于上述插座连接器，所述插头连接器组装在一个外部数据输入装置上，所述插头连接器包括一个绝缘本体以及多个端子组，绝缘本体具有一个Slimline SATA造型插接口、至少一个L状舌部与多组端子槽以承置所述多个端子组，多个导电端子组具有信号端子组以及电源端子组，其中信号端子组和电源端子组分别设于L状舌部的两个不同侧，且电源端子组为符合SATA协议规范中电力传输部分的排列，而信号端子组则为符合PCIe协议规范中信号传输部分的排列，其中信号端子组为一个第五导电端子组、一个第六导电端子组及一个第七导电端子组，而电源端子组为一个第八导电端子组，且第五导电端子组为11支接脚且间距为0.8mm，所述11支接脚的编号为1至11，而第六导电端子组为7支接脚且间距为0.8mm，所述7支接脚的编号为12至18，而第八导电端子组为6支接脚且间距为1mm，所述6支接脚的编号为P1至P6，且第五导电端子组、第六导电端子组及第八导电端子组用以传输PCIe信号。

根据本实用新型的一个实施例，所述多个信号端子组中距离电源端子最远的导电端子为一个接地接脚。

根据本实用新型的一个实施例，多个端子组中的每一个都具有一个接触部以及一个焊接部，第五导电端子组和第六导电端子组的焊接部以表面接合的方式固定在一个电路板上，而第七导电端子组和第八导电端子组的焊接部则穿孔式地固定在所述电路板上。

附图说明

图1是显示本实用新型的第一实施例的连接器(包括插座与插头)的分解立体图；

图2A是显示本实用新型的第二实施例的插座连接器的分解立体图；

图2B是显示本实用新型的第二实施例的插座连接器的组合图；

图3是显示本实用新型的第二实施例的插座连接器的第一导电端子组与第二导电端子组的俯视图；

图4是显示本实用新型的第二实施例的插座连接器的侧视剖面图；

图5A是显示本实用新型的具有斜边部的第一导电端子组的平面形状示意图；

图5B是显示一般导电端子的平面形状示意图；

图6A是显示本实用新型的第三实施例的插座连接器的分解图立体图；

图6B是显示本实用新型的第三实施例的插座连接器的组合图；

图7是显示本实用新型的第三实施例的插座连接器的侧视剖面图；

图8是显示一种与本实用新型的一个实施例的插座连接器的第一导电端子组至第四导电端子组配合组接的一个电路板的示意图；

图9A是显示一种本实用新型的一个实施例的插头连接器的分解立体图；

图9B是显示图9A的本实用新型的一个实施例的插头连接器的组合立体图；

图9C是显示图9A的本实用新型的一个实施例的插头连接器不同视角的组合立体图；

图9D是显示图9A的本实用新型的一个实施例的插头连接器不同视角的组合立体图；

图10是显示一种本实用新型的实施例中若干导电端子组的立体分解图；

图11A是显示本实用新型的第三实施例的插座连接器与插头连接器组

图11B是显示本实用新型的第三实施例的插座连接器与插头连接器组接的组合图；

图12是显示一种与本实用新型的一个实施例的插头连接器的第五导电端子组至第八导电端子组配合组接的一个电路板的示意图；以及

图13是显示一种本实用新型的一个实施例的插座连接器与插头连接器最优化的仿真曲线图。

具体实施方式

虽然本实用新型将参阅含有本实用新型的优选实施例的所附附图予以充分描述，但在此描述之前应熟悉本领域的技术人员可修改本文中所描述的本实用新型，同时获悉本实用新型的功效。因此，须了解以上的描述对本领域的技术人员而言为一广泛的揭示，且其内容不在于限制本实用新型。

请参照图1，其显示本实用新型的第一实施例的连接器的分解立体图。本实用新型的连接器为具有Slimline SATA连接器外型及基本结构，且具有传输PCIe信号的多个导电端子组，传输PCIe信号的多个端子组包括高速信号端子组、低速信号端子组与电源信号端子组，适配符合PCIe Gen2传输协议的其它装置。

本实施例的连接器可以是一个插头连接器1或插座连接器2，如图1所示，本实用新型的插座连接器2及插头连接器1分别包括一个绝缘壳体5、16、具有传输PCIe信号的多个导电端子组以及一个背盖3、4，其中插座连接器2与插头连接器1的传输PCIe信号的多个导电端子组分别具有一个信号端子组和一个电源端子组，插座连接器2的信号端子组分别为：第一导电端子组6、第二导电端子组7，而电源端子组为第四导电端子组9；而插头连接器1的信号端子组分别为：第五导电端子组17、第六导电端子组18，而电源端子组为第八导电端子组20。

在本实施例中，第一导电端子组6和第五导电端子组17为高速信号端子组，而第二导电端子组7和第六导电端子组18为低速信号端子组。第一导电端子组6和第五导电端子组17分别具有11支接脚，且各个导电端子间的横向间距为0.8mm，而第二导电端子组7和第六导电端子组18分别具有7 支接脚，且各个导电端子间的横向间距也为0.8mm，而第四导电端子组9和第八导电端子组20分别具有6支接脚，且各个导电端子间的横向间距为1mm。

第二导电端子组7和第四导电端子组9呈上下设置，而第一导电端子组6则置于第二导电端子组7的一个侧边并与第二导电端子组7平行排列，而第六导电端子组18与第八导电端子组20也呈上下设置，而第五导电端子组17则置于第六导电端子组18的一个侧边并与第六导电端子组18平行排列。

插座连接器2的绝缘本体5具有两个Slimline SATA造型对接口10，这两个Slimline SATA造型对接口10呈现L形并且水平排列，且绝缘本体5以及背盖4对应第一导电端子组6、第二导电端子组7及第四导电端子组9分别设有多组端子槽11。另外，插头连接器1的绝缘壳体16具有一个Slimline SATA造型插接口21、两个L状舌部22与多组端子槽23以承置第五导电端子组17、第六导电端子组18及第八导电端子组20。

另外，本实用新型的连接器也兼具传输SATA信号的多个端子组，且电源信号传输接脚仅配合供传输SATA信号的接脚，适配符合SATA传输协议的其它装置。参照图2A，其显示本实用新型的第二实施例的插座连接器的分解立体图。本实用新型的插座连接器2包括一个绝缘本体5、多个导电端子组以及一个背盖4，其中多个导电端子组具有一个信号端子组及一个电源端子组，该信号端子组分别为：第一导电端子组6、第二导电端子组7、第三导电端子组8，而电源端子组为第四导电端子组9。

继续参照图2A并配合参考图2B，其显示本实用新型的第二实施例的插座连接器的组合图。绝缘本体5具有两个Slimline SATA造型对接口10，这两个Slimline SATA造型对接口10呈现L形并且水平排列，且绝缘本体5以及背盖4对应这些导电端子组分别设有多组端子槽11，而这些导电端子组6、7、8、9分别具有一个水平部101与一个直立部102，且第一导电端子组6的部分导电端子具有一个斜边部103，该斜边部103介于水平部101与直立部102之间，且斜边部103与水平部101及直立部102的夹角都呈钝角，而这些导电端子组6、7、8、9的水平部101被收容在绝缘本体5的端子槽11内，而这些导电端子组6、7、8、9的直立部102则穿过背盖4的多个端子组11，以使背盖4与绝缘本体5结合，如图1B所示。

请参照图3，其显示本实用新型的第二实施例的插座连接器的第一导电端子组与第二导电端子组的俯视图。在本实施例中，第一导电端子组6、第二导电端子组7及第四导电端子组9为用以传输PCIe信号的接脚，其中第一导电端子组6的各个导电端子间的横向间距为0.8mm，且第二导电端子组7的各个导电端子间的横向间距也为0.8mm，而第一导电端子组6与第二导电端子组7间的纵向间距则为1.2mm，而第四导电端子组9的各个导电端子间的横向间距为1mm。而第三导电端子组8及第四导电端子组9用以传输SATA信号，其中第三导电端子组8的各个导电端子间的横向间距为1.27mm，而第四导电端子组9的各个导电端子间的横向间距为1mm。

在本实施例中，本实用新型的第一导电端子组6具有11支接脚，而第二导电端子组7具有7支接脚，而第三导电端子组8具有7支接脚，第四导电端子组9具有6支接脚，且第一导电端子组6与第三导电端子组8呈上下设置，而第二导电端子组7与第四导电端子组9呈上下设置。

请参照图4，其显示本实用新型的第二实施例的插座连接器的侧视剖面图。本实用新型的第一导电端子组6及第二导电端子组7的水平部101被收容在绝缘本体5的多组端子槽11内，而第一导电端子组6及第二导电端子组7的直立部102则穿透背盖4的多组端子槽11的槽孔，而使大部分的直立部102收容在背盖4的多组端子槽11内，且背盖4的多个端子组11为配合斜边部103也设有一个斜角部12，以使第一导电端子组6与背盖4组接时，多组端子槽11覆盖直立部102及斜边部103，以使本实用新型的插座连接器2的阻抗可与85欧姆PCIe Gen2的系统阻抗达到良好的阻抗匹配。

请参照图5，其显示本实用新型的一个实施例的第一导电端子组6的斜边部103的设计，本实用新型的一个实施例的插座连接器2在无法改变插座连接器2的接脚的高度，又需要缩短端子的距离，以符合高速信号需求的情况下进行的设计，如图5A所示，本实用新型的一个实施例具有斜边部103的第一导电端子组6的水平部101、斜边部103以及直立部102的长度分别为L3、L4及L5，因此导电端子6的总长度为L3+L4+L5，与一般仅有水平部501及直立部502的导电端子50相比较，如图5B所示，其水平部501以及直立部502的长度分别为L1及L2，因此一般导电端子50的总长度为L1+L2，当L1＝D1，L2＝D2时，L3+L4+L5＜L1+L2(在三角形中，任意两边的长度和会大于第三边的长度)。因此，本实用新型的一个实施例的斜边部确实缩短端子的距离，以提升高速传输信号的质量。

请参照图6A及图6B，其显示本实用新型的第三实施例的插座连接器的分解图及组合图。本实施例的结构大致与第二图的实施例相同，不同之处在于，第一导电端子组6’仅具有水平部101’与直立部102’，且本实施例的第一导电端子组6’的端子短于本实用新型的第二图的实施例的第一导电端子组6的端子，因此，本实施例的端子高度也符合高频需求，且同时提升高速传输信号的质量。

请配合参照图7，其显示本实用新型的第三实施例的插座连接器的侧视剖面图。在本实施例中，本实用新型的第一导电端子组6’及第二导电端子组7’的水平部101’被收容在绝缘本体5’的多组端子槽11’内，而第一导电端子组6’及第二导电端子组7’的直立部102’则穿透背盖4’的多组端子槽11’的槽孔，而使大部分的直立部102’收容在背盖4’的多组端子槽11’内，所述多组端子槽11’覆盖直立部102’及斜边部103’，以使本实用新型的插座连接器2’的阻抗可与85欧姆PCIe Gen2的系统阻抗达到良好的阻抗匹配。

请参照图8，其显示一种与本实用新型的一个实施例的插座连接器的第一导电端子组至第四导电端子组配合组接的一个电路板的示意图，另外，为了便于说明，图中仅显示电路板的仰视图。电路板具有对应第一导电端子组6至第四导电端子组9的第一接点组32、第二接点组33、第三接点组34及第四接点组35，其中第一接点组32具有11个接点，并且与插座连接器2的第一导电端子组6相对应，第一接点组32的横向间距为0.8mm，而纵向间距为1.2mm。第二接点组33具有7个接点，并且与插座连接器2的第二导电端子组7相对应，第二接点组的间距为0.8mm。而第三接点组34具有7个接点，并且与插座连接器2的第三导电端子组8相对应，第三接点组的间距为1.27mm(如图中S3接点与S4接点所示)。第四接点组35具有6个接点，并且与插座连接器2的第四导电端子组9相对应，第四接点组35的间距为1mm(如图中P4接点与P5接点所示)。

另外，在本实施例中，第一导电端子组6具有编号1至11的接脚，其中编号1、4、7、8、11为接地接脚，而编号2、3为参考频率的差动信号对接脚，编号5、6为数据线的传送端差动信号对接脚，编号9、10为数据线道的接收端差动信号对接脚，此编号1至11的接脚为提供高速信号传输接脚，且其编号1至11的接脚呈三列交错排列的配置方式设置，编号1、4、7、10的接脚系置于距离第三导电端子组最远的一列设置，而编号2、5、8、11的接脚系置于距离第三导电端子组最近的一列设置，且编号2、5、8、11的接脚与第三导电端子组以及编号1、4、7、10的接脚交错设置，而编号3、6、9的接脚置于编号1、4、7、10与编号2、5、8、11的接脚之间，且与编号1、4、7、10及编号2、5、8、11的接脚交错设置。

而第二导电端子组7具有编号12至18的接脚，其中编号12为5伏特电源接脚为一个辅助电源接脚，编号13为参考频率需求信号接脚，编号14为连结重新活动的信号接脚，编号15为基本重置接脚，编号16为系统管理总线数据接脚，编号17为系统管理总线频率接脚，编号18为热插拔存在的侦测，此编号12至18的接脚为提供低速信号传输接脚及电源传输接脚，且其编号12至18的接脚呈两列交错排列的配置方式设置，编号13、15、17的接脚置于距离第四导电端子组最远的一列设置，而编号12、14、16、18的接脚置于距离第四导电端子组最近的一列设置，且编号12、14、16、18的接脚与编号13、15、17的接脚交错设置。

而第三导电端子组8置于第一导电端子组6的下方设有S1至S7的接脚，而第四导电端子组9置于第二导电端子组7的下方设有P1至P6的接脚，其中P2与P3为电源接脚，因此所述多个导电端子组中距离电源信号端子最远的导电端子组为一个接地接脚(第一导电端子组的编号1的接脚)，其余接脚都为本领域的技术人员所熟知，在此不再赘述。

电源信号端子(第四导电端子组9)为符合SATA传输协议规范中电力传输部分的排列，并与低速信号端子组(第二导电端子组7)设置于绝缘本体5内的两个相对侧壁的端子槽11中，都呈两列交错配置，而高速信号端子组(第一导电端子组6)则设置于绝缘本体5内的不相对于电源信号端子组的侧壁上的端子槽11中，呈三列交错配置。

通过上述第一导电端子组6与第二导电端子组7所配置接脚，配合原来SATA信号接脚的电源接脚，即编号P2及P3，以使组成本实用新型PCIe信号的接脚。

而本实用新型的一个实施例的第一导电端子组6的两对差动对信号接脚(编号5、6、9、10)及两个接地信号接脚(编号7、8)，其中编号5、6的差动对信号接脚配合与电路板上PETX+接点及PETX-接点连接，而另外的编号9、10的差动对信号接脚则配合与PERX接点及PERX-接点连接，而在PETX与PERX之间设有两个接地接点，其配合第一导电端子组6的两个接地信号接脚(编号7、8)连接，用以降低两对差动对信号近端噪声干扰的问题。

请参照图9A至图9C，本实用新型的一个实施例进一步包括一个插头连接器1，组装于一个外部数据输入装置(图未示)上，插头连接器1也包括一个绝缘本体16、多个导电端子组及一个背盖3，其中多个导电端子组具有一个信号端子组及一个电源端子组，该信号端子组分别为：第五导电端子组17、第六导电端子组18、第七导电端子组19，而电源端子组为第八导电端子组20。绝缘本体16具有一个Slimline SATA造型插接口21、两个L状舌部22与多组端子槽23以承置多个导电端子组，其中信号端子组的第五导电端子组17为一个高速信号端子组，而第六导电端子组18为一个低速信号端子组，而第七导电端子组19为SATA信号端子组。

请参照图10，其显示一种本实用新型的这些导电端子组17、18、19、20的立体分解图。若干导电端子组17、18、19、20分别具有一个接触部104、一个焊接部105以及一个连接于接触部104与焊接部105的弯折部106。其中所述导电端子组17、18的接触部104被收容于L状舌部22的上侧面的多组端子槽23内，而所述导电端子组19、20的接触部104被收容于L状舌部22的下侧面的多组端子槽23内，因此信号端子组(第五导电端子组17、第六导电端子组18、第七导电端子组19)和电源端子组(第八导电端子组20)分别设于L状舌部22的两个不同侧，即第五导电端子组(高速信号端子组)置于一个L状舌部的上侧面的多个端子槽内，而第七导电端子槽(SATA信号端子组)则置于不同高速信号端子组的L状舌部22的下侧面的多组端子槽23中，而第六导电端子组(低速信号端子组)则置于另一个L状舌部的上侧面的多个端子槽内，而第八导电端子组(电源端子组)则置于不同于低速信号端子组的L状舌部22的下侧面的多组端子槽23中，且电源端子组为符合SATA协议规范中电力传输部分的排列，而信号端子组则为符合PCIe协议规范中信号传输部分的排列。背盖3连接绝缘本体16，背盖3具有多组端子槽24以容置并包覆这些导电端子组17、18、19、20的弯折部106。

请继续参照图9及图10，在本实施例中，第五导电端子组17、第六导电端子组18及第八导电端子组20为用以传输PCIe信号的接脚，其中第五导电端子组17及第六导电端子组18间的各个导电端子间的横向间距为0.8mm，而第八导电端子组20的各个导电端子间的横向间距为1mm。而第七导电端子组19及第八导电端子组20用以传输SATA信号，其中第七导电端子组19的各个导电端子间的横向间距为1.27mm，而第八导电端子组20的各个导电端子间的横向间距为1mm。

在本实施例中，本实用新型的第五导电端子组17具有11支接脚，第五导电端子组17的11支接脚为高速信号传输接脚，且此11支接脚的名称及作用与第一导电端子组6的接脚相同，在此不再赘述。而第六导电端子组18具有7支接脚，第六导电端子组18的7支接脚为低速信号传输接脚，且此7支接脚的名称及作用与第二导电端子组7的接脚相同，在此不再赘述。而第七导电端子组19为7支接脚，第七导电端子组19的7支接脚为SATA信号传输接脚，而第八导电端子组20为6支接脚，该第八导电端子组20的6支接脚为电源信号传输接脚，此6支接脚的名称及作用与第四导电端子组9的接脚相同，在此不再赘述，且所述多个端子组中距离电源信号端子组最远的端子为一个接地接脚。

请参照图11A与图11B，其显示本实用新型的第三实施例的插座连接器与插头连接器组接的分解图及组合图。当插头连接器1与插座连接器2彼此接合时，插座连接器2的前端被收容在插头连接器1的Slimline SATA造型插接口21内，且L状舌部22被收容在Slimline SATA造型对接口10内，以使插头连接器1的这些导电端子组17、18、19、20分别与插座连接器2的这些导电端子组6、7、8、9相对应地接合，并且接触部104与水平部101电连接。

图12是显示一种与实用新型的一个实施例的插头连接器1的第五导电端子组至第八导电端子组配合组接的一个电路板的示意图，另外，为了便于说明，图中仅显示该电路板的仰视图。电路板设有对应第五导电端子组17(高速信号传输接脚)及第六导电端子组18(低速信号传输接脚)中的一个的表面黏着技术(Surface Mount Technology，SMT)的第五接点组42及第六接点组43，第五接点组42具有11个接点，并且与插头连接器1的第五导电端子组17相对应，第五接点组42的横向间距为0.8mm。第六接点组43具有7个接点，并且与插头连接器1的第六导电端子组18相对应，第六接点组43的间距为0.8mm，其中所述多个端子组中的每一个都具有一个接触部104以及一个焊接部105，高速信号传输接脚、低速信号传输接脚的焊接部105以表面接合(SMT)的方式固定在电路板上。而电路板设有对应第七导电端子组19及第八导电端子组20中的一个穿孔式连接技术(Through Hole)的第七接点组44及第八接点组15，第七导电端子组19及第八导电端子组20的焊接部105则穿孔式地固定在电路板上。本实用新型的一个实施例的插头连接器1应用此种混合式的footprint(SMT & Through Hole)在插头连接器1设计上，让第五导电端子组17和第六导电端子组18采用SMT的设计，则是要减少同一差动对间的时间延迟(Intra-Pair Skew)，进而符合PCIe Gen2协会规范的连接器高频特性需求。

本实用新型的一个实施例的插座连接器及插头连接器为在原Slimline SATA连接器的结构上额外增设一个符合传输PCIe信号的端子组，以使本实用新型的一个实施例的插座连接器及插头连接器可同时符合SATA传输协议及PCIe Gen2传输协议的连接器，且通过本实用新型的一个实施例的插座连接器的第一导电端子组、第二导电端子组及插头连接器的第五导电端子组、第六导电端子组的横向间距设为0.8mm，而第一导电端子组与第二导电端子组间的纵向间距减少为1.2mm，且本实用新型的一个实施例的插头连接器使用混合式的footprint(SMT & Through Hole)，以减少同一差动对间的时间延迟(Intra-Pair Skew)，并且为插座和插头连接器额外增加一个背盖来覆盖大部分导电端子组的直立部，从而使得此连接器的差动阻抗可与85欧姆PCIe Gen2的系统差动阻抗达到良好的阻抗匹配，并使共振频率朝向更高频率移动，且符合PCIe Gen2传输协议对信号衰减的要求，如图13所示，以使本实用新型的一个实施例的插座连接器及插头连接器符合SATA传输协议及PCIe Gen2传输协议的连接器之外，更达到最佳化的设计。

本实用新型的一个实施例的连接器的优点在于：

1.以Slimline SATA连接器外型及接口，传输PCIe信号，并适配符合PCIe Gen2传输协议的其它装置。

2.连接器还兼具传输SATA信号的多个端子组，且以传输PCIe信号的多个端子组中的电源信号传输接脚仅配合供传输SATA信号的多个端子组，适配符合SATA传输协议的其它装置。

3.在电连接器有限的宽度与高度的限制空间下，导电端子减少总长度而提升高速信号传输的质量，本实用新型的一个实施例的插座连接器的某一个导电端子组则是在水平部与直立部之间设有斜边部以减少该导电端子组的总长度。

在详细说明本实用新型的优选实施例之后，本领域的技术人员可清楚的了解，在不脱离下述权利要求范围与精神下可进行各种变化与改变，且本实用新型也不受限于说明书中所举实施例的实施方式。应注意，措词“包括”不排除其它元件或步骤，措词“一”或“一个”不排除多个。另外，权利要求的任何元件标号不应理解为限制本实用新型的范围。

Claims

1.一种连接器，具有Slimline SATA连接器外型及基本结构，且特征在于，所述连接器具有传输PCIe信号的多个导电端子组，所述传输PCIe信号的多个导电端子组包括高速信号端子组、低速信号端子组与电源信号端子组，适配符合PCIe Gen2传输协议的其它装置。

2.如权利要求1所述的连接器，其特征在于，进一步包括一个传输SATA信号的多个导电端子组，且所述电源信号端子组仅配合供传输SATA信号的接脚，适配符合SATA传输协议的其它装置。

3.如权利要求1或2所述的连接器，其特征在于，进一步包括一个绝缘本体，所述绝缘本体具有一个Slimline SATA造型对接口与多组端子槽以承置所述多个导电端子组，且所述电源信号端子组为符合所述SATA传输协议规范中电力传输部分的排列，并与所述低速信号端子组设置于所述绝缘本体内的两个相对侧壁的端子槽中，都呈两列交错配置，而所述高速信号端子组则设置于所述绝缘本体内的不相对于所述电源信号端子组的侧壁上的端子槽中，呈三列交错配置。

4.如权利要求3所述的连接器，其特征在于，所述低速信号端子组中能够包括一个辅助电源接脚。

5.如权利要求3所述的连接器，其特征在于，所述呈两列交错配置的所述低速信号端子组中能够包括一个辅助电源接脚。

6.如权利要求1或2所述的连接器，其特征在于，所述连接器组装在一个外部数据输入装置上，所述连接器包括一个绝缘本体，所述绝缘本体具有一个Slimline SATA造型插接口、两个L状舌部与多组端子槽以承置所述多个导电端子组，其中所述电源信号端子组为符合所述SATA传输协议规范中电力传输部分的排列，并与所述低速信号端子组设置于所述L状舌部的两个不同侧。

7.如权利要求6所述的连接器，其特征在于，所述多个导电端子组中距离所述电源信号端子组最远的导电端子为一个接地接脚。

8.如权利要求6所述的连接器，其特征在于，所述L状舌部上不同于所述高速信号端子组的侧面上的端子槽中设置有供传输SATA信号的接脚。

9.如权利要求6所述的连接器，其特征在于，所述低速信号端子组中能够包括一个辅助电源接脚。

10.如权利要求6所述的连接器，其特征在于，所述多个导电端子组中的每一个都具有一个接触部以及一个焊接部，所述高速信号端子组、所述低速信号端子组的焊接部以表面接合的方式固定在一个电路板上，而其它信号的接脚的焊接部则穿孔式地固定在所述电路板上。

11.一种插座连接器，包括：一个绝缘本体，其具有至少一个SlimlineSATA造型对接口，且在所述Slimline SATA造型对接口内上侧及下侧设有多组端子槽；以及多个导电端子组，其具有一个信号端子组及一个电源端子组，所述信号端子组及所述电源端子组分别设于所述多个端子槽的两个不同侧，且分别具有一个水平部与一个直立部，所述导电端子组的水平部被相应地收容在所述绝缘本体的多组端子槽中，其特征在于，所述信号端子组为一个第一导电端子组、一个第二导电端子组及一个第三导电端子组，而所述电源端子组为一个第四导电端子组，且所述第一导电端子组与所述第三导电端子组呈上下设置，而所述第二导电端子组与所述第四导电端子组呈上下设置，且所述第一导电端子组为11支接脚且间距为0.8mm，所述11支接脚的编号为1至11，而所述第二导电端子组为7支接脚，且间距为0.8mm，所述7支接脚的编号为12至18，而所述第四导电端子组为6支接脚且间距为1mm，所述6支接脚的编号为P1至P6，且所述第一导电端子组、所述第二导电端子组及所述第四导电端子组用以传输PCIe信号。

12.如权利要求11所述的插座连接器，其特征在于，所述第一导电端子组的11支接脚呈三列交错排列的配置，其中编号1、4、7、8、11为接地接脚，而编号2、3为参考频率的差动信号对接脚，编号5、6为数据线的传送端差动信号对接脚，编号9、10为数据线道的接收端差动信号对接脚，此编号1至11的接脚为提供高速信号传输接脚。

13.如权利要求12所述的插座连接器，其特征在于，编号1、4、7、10的接脚置于距离所述第三导电端子组最远的一列设置，而编号2、5、8、11的接脚置于距离所述第三导电端子组最近的一列设置，且编号2、5、8、11的接脚与第三导电端子组以及编号1、4、7、10的接脚交错设置，而编号3、6、9的接脚置于编号1、4、7、10与编号2、5、8、11的接脚之间，且与编号1、4、7、10及编号2、5、8、11的接脚交错设置。

14.如权利要求11所述的插座连接器，其特征在于，所述第二导电端子组的7支接脚呈两列交错排列的配置，其中编号12为5伏特电源接脚，编号13为参考频率需求信号接脚，编号14为连结重新活动的信号接脚，编号15为基本重置接脚，编号16为系统管理总线数据接脚，编号17为系统管理总线频率接脚，编号18为热插拔存在的侦测，编号12至18的接脚为提供低速与电源传输接脚。

15.如权利要求14所述的插座连接器，其特征在于，编号13、15、17的接脚置于距离所述第四导电端子组最远的一列设置，而编号12、14、16、18的接脚系置于距离所述第四导电端子组最近的一列设置，且编号12、14、16、18的接脚与编号13、15、17的接脚交错设置。

16.如权利要求11所述的插座连接器，进一步包括一个背盖，其具有多组端子槽，所述背盖连接所述绝缘本体，所述背盖的多组端子槽容置并覆盖所述导电端子组的直立部。

17.如权利要求16所述的插座连接器，其特征在于，一组所述信号端子组在所述水平部与所述直立部之间设有一个斜边部，所述斜边部与所述水平部及所述直立部的夹角呈钝角，且该背盖对应所述第一导电端子组的斜边部也设有一个斜角部。

18.一种插头连接器，可适配于如权利要求11所述的插座连接器，所述插头连接器组装在一个外部数据输入装置上，所述插头连接器包括一个绝缘本体以及多个端子组，所述绝缘本体具有一个Slimline SATA造型插接口、至少一个L状舌部与多组端子槽以承置所述多个端子组，所述多个端子组具有信号端子组以及电源端子组，其特征在于：所述信号端子组和所述电源端子组分别设于所述L状舌部的两个不同侧，且所述电源端子组为符合SATA协议规范中电力传输部分的排列，而所述信号端子组则为符合PCIe协议规范中信号传输部分的排列，其中所述信号端子组为一个第五导电端子组、一个第六导电端子组及一个第七导电端子组，而所述电源端子组为一个第八导电端子组，且所述第五导电端子组为11支接脚且间距为0.8mm，所述11支接脚编号为1至11，而所述第六导电端子组为7支接脚且间距为0.8mm，所述7支接脚编号为12至18，而所述第八导电端子组为6支接脚且间距为1mm，所述6支接脚编号为P1至P6，且所述第五导电端子组、所述第六导电端子组及所述第八导电端子组用以传输PCIe信号。

19.如权利要求18所述的插头连接器，其特征在于，所述多个信号端子组中距离所述电源信号端子最远的信号端子为一个接地接脚。

20.如权利要求18所述的插头连接器，其特征在于，所述多个导电端子组中的每一个都具有一个接触部以及一个焊接部，所述第五导电端子组和所述第六导电端子组的焊接部以表面接合的方式式固定在一个电路板上，而所述第七导电端子组和所述第八导电端子组的焊接部则穿孔式地固定在所述电路板上。