CN101416166A - 具有动态终端的存储系统 - Google Patents

具有动态终端的存储系统 Download PDF

Info

Publication number
CN101416166A
CN101416166A CNA2007800124407A CN200780012440A CN101416166A CN 101416166 A CN101416166 A CN 101416166A CN A2007800124407 A CNA2007800124407 A CN A2007800124407A CN 200780012440 A CN200780012440 A CN 200780012440A CN 101416166 A CN101416166 A CN 101416166A
Authority
CN
China
Prior art keywords
storage agent
impedance
memory device
terminal
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800124407A
Other languages
English (en)
Inventor
H·奥伊
H·费米
C·科克斯
G·维尔吉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101416166A publication Critical patent/CN101416166A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

可动态选择存储代理的终端阻抗。可用在第一存储代理的第一阻抗和在第二存储代理的不同的阻抗同时终结传输线。存储代理可具有带至少两个终端值的终结器和用于动态选择终端值的逻辑。还描述了其他实施例并要求其权利。

Description

具有动态终端的存储系统
背景技术
图1示出具有主板集成终端方案的存储系统的现有技术原理图。图1的系统包括存储控制器10、动态随机存取存储器(DRAM)模块12和14以及安装在主板上的终端电阻18。传输总线16将存储控制器10与DRAM 12和14耦合。DRAM模块12处于活动模式(即，它当前正在被存储控制器10读取或写入)；另一DRAM模块14处于非活动模式。活动的DRAM 12通过总线16接收来自存储控制器10的信号并且该模块设置在低阻抗(Lo-Z)以接收信号。在非活动的DRAM 14没有信号接收；因此非活动的DRAM设置在高阻抗(Hi-Z)。来自总线的信号到达主板终端阻抗18并被它吸收，因此不反射回来。然而，因为信号路径的末端(如14所示)缺少合适的终端阻抗，非活动的DRAM 14接收的信号的一部分反射回总线。该反射的信号沿着总线传播并到达活动的DRAM 12，由此给在DRAM 12接收的信号加入噪声。主板集成终端方案已经使用在双倍数据速率同步动态RAM(DDR SDRAM)存储技术中。
图2示出另一现有技术的终端方案，其中终端电阻嵌入在存储模块本身中。此类终端方案称为片上终端(ODT)而且已经使用在双倍数据速率2同步动态RAM(DDR2 SDRAM)技术中。图2的系统包括存储控制器10、处于活动模式的SDRAM 12、处于非活动模式的SDRAM 14和安装在存储模块本身中的终端阻抗20。取决于存储模块的状态而接通或断开终端阻抗20。当存储模块处于活动模式(读或写模式)时，断开终端阻抗。当处于非活动模式时，接通该阻抗以确保在非活动的SDRAM中信号的有效终结，从而使得没有信号从非活动的SDRAM反射。图2示出接通处于非活动模式的14的终端阻抗，从而确保没有信号反射。这样得到比图1的主板终端方案更好的信号质量，而且还消除了主板中的一些扭曲(wring)，从而方便了系统设计而且使得存储子系统的布局更有效。
图3更详细地示出用于DDR2 SDRAM的ODT终端方案。图3的系统包括耦合到传输总线34的DDR2 SDRAM存储模块30。输入缓冲器38接收来自总线的输入，输入缓冲器38的输出端连接到ODT终结器32。终结器32的输出端连接到SDRAM的DQ引脚54。ODT32包括通过一对开关44连接在38的输出端和一组终端点(VDDQ和VSSQ)之间的一对阻抗40(每个具有值2Z1)。注意44包括两个开关，它们总是同时接通或断开。ODT 32还包括通过一对开关46连接到电源(supply)的另一对阻抗42(每个具有值2Z2)。开关44和46由ODT控制器50控制，而ODT控制器50又从ODT引脚52得到所要求的控制值。当44或46接通时，以某一阻抗值终结SDRAM且这种状况称为ODT“开”。当开关44接通时，以Z1值的阻抗终结SDRAM。当开关46接通时，终端阻抗是Z2。当44和46都断开时，ODT处在“关”状态下。因此，在ODT关状态下，ODT 32不终结来自38的输出端的信号并且这些信号传输到SDRAM的DQ引脚54。
图4示出用于DDR2 SDRAM中的ODT的现有技术的控制方案。由通过ODT引脚52输入到ODT 32的扩展模式寄存器设置(EMRS)的两位(A6和A2)来确定图3的开关44和46之间的选择。这两位能够用来选择“不选择ODT”、“选择ODT(75Ω)”、“选择ODT(150Ω)”或者“选择ODT(50Ω)”。一旦设置了ODT的阻抗值，该设置便保留直到输入另一设置或者断开电源。然而，在DDR2技术中，ODT终端阻抗值的改变要求空闲总线时间。而且，一旦为ODT开状态选择了终端阻抗值(75Ω、150Ω或者50Ω)，无论何时ODT设置为开，该终端值都保持不变。因此，在正常操作中，ODT仅能启用或禁用终端，而在开状态时不改变终端阻抗值，除非当在扩展模式寄存器中改变设置时。
图5示出现有技术的具有用于DDR2 SDRAM中的ODT的存储系统的操作。此处，存储控制器耦合到两个双列直插存储模块(DIMM)。这些DIMM具有2R/1R配置，也就是说，第一模块有两列存储设备，而第二模块有一列。已设置ODT引脚使得终端阻抗或以20Ω的终端阻抗处于开状态或处于关状态(以∞表示，即本质上无穷大的终端阻抗或未终结的)。DIMM 2没有第二列存储设备(N/A)。
图5的最上面一行示出对于对DIMM 1的列1的写命令所选择的终端阻抗。传输写数据到模块的控制器是未终结的。阴影单元格代表活动的DIMM/列。无论何时DIMM/列在活动状态下，ODT终端设置为关(∞)。非活动的DIMM/列或处在关状态(∞)下，或处在开状态(20Ω的终端阻抗)下以最小化任何信号反射。
附图说明
图1示出现有技术的具有主板终端的存储系统。
图2示出现有技术的具有片上终端(ODT)的存储系统。
图3示出现有技术的ODT电路。
图4示出现有技术的用于ODT的控制方案。
图5示出现有技术的具有ODT的存储系统的操作。
图6示出根据本发明的一些发明原理的存储系统的实施例。
图7示出根据本发明的一些发明原理的存储代理的实施例。
图8示出根据本发明的一些发明原理的存储系统的另一实施例的操作。
具体实施方式
图6示出根据本发明的一些发明原理的存储系统的实施例。传输线106将第一存储代理100和第二存储代理102耦合到第三存储代理104。可用在第一存储代理的第一阻抗108和在第二存储代理的基本上不同的第二阻抗110同时终结传输线。例如，在写操作过程中，第三存储代理可能需要传输数据到第一存储代理。在此操作过程中，第一存储代理是活动的而第二存储代理是非活动的。第三存储代理传输信号，该信号在传输线上传播到第一存储代理和第二存储代理。可选定终端阻抗以使得在第一存储代理处接收的信号功率多于在第二存储代理处接收的信号功率。优选地，第一阻抗Z1的值匹配传输线以使得最大化到第一代理的功率传送，并且设置第二阻抗Z2的值为恰当的低值以使得反射信号以及最小化到第二代理的功率传送。
在一个实施例中，可在存储代理的活动/非活动状态、命令的类型(读/写)等等变化之间动态选择传输阻抗Z1和Z2。例如，如果上述的对第一存储代理100的写操作后跟随对第二存储代理的写，在这些紧接的写操作之间可切换Z1和Z2的值以使得在第一代理(现在是非活动的)的Z1反射信号，而在第二代理(现在是活动的)的Z2吸收信号。在具有多列存储设备的实施例中，对于不同列也可动态选择传输阻抗。
图7示出根据本发明的一些发明原理的存储代理的实施例。存储代理112包括存储核心114、具有至少两个有限终端值的终结器116和用于动态选择可呈现于传输线120的终端值的逻辑118。在一个实施例中，存储代理可为核心、终结器和逻辑制造在单个半导体芯片上的存储设备。在另一实施例中，存储代理可为存储模块，其中存储核心位于安装在该模块上的存储设备上。
根据存储代理的活动/非活动状态、命令的类型(读/写)等等可动态改变所选择的终端值。在具有多列存储设备的实施例中，对于不同列也可动态选择传输阻抗。
图8示出根据本发明的一些发明原理的存储系统的另一实施例的操作。在此例中，一个存储代理是存储控制器，而两个代理是模块，具体而言，是双列直插存储模块(DIMM)。这些DIMM具有2R/1R配置，也就是说，第一模块有两列存储设备，而第二模块有一列。存储控制器和模块通过存储通道相连接，该存储通道具有与DDR2相似的总线结构和信令，但具有根据本发明的一些发明原理的动态终端。对于本例，假设终结器是位于存储设备中的片上终结器，且对于工作在1333Mts的系统，终端阻抗可为20Ω和120Ω的电阻。
图8的最上面一行示出对于对DIMM 1的列1的写命令所选择的终端阻抗。图8中的阴影单元格代表活动的DIMM/列。传输写数据到模块的控制器是未终结的，以符号∞表示(本质上无穷大的阻抗或“关”状态)。为活动设备即DIMM 1上的列1存储设备选择120Ω的终端阻抗。在DIMM 1上的列2存储设备是非活动的和未终结的。为DIMM 2上的非活动的列1存储设备选择20Ω的终端阻抗。DIMM 2没有第二列存储设备(N/A)。这种对终端阻抗的选择可使得传输到活动的设备的信号功率多于传输到任何非活动的设备的信号功率。根据存储通道传输线、片上终端电路、模块连接器、工作速度等等的实现详情，活动设备的终端阻抗(120Ω)可匹配传输线以最大化到活动设备的功率传送，同时选定非活动设备的终端阻抗(20Ω)以反射大部分功率以及最小化到非活动设备的信号传送。
图8的接下来两行示出对于对DIMM 1的列2和DIMM 2的列1的写命令的终端阻抗的选择。底下三行示出对于对活动的DIMM和存储设备的列的所有三种组合的读命令的终端阻抗的选择。
对比在图5中示出的现有技术的系统，图8的实施例可使得能够用在不同的存储代理的两个不同的阻抗同时终结传输线。此外，本发明的一些发明原理可使得能够在读/写、活动/非活动状态之间动态改变终端阻抗，而现有技术的系统仅能启用或禁用终端，而不改变终端值，除非例如在改变扩展模式寄存器的过程中。
图9示出根据本发明的一些发明原理的存储系统的另一实施例的操作。图9的例子中的系统相似于图8的实施例，但具有1R/2R配置；也就是说，第一模块有一列存储设备，而第二模块有两列。图10和11示出根据本发明的一些发明原理的存储系统的另两个实施例的操作，这次分别具有2R/2R和1R/1R配置。
可在不背离一些本发明原理的前提下在布置和细节方面修改本文所述的实施例。例如，已经描述了具有特定数量的模块、存储设备、列、工作速度、终端阻抗和电阻等的实施例，但本发明原理并不限于这些细节。终结器描述为具有不同的终端值，但不一定需要在离散值之间切换它们。可用硬件、软件或者硬件与软件的组合实现逻辑。作为更进一步的例子，存储模块和存储控制器可实现为分开的组件，或者可将它们制造在公共印刷电路板上。作为另一个例子，一些实施例描述了从存储控制器到存储模块的存储写操作，但一些本发明原理还可应用于模块对模块的传送、控制器对存储设备的传送和其他配置。因此，此类改变视为落入所附权利要求的范围内。

Claims (22)

1.一种存储代理，包括：
存储核心；
具有至少两个终端值的终结器；以及
用于动态选择所述终端值的逻辑。
2.如权利要求1所述的存储代理，其中所述存储核心和所述终结器制造在半导体芯片上。
3.如权利要求2所述的存储代理，其中所述逻辑制造在所述半导体芯片上。
4.如权利要求1所述的存储代理，其中所述存储代理包括存储模块。
5.如权利要求1所述的存储代理，其中所述存储代理包括存储设备。
6.如权利要求1所述的存储代理，其中可响应所述存储代理的状态而改变所选择的终端值。
7.如权利要求6所述的存储代理，其中所述存储代理可工作在包括活动状态和非活动状态的状态下。
8.如权利要求7所述的存储代理，其中在所述活动状态下选择第一终端值而在所述非活动状态下选择第二终端值。
9.如权利要求1所述的存储代理，还包括：
第二存储核心；
具有至少两个终端值的第二终结器；以及
用于动态选择所述第二终结器的所述终端值的第二逻辑。
10.一种存储系统，包括：
第一存储代理；
第二存储代理；
第三存储代理；以及
将所述第一存储代理和所述第二存储代理耦合到所述第三存储代理的传输线；
其中可用在所述第一存储代理的第一阻抗和在所述第二存储代理的基本上不同的第二阻抗同时终结所述传输线。
11.如权利要求10所述的系统，其中所述第一阻抗基本上匹配所述传输线。
12.如权利要求10所述的系统，其中所述第一阻抗和所述第二阻抗导致到活动的存储代理的信号传送基本上多于到非活动的代理的信号传送。
13.如权利要求10所述的系统，其中所述第一阻抗和所述第二阻抗基本上最大化到所述第一存储代理的信号传送并且基本上最小化到所述第二存储代理的信号传送。
14.如权利要求10所述的系统，其中所述第一存储代理在活动状态下可用所述第一终端阻抗终结所述传输线而在非活动状态下可用所述第二终端阻抗终结所述传输线。
15.如权利要求10所述的系统，其中：
所述第一存储代理包括耦合到所述传输线的第一列存储设备和第二列存储设备；
当所述第一存储代理是活动的而所述第一列存储设备是活动的时，可用所述第一阻抗终结所述第一列存储设备；以及
当所述第一存储代理是活动的而所述第二列存储设备是非活动的时，所述第二列存储设备可为未终结的。
16.如权利要求15所述的系统，其中：
所述第二存储代理包括耦合到所述传输线的第三列存储设备和第四列存储设备；
当所述第一存储代理是活动的而所述第二存储代理是非活动的时，所述第三列存储设备可为未终结的；以及
当所述第一存储代理是活动的而所述第二存储代理是非活动的时，可用所述第二阻抗终结所述第四列存储设备。
17.一种包括动态改变存储代理的终端阻抗的方法。
18.如权利要求17所述的方法，其中在活动状态下所述存储代理的所述终端阻抗基本上高于在非活动状态下所述存储代理的所述终端阻抗。
19.如权利要求17所述的方法，其中：
所述存储代理包括耦合到传输线的第一列存储设备和第二列存储设备；以及
所述方法还包括，当所述第一列存储设备是活动的时，用第一阻抗终结所述第一列存储设备而使所述第二列存储设备为未终结的。
20.如权利要求17所述的方法，还包括动态改变耦合到传输线的两个或更多存储代理的相对终端阻抗。
21.如权利要求20所述的方法，其中所述终端阻抗可改变以使得传送到活动的存储代理的信号功率基本上多于传送到非活动的代理的信号功率。
22.如权利要求21所述的方法，其中所述终端阻抗可改变以使得基本上最大信号功率传送到所述活动的存储代理而基本上最小信号功率传送到所述非活动的代理。
CNA2007800124407A 2006-03-30 2007-03-30 具有动态终端的存储系统 Pending CN101416166A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/396,277 2006-03-30
US11/396,277 US20070247185A1 (en) 2006-03-30 2006-03-30 Memory system with dynamic termination

Publications (1)

Publication Number Publication Date
CN101416166A true CN101416166A (zh) 2009-04-22

Family

ID=38618915

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800124407A Pending CN101416166A (zh) 2006-03-30 2007-03-30 具有动态终端的存储系统

Country Status (6)

Country Link
US (1) US20070247185A1 (zh)
KR (1) KR20080106328A (zh)
CN (1) CN101416166A (zh)
DE (1) DE112007000416T5 (zh)
GB (1) GB2450008A (zh)
WO (1) WO2007146459A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106067312A (zh) * 2010-08-13 2016-11-02 美光科技公司 存储器装置以及终止存储器系统中的多个导体的方法
CN106504782A (zh) * 2015-09-04 2017-03-15 三星电子株式会社 用于改善信号完整性的半导体存储器装置和半导体系统
CN111352880A (zh) * 2018-12-24 2020-06-30 爱思开海力士有限公司 与终结有关的半导体装置及包括半导体装置的半导体系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486104B2 (en) 2006-06-02 2009-02-03 Rambus Inc. Integrated circuit with graduated on-die termination
US8118483B2 (en) 2006-06-21 2012-02-21 Intel Corporation Thermal sensor having toggle control
US7672179B1 (en) 2006-12-15 2010-03-02 Nvidia Corporation System and method for driving a memory circuit using a pull-up resistance for inhibiting a voltage decay on a transmission line
US8332876B2 (en) * 2008-11-20 2012-12-11 Ati Technologies Ulc Method, system and apparatus for tri-stating unused data bytes during DDR DRAM writes
EP2583280A4 (en) 2010-06-17 2014-06-18 Rambus Inc BALANCED CHIP TERMINATION
US9153296B2 (en) * 2010-06-28 2015-10-06 Intel Corporation Methods and apparatuses for dynamic memory termination
US8274308B2 (en) * 2010-06-28 2012-09-25 Intel Corporation Method and apparatus for dynamic memory termination
US8649229B2 (en) * 2011-06-29 2014-02-11 Intel Corporation Memory module bus termination voltage (VTT) regulation and management
WO2013115920A1 (en) 2012-01-31 2013-08-08 Rambus Inc. Modulated on-die termination
US9196321B2 (en) * 2013-10-03 2015-11-24 Micron Technology, Inc. On-die termination apparatuses and methods
US9094068B2 (en) * 2013-10-11 2015-07-28 Entropic Communications, Llc Transmit noise and impedance change mitigation in wired communication system
US10255220B2 (en) 2015-03-30 2019-04-09 Rambus Inc. Dynamic termination scheme for memory communication
US10340022B2 (en) * 2017-05-16 2019-07-02 Samsung Electronics Co., Ltd. Nonvolatile memory including on-die-termination circuit and storage device including the nonvolatile memory
KR102471160B1 (ko) * 2017-05-16 2022-11-25 삼성전자주식회사 온-다이-터미네이션 회로를 포함하는 비휘발성 메모리 및 상기 비휘발성 메모리를 포함하는 스토리지 장치
US10528515B2 (en) * 2017-06-27 2020-01-07 Intel Corporation Memory channel driver with echo cancellation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822550A (en) * 1994-12-22 1998-10-13 Texas Instruments Incorporated Split data path fast at-bus on chip circuits systems and methods
US5872983A (en) * 1994-12-22 1999-02-16 Texas Instruments Incorporated Power management interface system for use with an electronic wiring board article of manufacture
US5870617A (en) * 1994-12-22 1999-02-09 Texas Instruments Incorporated Systems, circuits and methods for mixed voltages and programmable voltage rails on integrated circuits
US6687780B1 (en) * 2000-11-02 2004-02-03 Rambus Inc. Expandable slave device system
US6754132B2 (en) * 2001-10-19 2004-06-22 Samsung Electronics Co., Ltd. Devices and methods for controlling active termination resistors in a memory system
JP2004021916A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp データバス
KR100543211B1 (ko) * 2003-04-29 2006-01-20 주식회사 하이닉스반도체 온 디램 터미네이션 저항 조정 회로 및 그 방법
US7200787B2 (en) * 2003-06-03 2007-04-03 Intel Corporation Memory channel utilizing permuting status patterns
US7123047B2 (en) * 2004-08-18 2006-10-17 Intel Corporation Dynamic on-die termination management

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106067312A (zh) * 2010-08-13 2016-11-02 美光科技公司 存储器装置以及终止存储器系统中的多个导体的方法
CN106067312B (zh) * 2010-08-13 2018-12-25 美光科技公司 存储器装置以及终止存储器系统中的多个导体的方法
CN106504782A (zh) * 2015-09-04 2017-03-15 三星电子株式会社 用于改善信号完整性的半导体存储器装置和半导体系统
CN111352880A (zh) * 2018-12-24 2020-06-30 爱思开海力士有限公司 与终结有关的半导体装置及包括半导体装置的半导体系统

Also Published As

Publication number Publication date
GB0812516D0 (en) 2008-08-13
GB2450008A (en) 2008-12-10
WO2007146459A2 (en) 2007-12-21
US20070247185A1 (en) 2007-10-25
WO2007146459A3 (en) 2008-02-28
KR20080106328A (ko) 2008-12-04
DE112007000416T5 (de) 2008-12-04

Similar Documents

Publication Publication Date Title
CN101416166A (zh) 具有动态终端的存储系统
US10944400B2 (en) On-die termination control
JP3742051B2 (ja) メモリモジュール、メモリチップ、及びメモリシステム
JP4685486B2 (ja) Ｏｄｔを効果的に制御するメモリモジュールシステム
JP3821678B2 (ja) メモリ装置
US7274583B2 (en) Memory system having multi-terminated multi-drop bus
US10956349B2 (en) Support for multiple widths of DRAM in double data rate controllers or data buffers
KR100533561B1 (ko) 반도체 메모리 장치
US9449672B2 (en) DRAM memory interface
US20030128592A1 (en) Semiconductor circuit configuration

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090422