CN106067312B - 存储器装置以及终止存储器系统中的多个导体的方法 - Google Patents

存储器装置以及终止存储器系统中的多个导体的方法 Download PDF

Info

Publication number
CN106067312B
CN106067312B CN201610405097.3A CN201610405097A CN106067312B CN 106067312 B CN106067312 B CN 106067312B CN 201610405097 A CN201610405097 A CN 201610405097A CN 106067312 B CN106067312 B CN 106067312B
Authority
CN
China
Prior art keywords
memory device
address
chosen
termination
termination circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610405097.3A
Other languages
English (en)
Other versions
CN106067312A (zh
Inventor
特里·格伦济基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN106067312A publication Critical patent/CN106067312A/zh
Application granted granted Critical
Publication of CN106067312B publication Critical patent/CN106067312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及存储器装置以及终止存储器系统中的多个导体的方法。一个此种方法包含响应于存储器装置接收到特定地址而调整所述存储器装置的接口的一个或一个以上端子的输入阻抗。一个此种设备包含经配置以响应于接收到特定地址而选择性地调整所述信号线路中的一者或一者以上所经历的输入阻抗的存储器装置。

Description

存储器装置以及终止存储器系统中的多个导体的方法
分案申请的相关信息
本申请是申请号为PCT/US2011/047164，申请日为2011年8月10日，优先权日为2010年8月13日，发明名称为“线路终止方法及设备”的PCT申请进入国家阶段后申请号为201180043628.4的中国发明专利申请的分案申请。
技术领域
本发明大体来说涉及电子装置中的信号线路，且特定来说在一个或一个以上实施例中，本发明涉及使用非易失性存储器装置的线路终止。
背景技术
电子装置中的时变信号用以经由通常称作信号线路的一个或一个以上导体传送信息(例如，数据)。举例来说，这些信号线路通常捆扎在一起以形成一通信总线，例如地址或数据总线。在这些总线上通常使用终止来减少由于总线的各种电性质所致的某些传输线路效应。举例来说，耦合在一起的两个信号线路在特性阻抗上的不匹配可能产生反射。电容及电感效应也可能导致关于信号完整性的不合意问题。因此，通常期望减少这些效应以便减少当在总线上传输数据时数据损毁的可能性。
存储器装置是通常利用地址及数据总线的装置的实例。存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。
快闪存储器装置已发展成用于宽广范围的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅极或电荷陷阱)的编程(有时称作写入)所致的单元的阈值电压改变或其它物理现象(例如，相变或极化)确定每一单元的数据值。快闪存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、蜂窝式电话及可装卸存储器模块。
NAND快闪存储器装置是常见类型的快闪存储器装置，如此称谓是针对布置及存取基本存储器单元配置的逻辑形式。通常，NAND快闪存储器装置的存储器单元阵列经布置以使得一串的存储器单元源极到漏极地串联连接在一起。
为了满足对较高数据读取及写入传送速率的需求，设计者不断努力增加存储器装置及系统的存取速度。举例来说，存储器系统通常由多个存储器装置封装(例如，裸片)构成，所述存储器装置封装在共同电路板上耦合在一起且在共同数据总线上通信。然而，关于增加的数据传送速率的一个问题是在存储器系统的各种总线信号线路上的这些数据突发期间维持信号完整性。随着这些传送速率增加，数据总线的阻抗特性变得更显著。电路板的电容及电感特性可开始使处于这些较高数据速率的数据总线上的信号波形失真。举例来说，在数据总线信号上的不匹配阻抗的位置处，波形可能开始展开及/或可发生反射。
出于上述原因，且出于所属领域的技术人员在阅读及理解本说明书之后将明了的下述其它原因，此项技术中需要各种存储器装置架构中的替代终止方法及设备。
发明内容
附图说明
图1展示典型存储器系统的功能性框图。
图2展示利用裸片上终止(ODT)的典型存储器系统的功能性框图。
图3展示根据本发明的实施例的存储器系统的功能性框图。
图4展示根据本发明的实施例的终止操作的流程图。
图5展示根据本发明的实施例的存储器系统表征方法的流程图。
图6展示根据本发明的实施例的经配置以利用ODT的存储器装置的功能性框图。
图7展示根据本发明的实施例的存储器装置的终止寄存器的框图表示。
图8展示根据本发明的实施例的存储器装置的驱动器电路的示意性表示。
图9展示根据本发明的实施例的存储器装置的驱动器电路的示意性表示。
具体实施方式
在本发明的以下详细描述中，参考形成本发明的一部分且其中以图解说明的方式展示可如何实践本发明的特定实施例的附图。在图式中，贯穿数个视图以相似编号描述大致类似的组件。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明。在不背离本发明的范围的情况下，可利用其它实施例且可做出结构、逻辑及电改变。因此，不应将以下详细描述视为具有限制意义。
一种用以改进高数据速率应用中的信号完整性的方法是使用称作裸片上终止(ODT)的技术。可通过配置耦合到系统数据总线的特定存储器装置(例如，裸片或封装)的数据节点(例如，数据输出)中的每一者以充当(例如，用作)用于所述数据总线的每一线路(例如，信号线路)的终止装置而利用ODT。举例来说，为使特定裸片充当终止装置(例如，终止存储器装置)，可将配置为分压器的上拉电阻器及下拉电阻器耦合到所述终止装置的每一数据节点。因此，所述终止装置的数据节点充当其耦合到的数据总线的总线终止器。
关于当前ODT方法的一个特定问题是通过利用离散控制信号引导每一存储器装置何时充当终止装置而选择存储器装置来充当终止装置。或者，利用控制信号的组合来指示终止模式命令。举例来说，这些方法两者均需要用以配置这些控制信号及/或待添加到存储器系统的额外信号线路的额外逻辑，所述额外信号线路消耗电路板上的基材面(realestate)且可导致额外不合意效应，例如噪声问题。与当前ODT方法相比，本发明的各个实施例促进终止装置的选择，其中(举例来说)所述终止装置对接收到特定地址做出响应。
图1中展示典型存储器系统100。举例来说，图1的存储器系统100可安装于单个电路板(未展示)上。可借助于接口112实现到存储器系统100的耦合。接口112可包括形成于电路板上的多个导电垫(例如，边缘连接器)。举例来说，接口112还可为所属领域的技术人员所已知的机械类型的多导体连接器中的一者。接口112允许存储器系统100耦合到另一电子系统(未展示)。举例来说，存储器系统100可通过接口112耦合到个人计算机(PC)、数码相机或电子测试设备。
存储器系统100进一步包括控制器102，举例来说，控制器102调节存储器系统100内的各种操作以及提供与耦合到接口112的系统的交互。除控制器102之外，存储器系统100还进一步包括一个或一个以上存储器装置114。每一存储器装置114可进一步由额外存储器封装116(例如，裸片)构成。每一存储器装置114通过共同地址总线104耦合到控制器102。举例来说，地址总线104可包括十二个总线信号线路。存储器装置114还通过共同数据总线106耦合到控制器102。举例来说，数据总线106可包括十六个(例如，D0到D15)总线信号线路。
存储器装置114中的每一者还通过一个或一个以上共同控制信号108耦合到控制器102。控制信号108可包括共同施加到每一存储器装置114的若干信号。举例来说，控制信号108可包括时钟及/或所属领域的技术人员所已知的其它同步控制信号。存储器装置114还可通过额外存储器装置特定离散控制信号110耦合到控制器102。举例来说，控制信号110仅给特定存储器装置114提供一个或一个以上控制信号，例如，晶片选择(CS)信号。举例来说，利用例如上文所论述的ODT的典型存储器装置/系统还可具有用以指示特定存储器装置114何时充当存储器系统100中的终止装置的额外离散控制信号110。
可通过参考图2来描述经配置以利用ODT的类似于存储器系统100且包括存储器装置202、204的典型存储器系统200。举例来说，图2的存储器系统200包括控制器(未展示)，例如关于图1所论述的控制器102。图2的存储器系统200展示存储器装置202、204(例如，图1中所示的存储器装置114)的更详细图解说明。每一存储器装置202、204通过地址总线206、数据总线208及多个控制信号220耦合到所述控制器。举例来说，展示为耦合到每一存储器装置202、204的控制信号220可包括共同耦合的控制信号及存储器装置特定控制信号两者。
存储器装置202进一步图解说明经配置以用于响应于控制信号220而进行ODT操作的典型存储器装置的元件的更详细视图。存储器装置202包括地址电路212，地址电路212耦合地址总线206以从控制器接收寻址信息以存取所述装置的存储器阵列214。举例来说，存储器装置202进一步包括控制电路210，控制电路210耦合到控制信号220且经配置以管理存储器装置202内的操作，例如待对存储器阵列214执行的读取及写入操作。控制电路210还经配置以管理存储器装置的输出驱动器216内的操作。举例来说，这些操作可包含将个别输出驱动器218且因此将数据节点2281-N置于高阻抗、驱动或终止模式中。当存储器装置未被选择用于特定存储器装置操作时，可将输出驱动器218置于高阻抗模式中以便防止数据总线208上的任何总线争用。举例来说，当存储器装置202经选择以(例如)响应于来自所述存储器装置的读取操作而将数据总线驱动到特定状态时，可通过启用驱动器222而将输出驱动器218置于驱动模式中。
还可将存储器装置202置于终止模式中。举例来说，在终止模式中，个别输出驱动器2181-N将上拉电阻224及下拉电阻226耦合(例如，切入)到终止装置的每一数据节点2281-N，例如在输出驱动器2181中所详细展示。响应于由控制电路210提供的信号232而切入及切出这些电阻224、226。举例来说，当存储器装置202的输出驱动器2181-N处于高阻抗及/或驱动模式中时，将上拉电阻及下拉电阻与数据节点2281-N解耦(例如，切出)。
图3图解说明根据本发明的各个实施例的存储器系统300。举例来说，图3中所图解说明的存储器系统300包括配置(例如，物理布置及安装)于印刷电路板(PCB)320上的控制器302及四个存储器装置310到316。所述存储器系统的组件(例如，控制器302及/或存储器装置310到316)可安装于PCB 320的一侧或两侧上。举例来说，PCB 320可为单层PCB或多层PCB。
存储器系统300进一步包括例如机电连接器或其它类型的连接器(例如，边缘连接器)的接口318，接口318允许存储器系统300耦合到主机或其它系统(未展示)。存储器系统300还包括地址总线(A0到Ax)304、数据总线(D0到Dn)306及一个或一个以上控制信号(CNTRL)308。为改进所述图的可读性，未展示个别控制信号308。举例来说，控制信号308可包括例如地址锁存启用(ALE)、命令锁存启用(CLE)、数据选通(DQS)及时钟信号(CLK)的控制信号。所属领域的技术人员知晓其它控制信号。图3中将地址总线304、数据总线306及控制信号308全部展示为彼此独立。然而，根据本发明的各个实施例，可全部组合或可部分组合地址总线304、数据总线306及控制信号308。举例来说，根据本发明的一个或一个以上实施例，地址总线及数据总线可包括相同物理总线。
存储器装置310到316各自包括接口322。举例来说，每一存储器装置310到316的接口322可包括若干个数据节点，例如提供与存储器系统300的信号线路304、306、308的耦合位置的端子。所述端子可包括机电类型连接。举例来说，接口322的端子还可包括到存储器系统的信号线路的经焊接引线连接。因此，举例来说，根据本发明的各个实施例的经配置以作为终止装置操作的存储器装置310到316促进其接口322的端子中的一者或一者以上处的输入阻抗的调整。举例来说，通过调整耦合到接口322的特定端子的信号线路所经历的输入阻抗特性，可促进耦合到所述端子的特定信号线路的信号线路终止。
举例来说，存储器装置310到316还可由一个或一个以上存储器封装(例如，裸片)(未展示)构成。尽管在图3中展示四个存储器装置，但本发明的各个实施例并不限于此。举例来说，根据本发明的各个实施例，存储器系统300可包括一个或一个以上存储器装置。
根据本发明的各个实施例，图3的存储器装置310到316中的一者或一者以上经配置以作为终止装置操作。举例来说，存储器装置1 310可能先前已经选择(例如，指定)以充当存储器装置4 316的终止装置。因此，包括对应于存储器装置4 316的地址(例如，存储器装置4中的物理地址)的选定(例如，目标)地址将被存储于存储器装置1 310中。举例来说，所述目标地址可存储于存储器装置1 310的非易失性部分中，在所述非易失性部分中，可作为初始化操作的一部分(例如在复位及/或通电操作之后)而将所述目标地址加载到特定寄存器中。根据一个或一个以上实施例，可由存储器装置1 310外部的控制器指定所述目标地址且作为初始化操作的一部分而将所述目标地址加载到存储器装置寄存器中。在初始化之后，存储器装置1 310监视地址总线304的一个或一个以上信号线路。举例来说，可接着将存储器装置4 316定为待执行的存储器装置操作(例如读取或写入操作)的目标。
接着，经由地址总线304传输对应于存储器装置4 316的地址以存取存储器装置4316以执行既定存储器装置操作。经由地址总线304传输的地址将由存储器装置1 310及存储器装置4 316两者接收，因为其两者共同耦合到地址总线304。在存储器装置1 310已经指定充当存储器装置4 316的终止装置时，存储器装置1 310将通过进入终止模式而做出响应，进入所述终止模式可包含选择(例如，激活)存储器装置1 310内的终止电路(未展示)。
尽管仅已将存储器装置1 310描述为监视地址总线304且响应于接收到特定目标地址而激活其终止电路，但本发明的各个实施例并不限于此。举例来说，每一存储器装置310到316可监视地址总线304。在接收到将执行存储器装置操作的指示时，每一存储器装置310到316可将所接收的地址与存储于每一存储器装置中的目标地址进行比较以确定在待执行的当前存储器装置操作期间所述存储器装置是否将进入终止模式。未经指定充当用于当前存储器装置操作的终止装置的存储器装置可接着返回到监视地址总线而不激活其终止电路。
根据本发明的一个或一个以上实施例，存储器系统300可由经配置以充当终止装置的所有存储器装置310到316构成。额外实施例可包括其中存储器装置子集经配置以充当终止装置的存储器系统。举例来说，根据一个或一个以上实施例，存储器装置1 310及存储器装置3 314可经配置以在终止模式中起作用，其中存储器装置2 312及存储器装置4 316可为(举例来说)未经配置以用于终止模式功能性的存储器装置。根据各个实施例，所述存储器装置中的一者或一者以上可经配置以同时在终止模式中操作。
举例来说，在其中存储器装置310到316中的每一者包括一个或一个以上裸片的一个或一个以上实施例中，所述裸片中的每一者可经配置以充当一终止装置。额外实施例可包括其中每一存储器装置310到316的裸片的子集经配置以充当终止装置的存储器系统。举例来说，在此些实施例中，如果目标地址对应于存储器装置1 310中的第一裸片，那么存储器装置2 312中的一个或一个以上裸片(举例来说)可经配置以在终止模式中起作用。因此，举例来说，根据一个或一个以上实施例，存储器系统300的任何数目个存储器装置中的任何数目个裸片可经配置以在特定时间(例如，在存储器装置操作期间)在终止模式中起作用。应注意，根据本发明的各个实施例，特定存储器装置中的特定裸片可充当自身及/或所述特定存储器装置的另一裸片的终止装置。
具有并行用作终止装置的两个或两个以上裸片应会使总体晶片电容减少到用作终止装置的裸片的数目分之一并减少所述终止装置中的每一者的终止值(例如，终止电阻)，且可减小输入/输出(I/O)电力总线上的压降。另外，在其中用作终止装置的仅有裸片位于存储器装置310到316中的恰一者中的实施例中，相信所述终止装置电接近到足以充当单个终止装置，此应会避免反射。此外，根据一个或一个以上实施例，可用相同或不同终止值或者其组合配置每一存储器装置的每一裸片，从而提供更多灵活选项。
图4图解说明根据本发明的各个实施例的操作存储器系统(例如，存储器系统300)中的一个或一个以上存储器装置的方法400。所述存储器系统的一个或一个以上存储器装置可在休眠(例如，监视)模式中操作402，其中所述存储器装置等待(例如，‘窥探’)将在所述存储器系统中执行特定存储器装置操作的指示。在接收到将执行存储器装置操作的指示404之后，所述存储器装置即刻从休眠模式“唤醒”。举例来说，即将进行的存储器装置操作的指示可来自地址总线304活动及/或存储器系统300的各种控制信号线路308上的特定活动。举例来说，存储器装置在休眠模式中等待促进存储器系统的电力使用的减少，此在许多电子装置(例如，电池供电装置)中通常为合意的。
在接收到在地址总线上传输以识别用于存储器装置操作的存储器装置的地址之后，即刻在每一存储器装置中做出比较406。做出此比较以确定所接收的地址是否匹配存储于存储器装置中的每一者中的目标地址408。应注意，根据本发明的各个实施例，可在经选择用于存储器装置操作的存储器装置中做出比较406，因为存储器装置可充当自身的终止装置。如果在所接收的地址与存储于存储器装置中的一些或所有存储器装置中的目标地址之间不存在匹配410，那么那些存储器装置将返回到休眠模式402。然而，举例来说，经选择用于存储器装置操作的存储器装置可保持唤醒或可在先于执行存储器装置操作而唤醒之前暂时返回到休眠模式。如果在所接收的地址与存储器装置中的所存储目标地址之间发生匹配412，那么所述存储器装置可通过激活存储器装置414内的终止电路而做出响应。在当前存储器装置操作完成之后，存储器装置可即刻去激活其终止电路且也可返回到休眠模式402。存储器系统的存储器装置可保持于休眠模式402中，直到检测到指示将在存储器系统中执行另一存储器装置操作的另一指示。
已检测到其将充当终止装置的存储器装置可直到存储器装置操作已开始才激活其终止电路。举例来说，终止装置可在对控制信号上的进一步活动做出响应及/或对地址总线上的活动做出响应之后才激活其终止电路。终止装置还可在等待特定时间周期(例如，特定数目个时钟循环)之后才激活其终止电路。通过将终止电路的激活延迟到存储器装置操作已开始，可实现额外电力节省。
举例来说，如上文所论述，根据本发明的各个实施例，存储器装置经指定以在某些存储器装置操作期间充当终止装置。举例来说，通过参考图5及图3来描述根据本发明的各个实施例的指定存储器系统的存储器装置充当所述系统的终止装置的方法。举例来说，如上文所论述，可在印刷电路板上物理布置一个或一个以上存储器装置。所述电路板的物理布局可影响存储器系统的信号线路的特有阻抗。举例来说，迹线长度及宽度、选路以及电路板材料可各自影响存储器系统的信号线路的阻抗。因此，系统设计者可执行存储器系统的初始物理布局502。
在布局操作502之后，执行布局的分析以表征存储器系统的各种信号线路的阻抗特性504。可接着执行额外分析以识别哪些存储器装置可在可于存储器系统的操作期间执行的各种存储器装置操作期间充当终止装置506。接着将目标地址存储于将在存储器系统的操作期间充当终止装置的经识别存储器装置中508。以举例方式，图3的存储器装置3 314可经识别506以充当用于对存储器装置1 310执行的一个或一个以上存储器装置操作的终止装置。接着将存储器装置1 310的地址(例如，目标地址)存储508于存储器装置3 314中。因此，根据本发明的一个或一个以上实施例，存储器装置3 314已经指定为存储器装置1310的终止装置。
图6图解说明根据本发明的一个或一个以上实施例的经配置以用于ODT的存储器装置600，例如图3中所示的存储器装置310到316。举例来说，将存储器装置600展示为耦合到多个控制信号644、地址总线606及数据总线608，其全部可耦合到控制器(未展示)，例如图3中所示的控制器302。举例来说，额外存储器装置600(未展示)也可耦合到控制信号644、地址总线606及数据总线608。
存储器装置600包括可在逻辑上布置成若干行及若干列的一个或一个以上存储器单元阵列614。根据本发明的一个或一个以上实施例，存储器阵列614的存储器单元是非易失性存储器单元(例如，快闪存储器单元)。存储器阵列614还可包含作为存储器装置600的一部分驻存于单个或多个裸片上的多个存储器单元库或块。存储器阵列614可包括单电平(SLC)及/或多电平(MLC)存储器单元。举例来说，单电平存储器单元(SLC)准许在每一存储器单元上存储单个二进制数据数字(例如，位)。多电平存储器单元给存储于存储器单元上的特定阈值电压(Vt)范围指派数据状态(例如，由位型式表示)。MLC技术取决于指派给单元的阈值电压范围的数量及所指派的阈值电压范围在存储器单元的寿命操作期间的稳定性而准许每单元存储两个或两个以上二进制数字(例如，2个位、4个位、8个位、16个位)。
地址电路612经提供以锁存在地址信号线路A0到Ax 630上所接收的地址信号。通过行解码器624及列解码器626解码在信号线路630上所接收的地址信号以存取存储器阵列614。受益于本说明，所属领域的技术人员将了解，地址输入信号线路A0到Ax 630的数目取决于存储器阵列614的密度及架构。也就是说，例如，地址数字A0到Ax的数目随着增加的存储器单元计数以及增加的库及块计数两者而增加。
存储器装置600可通过使用感测装置(例如，感测/高速缓存电路632)感测存储器阵列列中的电压或电流改变而读取存储器阵列614中的数据。根据至少一个实施例，感测/高速缓存电路632经耦合以从存储器阵列614读取并锁存一行数据。
数据输入及输出(I/O)电路616促进经由耦合到数据总线608的多个数据I/O节点628进行的双向数据通信。根据本发明的各个实施例，I/O电路616包括若干个输出驱动器电路618。控制电路610经配置以促进存储器装置操作，例如将数据写入到存储器阵列614及/或从存储器阵列614擦除数据。举例来说，经由包括N个信号线路的信号线路634在感测/高速缓存电路632与I/O电路616之间传送数据。
存储器装置600进一步包括经配置以存储终止信息(例如，一个或一个以上目标地址)的终止寄存器636。根据一个或一个以上实施例，所述终止信息还可包含与所存储的目标地址相关联的终止值(例如，待获得的阻抗特性)。终止寄存器636可表示存储器装置600内的易失性或非易失性存储器件。尽管图6的实例中未展示，但终止寄存器636可为存储器阵列614的一部分。举例来说，终止控制电路638经配置以利用(例如，驱动)终止控制信号线路640及642来控制包括输出驱动器618的终止电路。控制电路610至少部分地经配置以促进本发明的各个实施例。举例来说，控制电路610可管理终止寄存器636及终止控制电路638的操作。
通过参考图7提供图6的实例性终止寄存器636的额外细节。根据本发明的各个实施例，终止寄存器636可包括用于存储终止信息(例如，目标地址及/或终止值)的多个字段。可在存储器装置的初始化操作期间加载终止寄存器636。举例来说，可将目标地址及终止值(如果使用)存储于存储器阵列614中以在初始化操作期间存取以加载终止寄存器636。
终止寄存器636的目标地址字段702存储已指定给特定存储器装置的一个或一个以上存储器装置地址。举例来说，如果存储器系统的特定存储器装置经选择(例如，经定目标)而用于即将进行的存储器装置操作，那么存储器装置600将比较在地址总线606上所接收(例如，由存储器系统控制器传输)的地址且将其与存储于终止寄存器636中的目标地址进行比较。如果所接收的地址匹配存储于终止寄存器636中的目标地址，那么存储器装置600认识到其将在即将进行的存储器装置操作期间充当终止装置。如果所接收的地址不匹配存储于终止寄存器636中的目标地址，那么存储器装置600认识到其将不在即将进行的存储器装置操作期间充当终止装置。尽管将终止寄存器636展示为包括多个目标地址寄存器字段1到N 702及相关联的终止值字段(例如，终止电阻值)704，但终止寄存器636可由单个目标地址字段702及相关联的终止值字段704构成。根据本发明的各个实施例，终止寄存器636还可由仅一个或一个以上目标地址字段702构成。举例来说，终止寄存器636可包括仅单个目标地址字段702。
存储于目标地址字段702中的地址信息可包括存储器系统的目标存储器装置的实际地址。举例来说，目标地址信息还可对应于一个或一个以上目标存储器地址，例如表示一地址范围的值。举例来说，存储器装置600可经指定为用于存储器系统中的存储于目标地址字段702中的地址范围所涵盖的任何目标存储器装置的终止装置。举例来说，应注意，特定存储器装置的终止寄存器636可含有所述特定存储器装置自身的地址连同不同于所述特定存储器装置的存储器装置的地址。因此，根据本发明的各个实施例，存储器装置可充当自身及/或不同存储器装置的终止装置。
图8展示包括图6的输出驱动器618中的一者或一者以上的终止电路的更详细图示。图8图解说明单个输出驱动器电路818。输出驱动器电路818包括经配置以(例如)在存储器装置600的存储器装置读取操作期间响应于信号线路634中的一者的逻辑电平而驱动数据节点828的驱动器804。举例来说，数据节点828可为多个数据节点628中的耦合到数据总线608的一者。输出驱动器电路818还包括多个上拉装置808，例如展示为耦合于信号线路828与电压源816(例如，电源电位Vcc)之间的晶体管。然而，举例来说，其它电压源可耦合到上拉装置808。举例来说，上拉装置808中的每一者的控制栅极可由信号线路812耦合以接收由终止控制电路638在终止控制信号线路642上驱动的控制信号。信号线路812可包括四个离散信号线路，一个信号线路耦合到四个上拉装置808的每一控制栅极。为改进所述图的可读性，将信号线路812展示为单个总线。
举例来说，输出驱动器电路818还包括多个下拉装置810，例如展示为耦合于信号线路828与参考源(例如，Vss 820)之间的晶体管。举例来说，类似于上拉装置808，下拉装置810中的每一者的控制栅极可由信号线路814耦合以接收由终止控制电路638在终止控制信号线路640上驱动的控制信号。信号线路814可包括四个离散信号线路，一个信号线路耦合到四个下拉装置810的每一控制栅极。为改进所述图的可读性，也将信号线路814展示为单个总线。尽管在图8中描绘为晶体管，但上拉装置808及下拉装置810可包含其它配置，例如与电阻串联的开关。
图8中所示的输出驱动器电路818配置允许终止控制电路638在存储器装置正充当终止装置时选择性地耦合上拉装置808及/或下拉装置810的任一组合。举例来说，每一上拉装置808及/或每一下拉装置810可经配置以在被激活时展现不同终止电阻。此提供配置终止电路以当存储器装置正作为终止装置操作时调整特定数据节点828的输入阻抗方面的额外灵活性。然而，根据本发明的各个实施例，晶体管808及/或晶体管810可全部具有相同终止电阻。
如上文所论述，根据本发明的一个或一个以上实施例的存储器装置可充当自身的终止装置。举例来说，可在驱动器804响应于信号线路634中的一者的逻辑电平而驱动信号线路828时激活上拉装置808及/或下拉装置810的特定配置。
应注意，各个实施例并不限于如图8中所示的四个上拉装置808及/或四个下拉装置810。额外实施例可包括更多或更少的上拉装置及/或下拉装置。举例来说，信号线路812、814可各自包括六个信号线路以促进在终止电路中并入有六个上拉组件及六个下拉组件的实施例中终止装置的个别选择(例如，激活)。根据本发明的一个或一个以上实施例，信号线路812、814中的个别线路可耦合到其相应上拉装置808及/或下拉装置810的多个控制栅极。举例来说，上拉装置8081,2的控制栅极可耦合到信号线路812中的单个线路且下拉装置8101,2的控制栅极可耦合到信号线路814中的单个线路。
如上文所论述，根据本发明的各个实施例可在经配置以作为终止装置操作的存储器装置中连同所存储目标地址一起存储终止值。根据所述实施例中的一者或一者以上，终止控制电路638还可响应于与特定所存储目标地址相关联的所存储终止值而选择性地调整输出驱动器818中的终止电路(例如，激活一个或一个以上上拉装置808及/或下拉装置810)。根据本发明的各个实施例，所述终止值可直接指示特定阻抗特性。根据一个或一个以上实施例，所述终止值可为指示上拉装置808及下拉装置810的激活型式以获得信号线路828的特定阻抗特性的值。
图9图解说明根据本发明的各个实施例的额外终止电路900。图9的终止电路900为耦合到存储器装置的额外信号线路提供终止。举例来说，节点922可包括图6中所示的控制信号节点620中的一者。举例来说，终止电路900可经提供以选择性地调整耦合到存储器装置600的时钟信号、数据选通信号及/或其它控制信号中的一者或一者以上所经历的阻抗。
终止电路900的个别终止装置(例如，上拉装置908及下拉装置910)可由如关于激活图8中所示的上拉装置808及下拉装置810所论述的相同控制信号640、642控制。上拉装置908及下拉装置910中的每一者可具有相同接通电阻或可具有不同接通电阻，例如上文关于图8所论述。举例来说，将图9的终止装置908、910展示为耦合于电压源916(例如，Vcc)与参考源(例如，Vss)920之间。
举例来说，例如在存储器装置操作期间，可连同关于图8所论述的终止电路一起激活图9中所示的终止电路900。关于图7所论述的终止寄存器636还可包括额外数据字段(未展示)。举例来说，所述额外数据字段可指示存储器装置将针对哪些所存储地址而激活图9的终止电路及根据至少一个实施例图9的电路将经配置以将何种终止电阻值施加到节点922。因此，举例来说，根据一个或一个以上实施例，图9的终止电路900可响应于特定所存储终止电阻值而配置及/或可经配置为与图8的终止电路相同的终止电阻值。
总结
总的来说，本发明的一个或一个以上实施例提供选择一个或一个以上存储器装置以促进耦合到一个或一个以上存储器装置的信号线路的选择性信号线路终止的方法。因此，举例来说，根据本发明的各个实施例促进(举例来说)特定存储器装置的一个或一个以上输入及/或输出数据节点的输入阻抗的调整。
尽管本文已图解说明及描述了特定实施例，但所属领域的技术人员将了解，旨在实现相同目的的任何布置均可替代所示的特定实施例。所属领域的技术人员将明了本发明的许多更改。因此，本申请案既定涵盖本发明的任何更改或变化。

Claims (29)

1.一种终止存储器系统中的多个导体的方法，所述存储器系统包括连接到所述多个导体的多个存储器装置，所述方法包括：
在所述多个存储器装置当中的每一个存储器装置处接收经选择地址；以及
响应于在所述多个存储器装置当中的特定存储器装置处接收所述经选择地址，而激活在所述特定存储器装置内的终止电路；
其中所述终止电路经配置以调整所述特定存储器装置的与所述多个导体当中的所述导体中的一者连接的节点的阻抗特性。
2.根据权利要求1所述的方法，其中接收所述经选择地址包括接收指示从由所述特定存储器装置和所述多个存储器装置当中除所述特定存储器装置以外的存储器装置组成的群组中选择的存储器装置的地址。
3.根据权利要求1所述的方法，其中激活所述终止电路进一步包括将特定阻抗值施加到所述特定存储器装置的所述节点。
4.根据权利要求3所述的方法，其中将所述特定阻抗值施加到所述特定存储器装置的所述节点包括选择性激活所述终止电路的上拉装置或下拉装置。
5.根据权利要求3所述的方法，其中将所述特定阻抗值施加到所述特定存储器装置的所述节点包括将所述特定阻抗值施加到从由所述特定存储器装置的数据节点和所述特定存储器装置的控制信号节点组成的群组中选择的节点。
6.根据权利要求1所述的方法，进一步包括将与所述经选择地址对应的地址信息存储在所述特定存储器装置中。
7.根据权利要求6所述的方法，其中存储所述地址信息进一步包括将目标地址信息存储在所述特定存储器装置的非易失性存储器单元阵列中。
8.根据权利要求7所述的方法，进一步包括从所述非易失性存储器单元阵列中读取所述目标地址，以及作为所述特定存储器装置的初始化操作的一部分将所述目标地址存储在所述特定存储器装置的寄存器中。
9.根据权利要求1-8中任一权利要求所述的方法，其中所述经选择地址包括第一经选择地址，所述方法进一步包括响应于接收第二经选择地址而激活所述特定存储器装置中的所述终止电路。
10.根据权利要求9所述的方法，进一步包括将与所述第一经选择地址对应的地址信息存储在所述特定存储器装置中，以及将与所述第二经选择地址对应的地址信息存储在所述特定存储器装置中，其中所述第一经选择地址对应于所述多个存储器装置当中的第一存储器装置，所述第二经选择地址对应于所述多个存储器装置当中的第二存储器装置。
11.根据权利要求10所述的方法，其中存储与所述第一经选择地址对应的所述地址信息以及存储与所述第二经选择地址对应的所述地址信息包括存储与包括所述第一经选择地址和所述第二经选择地址的范围对应的地址信息。
12.根据权利要求10所述的方法，进一步包括将与所述第一经选择地址相关联的第一终止值存储在所述特定存储器装置中，以及将与所述第二经选择地址相关联的第二终止值存储在所述特定存储器装置中。
13.根据权利要求12所述的方法，其中存储与所述第一经选择地址相关联的第一终止值以及存储与所述第二经选择地址相关联的第二终止值包括存储与包括所述第一经选择地址及所述第二经选择地址的地址范围相关联的单一终止值。
14.根据权利要求12所述的方法，其中激活所述终止电路进一步包括响应于所述第一终止值响应于由所述特定存储器装置接收所述第一经选择地址而将第一阻抗值施加到所述节点，以及响应于所述第二终止值响应于所述特定存储器装置接收所述第二经选择地址而将第二阻抗值施加到所述节点。
15.根据权利要求1-8中任一权利要求所述的方法，其中响应于在所述特定存储器装置处接收所述经选择地址而激活所述特定存储器装置中的所述终止电路进一步包括：响应于在所述多个存储器装置当中的一个或多个额外存储器装置处接收所述经选择地址而激活所述一个或多个额外存储器装置中的终止电路。
16.根据权利要求15所述的方法，进一步包括相互独立地调节所述特定存储器装置当中的每一存储器装置的节点的阻抗特性以及所述一个或多个额外存储器装置的节点的阻抗特性。
17.根据权利要求1-8中任一权利要求所述的方法，其中所述特定存储器装置包括多个裸片，所述多个裸片中的每一者具有相关联的终止电路，其中激活所述特定存储器装置中的所述终止电路进一步包括响应于在所述特定存储器装置处接收所述经选择地址而激活所述多个裸片当中的一个或多个裸片中的终止电路。
18.根据权利要求17所述的方法，进一步包括相互独立地调节所述一个或多个裸片当中的每一个裸片的阻抗特性。
19.一种存储器装置，其包括：
接口，其包括一个或多个节点；
一个或多个终止电路，其中每一终止电路经配置以调节所述接口的所述节点中的相应一者的阻抗特性；
存储器单元阵列，其与所述接口通信，其中所述一个或多个终止电路位于所述存储器单元阵列与所述接口之间；以及
控制电路，其中所述控制电路经配置以响应于在所述接口处接收到特定地址而激活所述一个或多个终止电路中的至少一个终止电路。
20.根据权利要求19所述的存储器装置，其中所述控制电路进一步经配置以响应于在所述接口处接收的除所述特定地址以外的一个或多个地址而去激活所述一个或多个终止电路。
21.根据权利要求20所述的存储器装置，其中所述控制电路进一步经配置以响应于在所述接口处接收的除所述特定地址以外且除对应于所述存储器装置的地址以外的一个或多个地址而使所述存储器装置在休眠模式中操作。
22.根据权利要求19所述的存储器装置，其中所述特定地址包括对应于所述存储器装置的地址。
23.根据权利要求19所述的存储器装置，其中所述特定地址对应于共同连接到所述存储器装置的不同存储器装置。
24.根据权利要求19所述的存储器装置，其进一步包括经配置以存储对应于所述特定地址的地址信息的寄存器。
25.根据权利要求24所述的存储器装置，其中所述寄存器进一步经配置以存储与所述地址信息相关联的终止值。
26.根据权利要求25所述的存储器装置，其中所述控制电路进一步经配置以响应于所述经存储的终止值而调节被激活的所述至少一个终止电路的阻抗特性。
27.根据权利要求26所述的存储器装置，其中所述控制电路进一步经配置以通过选择性激活被激活的所述至少一个终止电路的上拉装置和下拉装置而调节被激活的所述至少一个终止电路的所述阻抗特性。
28.根据权利要求24所述的存储器装置，其中所述地址信息包括经选择地址范围。
29.根据权利要求24所述的存储器装置，其中所述控制电路进一步经配置以当接收到的所述特定地址与所述地址信息匹配时激活所述一个或多个终止电路当中的所述至少一个终止电路。
CN201610405097.3A 2010-08-13 2011-08-10 存储器装置以及终止存储器系统中的多个导体的方法 Active CN106067312B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/856,000 US8688955B2 (en) 2010-08-13 2010-08-13 Line termination methods and apparatus
US12/856,000 2010-08-13
CN201180043628.4A CN103098136B (zh) 2010-08-13 2011-08-10 线路终止方法及设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180043628.4A Division CN103098136B (zh) 2010-08-13 2011-08-10 线路终止方法及设备

Publications (2)

Publication Number Publication Date
CN106067312A CN106067312A (zh) 2016-11-02
CN106067312B true CN106067312B (zh) 2018-12-25

Family

ID=45565630

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180043628.4A Active CN103098136B (zh) 2010-08-13 2011-08-10 线路终止方法及设备
CN201610405097.3A Active CN106067312B (zh) 2010-08-13 2011-08-10 存储器装置以及终止存储器系统中的多个导体的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201180043628.4A Active CN103098136B (zh) 2010-08-13 2011-08-10 线路终止方法及设备

Country Status (7)

Country Link
US (6) US8688955B2 (zh)
EP (2) EP2603916B1 (zh)
JP (1) JP5626669B2 (zh)
KR (1) KR101496593B1 (zh)
CN (2) CN103098136B (zh)
TW (1) TWI497525B (zh)
WO (1) WO2012021568A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8988102B2 (en) 2011-02-02 2015-03-24 Rambus Inc. On-die termination
US8570063B2 (en) 2011-10-25 2013-10-29 Micron Technology, Inc. Methods and apparatuses including an adjustable termination impedance ratio
IN2012DE00977A (zh) * 2012-03-30 2015-09-11 Intel Corp
US9117504B2 (en) 2013-07-03 2015-08-25 Micron Technology, Inc. Volume select for affecting a state of a non-selected memory volume
US9779039B2 (en) 2013-08-29 2017-10-03 Micron Technology, Inc. Impedance adjustment in a memory device
KR102219451B1 (ko) * 2014-09-22 2021-02-24 삼성전자주식회사 스토리지 컨트롤러, 이의 동작 방법 및 이를 포함하는 솔리드 스테이트 디스크
US9912498B2 (en) 2015-03-05 2018-03-06 Micron Technology, Inc. Testing impedance adjustment
US9621160B2 (en) 2015-03-05 2017-04-11 Micron Technology, Inc. Circuits for impedance adjustment having multiple termination devices with switchable resistances and methods of adjusting impedance
US10452973B2 (en) 2016-06-22 2019-10-22 International Business Machines Corporation Smart logic device
US10664424B2 (en) * 2017-11-02 2020-05-26 Texas Instruments Incorporated Digital bus activity monitor
KR102553266B1 (ko) * 2017-11-03 2023-07-07 삼성전자 주식회사 온-다이-터미네이션 회로를 포함하는 메모리 장치
US10720197B2 (en) 2017-11-21 2020-07-21 Samsung Electronics Co., Ltd. Memory device for supporting command bus training mode and method of operating the same
WO2020054040A1 (ja) 2018-09-13 2020-03-19 キオクシア株式会社 メモリシステム及び制御方法
KR20200058084A (ko) * 2018-11-19 2020-05-27 에스케이하이닉스 주식회사 반도체장치
US10607702B1 (en) * 2018-12-03 2020-03-31 Micron Technology, Inc. Responding to power loss
US11238909B2 (en) * 2019-08-14 2022-02-01 Micron Technology, Inc. Apparatuses and methods for setting operational parameters of a memory included in a memory module based on location information
US11232847B2 (en) * 2019-09-20 2022-01-25 Advanced Micro Devices, Inc. Methods and devices for testing multiple memory configurations
US11138137B2 (en) * 2020-01-20 2021-10-05 Neles Usa Inc. Self-learning apparatus for connecting inputs and outputs of a programmable logic controller to a field device
US11456022B2 (en) 2020-06-30 2022-09-27 Western Digital Technologies, Inc. Distributed grouped terminations for multiple memory integrated circuit systems
US11302645B2 (en) 2020-06-30 2022-04-12 Western Digital Technologies, Inc. Printed circuit board compensation structure for high bandwidth and high die-count memory stacks
EP4239675A1 (en) 2022-03-02 2023-09-06 Infineon Technologies Austria AG Semiconductor wafer with alignment mark indicating the wafer orientation and method for fabricating said semiconductor wafer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060050597A1 (en) * 2002-11-20 2006-03-09 Micron Technology, Inc. Active termination control through module register
US20070279084A1 (en) * 2006-06-02 2007-12-06 Kyung Suk Oh Integrated circuit with graduated on-die termination
CN101416166A (zh) * 2006-03-30 2009-04-22 英特尔公司 具有动态终端的存储系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5845047B2 (ja) * 1974-03-26 1983-10-06 株式会社日立製作所 共通信号伝送路を用いた情報伝送方式
JPS615177B2 (zh) * 1975-01-16 1986-02-17 Hitachi Ltd
KR930010990A (ko) * 1991-11-19 1993-06-23 김광호 반도체 메모리 장치에서의 스피드 향상을 위한 회로
US5701275A (en) * 1996-01-19 1997-12-23 Sgs-Thomson Microelectronics, Inc. Pipelined chip enable control circuitry and methodology
US6175891B1 (en) * 1997-04-23 2001-01-16 Micron Technology, Inc. System and method for assigning addresses to memory devices
US6587968B1 (en) * 1999-07-16 2003-07-01 Hewlett-Packard Company CAN bus termination circuits and CAN bus auto-termination methods
JP3799251B2 (ja) * 2001-08-24 2006-07-19 エルピーダメモリ株式会社 メモリデバイス及びメモリシステム
US7243290B2 (en) * 2003-07-11 2007-07-10 Micron Technology, Inc. Data encoding for fast CAM and TCAM access times
US7516281B2 (en) 2004-05-25 2009-04-07 Micron Technology, Inc. On-die termination snooping for 2T applications in a memory system implementing non-self-terminating ODT schemes
US7433992B2 (en) * 2004-11-18 2008-10-07 Intel Corporation Command controlling different operations in different chips
KR100674978B1 (ko) * 2005-06-27 2007-01-29 삼성전자주식회사 반도체 장치의 일부 어드레스 핀의 터미네이션 값을조절하는 방법 및 이를 이용한 반도체 장치
KR100734320B1 (ko) * 2006-06-16 2007-07-02 삼성전자주식회사 신호 라인을 공유하는 메모리 장치들의 온-다이 터미네이션제어 방법
KR100881131B1 (ko) * 2007-06-25 2009-02-02 주식회사 하이닉스반도체 온-다이 터미네이션 저항 측정장치 및 반도체 메모리 장치
US7965532B2 (en) * 2007-08-28 2011-06-21 Micron Technology, Inc. Enhanced performance memory systems and methods
US20110161553A1 (en) * 2009-12-30 2011-06-30 Nvidia Corporation Memory device wear-leveling techniques

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060050597A1 (en) * 2002-11-20 2006-03-09 Micron Technology, Inc. Active termination control through module register
CN101416166A (zh) * 2006-03-30 2009-04-22 英特尔公司 具有动态终端的存储系统
US20070279084A1 (en) * 2006-06-02 2007-12-06 Kyung Suk Oh Integrated circuit with graduated on-die termination

Also Published As

Publication number Publication date
TWI497525B (zh) 2015-08-21
US11379366B2 (en) 2022-07-05
JP2013541121A (ja) 2013-11-07
CN103098136B (zh) 2016-07-06
US9529713B2 (en) 2016-12-27
US20230016415A1 (en) 2023-01-19
US20140195773A1 (en) 2014-07-10
US20190057029A1 (en) 2019-02-21
US20170068617A1 (en) 2017-03-09
US10860479B2 (en) 2020-12-08
EP3382710A1 (en) 2018-10-03
TW201225105A (en) 2012-06-16
KR20130072239A (ko) 2013-07-01
JP5626669B2 (ja) 2014-11-19
US10152414B2 (en) 2018-12-11
WO2012021568A1 (en) 2012-02-16
US8688955B2 (en) 2014-04-01
KR101496593B1 (ko) 2015-02-26
EP2603916B1 (en) 2018-05-23
EP2603916A4 (en) 2014-05-14
US20120042148A1 (en) 2012-02-16
EP2603916A1 (en) 2013-06-19
EP3382710B1 (en) 2021-05-12
US20210173774A1 (en) 2021-06-10
CN103098136A (zh) 2013-05-08
CN106067312A (zh) 2016-11-02

Similar Documents

Publication Publication Date Title
CN106067312B (zh) 存储器装置以及终止存储器系统中的多个导体的方法
US10283200B2 (en) Impedance tuning between packaging and dies
CN100589204C (zh) 与控制器通信的存储单元、存储系统和集成电路及配置就绪/忙信号的方法
US9053066B2 (en) NAND flash memory interface
US10468073B2 (en) Transmission line optimization for multi-die systems
CN102467950A (zh) 伪开漏型输出驱动器、半导体存储器装置及其控制方法
US11456022B2 (en) Distributed grouped terminations for multiple memory integrated circuit systems
CN112400163B (zh) 存储器系统及控制方法
CN114333947A (zh) 存储芯片、存储控制器和该存储芯片的操作方法
US9710182B2 (en) Apparatuses and methods for a memory die architecture including an interface memory
US20090175115A1 (en) Memory device, method for accessing a memory device and method for its manufacturing
CN114822623A (zh) 存储器设备、存储器控制器以及存储设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant