KR20200058084A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20200058084A
KR20200058084A KR1020180142646A KR20180142646A KR20200058084A KR 20200058084 A KR20200058084 A KR 20200058084A KR 1020180142646 A KR1020180142646 A KR 1020180142646A KR 20180142646 A KR20180142646 A KR 20180142646A KR 20200058084 A KR20200058084 A KR 20200058084A
Authority
KR
South Korea
Prior art keywords
control signal
termination
termination control
circuit
impedance
Prior art date
Application number
KR1020180142646A
Other languages
English (en)
Other versions
KR102698034B1 (ko
Inventor
한민식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180142646A priority Critical patent/KR102698034B1/ko
Priority to US16/363,481 priority patent/US10560093B1/en
Priority to CN201910303753.2A priority patent/CN111199758B/zh
Publication of KR20200058084A publication Critical patent/KR20200058084A/ko
Application granted granted Critical
Publication of KR102698034B1 publication Critical patent/KR102698034B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

반도체장치는 모드레지스터라이트동작이 수행될 때 제1 선택터미네이션제어신호 및 제2 선택터미네이션제어신호를 저장하는 제1 모드레지스터; 상기 제1 선택터미네이션제어신호 및 터미네이션제어신호를 토대로 임피던스가 조절되는 제1 터미네이션회로; 및 상기 제2 선택터미네이션제어신호 및 상기 터미네이션제어신호를 토대로 임피던스가 조절되는 제2 터미네이션회로를 포함한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은 터미네이션동작을 수행하는 반도체장치에 관한 것이다.
반도체장치의 동작 속도가 증가하고, 소모 전력이 감소되면서 임피던스 미스매칭에 따라 반도체장치에 입력되는 신호에 왜곡이 발생될 수 있다. 반도체장치는 터미네이션동작을 통해 입출력패드의 임피던스를 조절하여 입력신호의 왜곡을 방지할 수 있다.
본 발명은 입출력패드 별로 임피던스를 조절할 수 있는 반도체장치를 제공한다.
이를 위해 본 발명은 모드레지스터라이트동작이 수행될 때 제1 선택터미네이션제어신호 및 제2 선택터미네이션제어신호를 저장하는 제1 모드레지스터; 상기 제1 선택터미네이션제어신호 및 터미네이션제어신호를 토대로 임피던스가 조절되는 제1 터미네이션회로; 및 상기 제2 선택터미네이션제어신호 및 상기 터미네이션제어신호를 토대로 임피던스가 조절되는 제2 터미네이션회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 제1 선택터미네이션제어신호 및 터미네이션제어신호를 토대로 임피던스가 조절되는 제1 터미네이션회로; 및 제2 선택터미네이션제어신호 및 상기 터미네이션제어신호를 토대로 임피던스가 조절되는 제2 터미네이션회로를 포함하는 반도체장치를 제공한다. 본 발명에서 상기 제1 터미네이션회로의 임피던스는 상기 제1 선택터미네이션제어신호가 활성화되는 경우 제1 저항값으로 설정되고, 상기 제2 터미네이션회로의 임피던스는 상기 제2 선택터미네이션제어신호가 활성화되는 경우 상기 제1 저항값으로 설정되며, 상기 제1 터미네이션회로의 임피던스 및 상기 제2 터미네이션회로의 임피던스는 상기 터미네이션제어신호의 로직레벨조합에 따라 동일하게 조절된다.
본 발명에 의하면 입출력패드 별로 임피던스를 다르게 조절함으로써, 입출력패드 사이의 크로스토크(cross talk)를 용이하게 측정할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블록도이다.
도 2는 도 1에 도시된 반도체장치에 포함된 제1 터미네이션회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 제1 터미네이션회로에 포함된 제1 터미네이션디코더의 일 실시예에 따른 회로도이다.
도 4는 도 3에 도시된 제1 터미네이션디코더의의 동작을 설명하기 위한 표이다.
도 5는 도 2에 도시된 제1 터미네이션회로에 포함된 제1 출력드라이버회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 6은 도 5에 도시된 제1 출력드라이버회로의 동작을 설명하기 위한 표이다.
도 7은 도 1에 도시된 반도체장치에 포함된 제2 터미네이션회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 8은 도 1에 도시된 반도체장치에 포함된 제3 터미네이션회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 9는 도 1에 도시된 반도체장치가 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체장치(100)는 어드레스버퍼(101), 커맨드입력회로(110), 클럭입력회로(120), 제1 모드레지스터(131), 제2 모드레지스터(132), 터미네이션제어회로(141), 제1 터미네이션회로(151), 제2 터미네이션회로(152) 및 제3 터미네이션회로(153)를 포함할 수 있다.
어드레스버퍼(101)는 어드레스(ADD<1:L>)를 버퍼링하여 버퍼어드레스(BADD<1:L>)를 생성할 수 있다. 어드레스(ADD<1:L>) 및 버퍼어드레스(BADD<1:L>)에 포함된 비트 수(L)는 실시예에 따라서 다양하게 설정될 수 있다.
커맨드입력회로(110)는 커맨드버퍼(111) 및 커맨드디코더(112)를 포함할 수 있다. 커맨드버퍼(111)는 커맨드(CMD<1:M>)를 버퍼링하여 버퍼커맨드(BCMD<1:M>)를 생성할 수 있다. 커맨드(CMD<1:M>) 및 버퍼커맨드(BCMD<1:M>)에 포함된 비트 수(M)는 실시예에 따라서 다양하게 설정될 수 있다. 커맨드디코더(112)는 버퍼커맨드(BCMD<1:M>)를 디코딩하여 모드레지스터라이트커맨드(MRW), 온다이터미네이션커맨드(ODT), 라이트커맨드(WT), 논타겟라이트커맨드(NT_WT) 및 논타겟리드커맨드(NT_RD)를 생성할 수 있다. 모드레지스터라이트커맨드(MRW)는 제1 모드레지스터(131) 및 제2 모드레지스터(132)에 정보를 저장하는 모드레지스터라이트동작을 수행하기 위해 발생될 수 있다. 온다이터미네이션커맨드(ODT)는 제1 터미네이션회로(151), 제2 터미네이션회로(152) 및 제3 터미네이션회로(153) 각각의 임피던스를 설정하기 위한 터미네이션동작을 수행하기 위해 발생될 수 있다. 라이트커맨드(WT)는 라이트동작을 수행하기 위해 발생될 수 있다. 논타겟라이트커맨드(NT_WT)는 다수의 랭크들 중 하나의 랭크에 대한 라이트동작이 수행될 때 라이트동작이 수행되지 않는 랭크들에서 발생될 수 있다. 논타겟리드커맨드(NT_RD)는 다수의 랭크들 중 하나의 랭크에 대한 리드동작이 수행될 때 리드동작이 수행되지 않는 랭크들에서 발생될 수 있다.
클럭입력회로(120)는 클럭버퍼(121) 및 내부클럭생성회로(122)를 포함할 수 있다. 클럭버퍼(121)는 클럭(CLK)을 버퍼링하여 버퍼클럭(BCLK)을 생성할 수 있다. 내부클럭생성회로(122)는 버퍼클럭(BCLK)으로부터 내부클럭(DLLCLK)을 생성할 수 있다. 내부클럭생성회로(122)는 지연고정루프(Delay Locked Loop)로 구현될 수 있다.
제1 모드레지스터(131)는 모드레지스터라이트커맨드(MRW)가 발생할 때 버퍼어드레스(BADD<1:L>)로부터 제1 선택터미네이션제어신호(SCNT1), 제2 선택터미네이션제어신호(SCNT2) 및 제3 선택터미네이션제어신호(SCNT3)를 추출하여 저장할 수 있다. 제1 선택터미네이션제어신호(SCNT1), 제2 선택터미네이션제어신호(SCNT2) 및 제3 선택터미네이션제어신호(SCNT3)의 활성화 여부는 버퍼어드레스(BADD<1:L>)의 로직레벨조합에 따라 결정될 수 있다. 제1 모드레지스터(131)는 버퍼어드레스(BADD<1:L>)로부터 추출된 제1 선택터미네이션제어신호(SCNT1)를 제1 터미네이션회로(151)로 출력할 수 있다. 제1 선택터미네이션제어신호(SCNT1)는 제1 터미네이션회로(151)의 임피던스를 제1 저항값으로 설정하기 위해 활성화될 수 있다. 제1 모드레지스터(131)는 버퍼어드레스(BADD<1:L>)로부터 추출된 제2 선택터미네이션제어신호(SCNT2)를 제2 터미네이션회로(152)로 출력할 수 있다. 제2 선택터미네이션제어신호(SCNT2)는 제2 터미네이션회로(152)의 임피던스를 제1 저항값으로 설정하기 위해 활성화될 수 있다. 제1 모드레지스터(131)는 버퍼어드레스(BADD<1:L>)로부터 추출된 제3 선택터미네이션제어신호(SCNT3)를 제3 터미네이션회로(153)로 출력할 수 있다. 제3 선택터미네이션제어신호(SCNT3)는 제3 터미네이션회로(153)의 임피던스를 제1 저항값으로 설정하기 위해 활성화될 수 있다. 제1 선택터미네이션제어신호(SCNT1), 제2 선택터미네이션제어신호(SCNT2) 및 제3 선택터미네이션제어신호(SCNT3)가 활성화되는 로직레벨은 실시예에 따라 다르게 설정될 수 있다.
제2 모드레지스터(132)는 모드레지스터라이트커맨드(MRW)가 발생할 때 버퍼어드레스(BADD<1:L>)로부터 제1 터미네이션플래그(RTT_PARK), 제2 터미네이션플래그(RTT_NOM) 및 제3 터미네이션플래그(RTT_WR)를 추출하여 저장할 수 있다. 제2 모드레지스터(132)는 버퍼어드레스(BADD<1:L>)로부터 추출된 제1 터미네이션플래그(RTT_PARK), 제2 터미네이션플래그(RTT_NOM) 및 제3 터미네이션플래그(RTT_WR)를 터미네이션제어신호생성회로(141)로 출력할 수 있다. 제1 터미네이션플래그(RTT_PARK)는 온다이터미네이션커맨드(ODT)가 발생되지 않는 상태에서 제1 터미네이션회로(151), 제2 터미네이션회로(152) 및 제3 터미네이션회로(153) 각각의 임피던스를 제2 저항값으로 설정하기 위해 발생될 수 있다. 제2 터미네이션플래그(RTT_NOM)는 라이트커맨드(WT)가 발생되지 않고, 온다이터미네이션커맨드(ODT)가 발생될 때 제1 터미네이션회로(151), 제2 터미네이션회로(152) 및 제3 터미네이션회로(153) 각각의 임피던스를 제3 저항값으로 설정하기 위해 발생될 수 있다. 제2 터미네이션플래그(RTT_NOM)는 논타겟라이트커맨드(NT_WT) 또는 논타겟리드커맨드(NT_RD)가 발생되고, 온다이터미네이션커맨드(ODT)가 발생될 때 제1 터미네이션회로(151), 제2 터미네이션회로(152) 및 제3 터미네이션회로(153) 각각의 임피던스를 제3 저항값으로 설정하기 위해 발생될 수 있다. 제3 터미네이션플래그(RTT_WR)는 라이트커맨드(WT) 및 온다이터미네이션커맨드(ODT)가 발생될 때 제1 터미네이션회로(151), 제2 터미네이션회로(152) 및 제3 터미네이션회로(153) 각각의 임피던스를 제4 저항값으로 설정하기 위해 발생될 수 있다. 본 실시예에서 제2 저항값, 제3 저항값 및 제4 저항값은 각각 다르게 설정될 수 있다. 본 실시예에서 제2 저항값, 제3 저항값 및 제4 저항값은 제1 저항값과 다르게 설정될 수 있다. 본 실시예에서 버퍼어드레스(BADD<1:L>)에 포함된 비트들 중 제1 터미네이션플래그(RTT_PARK), 제2 터미네이션플래그(RTT_NOM) 및 제3 터미네이션플래그(RTT_WR)를 추출하기 위한 비트들과 버퍼어드레스(BADD<1:L>)에 포함된 비트들 중 제1 선택터미네이션제어신호(SCNT1), 제2 선택터미네이션제어신호(SCNT2) 및 제3 선택터미네이션제어신호(SCNT3)를 추출하기 위한 비트들은 다르게 설정될 수 있다.
터미네이션제어회로(141)는 온다이터미네이션커맨드(ODT)가 발생되지 않을 때 제1 터미네이션플래그(RTT_PARK)에 의해 제1 로직레벨조합을 갖는 터미네이션제어신호(TCNT<1:3>)를 생성할 수 있다. 터미네이션제어회로(141)는 라이트커맨드(WT)가 발생되지 않고, 온다이터미네이션커맨드(ODT)가 발생될 때 제2 터미네이션플래그(RTT_NOM)에 의해 제2 로직레벨조합을 갖는 터미네이션제어신호(TCNT<1:3>)를 생성할 수 있다. 터미네이션제어회로(141)는 논타겟라이트커맨드(NT_WT) 또는 논타겟리드커맨드(NT_RD)가 발생되고, 온다이터미네이션커맨드(ODT)가 발생될 때 제2 터미네이션플래그(RTT_NOM)에 의해 제2 로직레벨조합을 갖는 터미네이션제어신호(TCNT<1:3>)를 생성할 수 있다. 터미네이션제어회로(141)는 라이트커맨드(WT) 및 온다이터미네이션커맨드(ODT)가 발생될 때 제3 터미네이션플래그(RTT_WR)에 의해 제3 로직레벨조합을 갖는 터미네이션제어신호(TCNT<1:3>)를 생성할 수 있다. 터미네이션제어신호(TCNT<1:3>)의 제1 로직레벨조합, 제2 로직레벨조합 및 제3 로직레벨조합은 실시예에 따라서 다양하게 설정될 수 있다.
제1 터미네이션회로(151)의 임피던스는 제1 선택터미네이션제어신호(SCNT1)가 활성화될 때 제1 저항값으로 설정될 수 있다. 제1 터미네이션회로(151)의 임피던스는 제1 로직레벨조합을 갖는 터미네이션제어신호(TCNT<1:3>)가 입력될 때 제2 저항값으로 설정될 수 있다. 제1 터미네이션회로(151)의 임피던스는 제2 로직레벨조합을 갖는 터미네이션제어신호(TCNT<1:3>)가 입력될 때 제3 저항값으로 설정될 수 있다. 제1 터미네이션회로(151)의 임피던스는 제3 로직레벨조합을 갖는 터미네이션제어신호(TCNT<1:3>)가 입력될 때 제4 저항값으로 설정될 수 있다. 제1 터미네이션회로(151)의 보다 구체적인 구성 및 동작에 대한 설명은 도 2 내지 도 6을 참고하여 후술한다.
제2 터미네이션회로(152)의 임피던스는 제2 선택터미네이션제어신호(SCNT2)가 활성화될 때 제1 저항값으로 설정될 수 있다. 제2 터미네이션회로(152)의 임피던스는 제1 로직레벨조합을 갖는 터미네이션제어신호(TCNT<1:3>)가 입력될 때 제2 저항값으로 설정될 수 있다. 제2 터미네이션회로(152)의 임피던스는 제2 로직레벨조합을 갖는 터미네이션제어신호(TCNT<1:3>)가 입력될 때 제3 저항값으로 설정될 수 있다. 제2 터미네이션회로(152)의 임피던스는 제3 로직레벨조합을 갖는 터미네이션제어신호(TCNT<1:3>)가 입력될 때 제4 저항값으로 설정될 수 있다. 제2 터미네이션회로(152)의 보다 구체적인 구성 및 동작에 대한 설명은 도 7을 참고하여 후술한다.
제3 터미네이션회로(153)의 임피던스는 제3 선택터미네이션제어신호(SCNT3)가 활성화될 때 제1 저항값으로 설정될 수 있다. 제3 터미네이션회로(153)의 임피던스는 제1 로직레벨조합을 갖는 터미네이션제어신호(TCNT<1:3>)가 입력될 때 제2 저항값으로 설정될 수 있다. 제3 터미네이션회로(153)의 임피던스는 제2 로직레벨조합을 갖는 터미네이션제어신호(TCNT<1:3>)가 입력될 때 제3 저항값으로 설정될 수 있다. 제3 터미네이션회로(153)의 임피던스는 제3 로직레벨조합을 갖는 터미네이션제어신호(TCNT<1:3>)가 입력될 때 제4 저항값으로 설정될 수 있다. 제3 터미네이션회로(153)의 보다 구체적인 구성 및 동작에 대한 설명은 도 8을 참고하여 후술한다.
도 2를 참고하면 제1 터미네이션회로(151)는 제1 터미네이션디코더(21), 제1 출력드라이버회로(22) 및 제1 출력패드(23)를 포함할 수 있다.
제1 터미네이션디코더(21)는 터미네이션제어신호(TCNT<1:3>) 및 제1 선택터미네이션제어신호(SCNT1)를 토대로 제1 구동제어신호(DRV_CNT1<1:4>)를 생성할 수 있다. 제1 터미네이션디코더(21)는 제1 선택터미네이션제어신호(SCNT1)가 활성화될 때 모두 활성화되는 비트들을 포함하는 제1 구동제어신호(DRV_CNT1<1:4>)를 생성할 수 있다. 제1 터미네이션디코더(21)는 터미네이션제어신호(TCNT<1:3>)의 로직레벨조합에 따라 활성화 여부가 조절되는 비트들을 포함하는 제1 구동제어신호(DRV_CNT1<1:4>)를 생성할 수 있다. 제1 구동제어신호(DRV_CNT1<1:4>)에 포함된 비트들이 활성화되는 로직레벨은 실시예에 따라서 다르게 설정될 수 있다. 제1 터미네이션디코더(21)의 구성 및 동작에 대한 구체적인 설명은 도 3 및 도 4를 참고하여 후술한다.
제1 출력드라이버회로(22)는 제1 출력패드(23)에 연결되고, 제1 구동제어신호(DRV_CNT1<1:4>)에 의해 조절되는 임피던스를 갖는다. 제1 출력드라이버회로(22)는 다수의 단위저항들(미도시)을 포함한다. 제1 출력드라이버회로(22)의 임피던스는 제1 구동제어신호(DRV_CNT1<1:4>)에 포함된 비트들 중 활성화된 비트들에 의해 선택된 단위저항들에 의해 결정되는 저항값으로 설정될 수 있다. 제1 출력드라이버회로(22)의 구성 및 동작에 대한 구체적인 설명은 도 5 및 도 6을 참고하여 후술한다.
도 3을 참고하면 제1 터미네이션디코더(21)는 노어게이트(NOR21), 낸드게이트들(NAND21~NAND25), 인버터들(IV21~IV23)을 포함할 수 있다. 노어게이트(NOR21)는 터미네이션제어신호의 제3 비트(TCNT<3>) 및 터미네이션제어신호의 제2 비트(TCNT<2>)를 입력받아 부정논리합 연산을 수행할 수 있다. 인버터(IV21)는 터미네이션제어신호의 제3 비트(TCNT<3>)를 반전버퍼링하여 출력할 수 있다. 낸드게이트들(NAND21)는 터미네이션제어신호의 제3 비트(TCNT<3>) 및 터미네이션제어신호의 제2 비트(TCNT<2>)를 입력받아 부정논리곱 연산을 수행할 수 있다. 인버터(IV22)는 터미네이션제어신호의 제1 비트(TCNT<1>)를 반전버퍼링하여 출력할 수 있다. 인버터(IV23)는 제1 선택터미네이션제어신호(SCNT1)를 반전버퍼링하여 출력할 수 있다. 낸드게이트들(NAND22)는 노어게이트(NOR21)의 출력신호 및 인버터(IV23)의 출력신호를 입력받아 부정논리곱 연산을 수행할 수 있다. 낸드게이트들(NAND23)는 인버터(IV21)의 출력신호 및 인버터(IV23)의 출력신호를 입력받아 부정논리곱 연산을 수행할 수 있다. 낸드게이트들(NAND24)는 낸드게이트들(NAND21)의 출력신호 및 인버터(IV23)의 출력신호를 입력받아 부정논리곱 연산을 수행할 수 있다. 낸드게이트들(NAND25)는 인버터(IV22)의 출력신호 및 인버터(IV23)의 출력신호를 입력받아 부정논리곱 연산을 수행할 수 있다.
제1 터미네이션디코더(21)는 제1 선택터미네이션제어신호(SCNT1)가 로직하이레벨로 활성화될 때 제1 구동제어신호(DRV_CNT1<1:4>)에 포함된 비트들을 모두 활성화시킬 수 있다. 제1 터미네이션디코더(21)는 제1 선택터미네이션제어신호(SCNT1)가 로직로우레벨로 비활성화되고 터미네이션제어신호(TCNT<1:3>)의 로직레벨조합에 따라 활성화 여부가 조절되는 비트들을 포함하는 제1 구동제어신호(DRV_CNT1<1:4>)를 생성할 수 있다. 제1 선택터미네이션제어신호(SCNT1)의 활성화 여부 및 터미네이션제어신호(TCNT<1:3>)의 로직레벨조합에 따라 생성되는 제1 구동제어신호(DRV_CNT1<1:4>)의 로직레벨조합을 도 4를 참고하여 구체적으로 살펴보면 다음과 같다.
도 4에 도시된 바와 같이, 제1 선택터미네이션제어신호(SCNT1)가 'L'로 비활성화되고, 터미네이션제어신호(TCNT<1:3>)가 'L, L, L'로 설정된 상태에서 제1 구동제어신호(DRV_CNT1<1:4>)는 'L, L, L, L'로 생성된다. 터미네이션제어신호(TCNT<1:3>)가 'L, L, L'로 설정된 상태라함은 터미네이션제어신호의 제1 비트(TCNT<1>)가 로직로우레벨이고, 터미네이션제어신호의 제2 비트(TCNT<2>)가 로직로우레벨이며, 터미네이션제어신호의 제3 비트(TCNT<3>)가 로직로우레벨임을 의미한다. 제1 구동제어신호(DRV_CNT1<1:4>)가 'L, L, L, L'인 경우라함은 제1 구동제어신호의 제1 비트(DRV_CNT1<1>)가 로직로우레벨로 비활성화되고, 제1 구동제어신호의 제2 비트(DRV_CNT1<2>)가 로직로우레벨로 비활성화되며, 제1 구동제어신호의 제3 비트(DRV_CNT1<3>)가 로직로우레벨로 비활성화되고, 제1 구동제어신호의 제4 비트(DRV_CNT1<4>)가 로직로우레벨로 비활성화된 상태임을 의미한다.
도 4에 도시된 바와 같이, 제1 선택터미네이션제어신호(SCNT1)가 'L'로 비활성화되고, 터미네이션제어신호(TCNT<1:3>)가 'H, L, L'로 설정된 상태에서 제1 구동제어신호(DRV_CNT1<1:4>)는 'L, L, L, H'로 생성된다. 터미네이션제어신호(TCNT<1:3>)가 'H, L, L'로 설정된 상태라함은 터미네이션제어신호의 제1 비트(TCNT<1>)가 로직하이레벨이고, 터미네이션제어신호의 제2 비트(TCNT<2>)가 로직로우레벨이며, 터미네이션제어신호의 제3 비트(TCNT<3>)가 로직로우레벨임을 의미한다. 제1 구동제어신호(DRV_CNT1<1:4>)가 'L, L, L, H'인 경우라함은 제1 구동제어신호의 제1 비트(DRV_CNT1<1>)가 로직로우레벨로 비활성화되고, 제1 구동제어신호의 제2 비트(DRV_CNT1<2>)가 로직로우레벨로 비활성화되며, 제1 구동제어신호의 제3 비트(DRV_CNT1<3>)가 로직로우레벨로 비활성화되고, 제1 구동제어신호의 제4 비트(DRV_CNT1<4>)가 로직하이레벨로 활성화된 상태임을 의미한다.
도 4에 도시된 바와 같이, 제1 선택터미네이션제어신호(SCNT1)가 'L'로 비활성화되고 터미네이션제어신호(TCNT<1:3>)가 'L, H, L'로 설정된 상태에서 제1 구동제어신호(DRV_CNT1<1:4>)는 'H, L, L, L'로 생성된다. 터미네이션제어신호(TCNT<1:3>)가 'L, H, L'로 설정된 상태라함은 터미네이션제어신호의 제1 비트(TCNT<1>)가 로직로우레벨이고, 터미네이션제어신호의 제2 비트(TCNT<2>)가 로직하이레벨이며, 터미네이션제어신호의 제3 비트(TCNT<3>)가 로직로우레벨임을 의미한다. 제1 구동제어신호(DRV_CNT1<1:4>)가 'H, L, L, L'인 경우라함은 제1 구동제어신호의 제1 비트(DRV_CNT1<1>)가 로직하이레벨로 활성화되고, 제1 구동제어신호의 제2 비트(DRV_CNT1<2>)가 로직로우레벨로 비활성화되며, 제1 구동제어신호의 제3 비트(DRV_CNT1<3>)가 로직로우레벨로 비활성화되고, 제1 구동제어신호의 제4 비트(DRV_CNT1<4>)가 로직로우레벨로 비활성화된 상태임을 의미한다.
도 4에 도시된 바와 같이, 제1 선택터미네이션제어신호(SCNT1)가 'L'로 비활성화되고 터미네이션제어신호(TCNT<1:3>)가 'H, H, L'로 설정된 상태에서 제1 구동제어신호(DRV_CNT1<1:4>)는 'H, L, L, H'로 생성된다. 터미네이션제어신호(TCNT<1:3>)가 'H, H, L'로 설정된 상태라함은 터미네이션제어신호의 제1 비트(TCNT<1>)가 로직하이레벨이고, 터미네이션제어신호의 제2 비트(TCNT<2>)가 로직하이레벨이며, 터미네이션제어신호의 제3 비트(TCNT<3>)가 로직로우레벨임을 의미한다. 제1 구동제어신호(DRV_CNT1<1:4>)가 'H, L, L, H'인 경우라함은 제1 구동제어신호의 제1 비트(DRV_CNT1<1>)가 로직하이레벨로 활성화되고, 제1 구동제어신호의 제2 비트(DRV_CNT1<2>)가 로직로우레벨로 비활성화되며, 제1 구동제어신호의 제3 비트(DRV_CNT1<3>)가 로직로우레벨로 비활성화되고, 제1 구동제어신호의 제4 비트(DRV_CNT1<4>)가 로직하이레벨로 활성화된 상태임을 의미한다.
도 4에 도시된 바와 같이, 제1 선택터미네이션제어신호(SCNT1)가 'L'로 비활성화되고 터미네이션제어신호(TCNT<1:3>)가 'L, L, H'로 설정된 상태에서 제1 구동제어신호(DRV_CNT1<1:4>)는 'H, H, L, L'로 생성된다. 터미네이션제어신호(TCNT<1:3>)가 'L, L, H'로 설정된 상태라함은 터미네이션제어신호의 제1 비트(TCNT<1>)가 로직로우레벨이고, 터미네이션제어신호의 제2 비트(TCNT<2>)가 로직로우레벨이며, 터미네이션제어신호의 제3 비트(TCNT<3>)가 로직하이레벨임을 의미한다. 제1 구동제어신호(DRV_CNT1<1:4>)가 'H, H, L, L'인 경우라함은 제1 구동제어신호의 제1 비트(DRV_CNT1<1>)가 로직하이레벨로 활성화되고, 제1 구동제어신호의 제2 비트(DRV_CNT1<2>)가 로직하이레벨로 활성화되며, 제1 구동제어신호의 제3 비트(DRV_CNT1<3>)가 로직로우레벨로 비활성화되고, 제1 구동제어신호의 제4 비트(DRV_CNT1<4>)가 로직로우레벨로 비활성화된 상태임을 의미한다.
도 4에 도시된 바와 같이, 제1 선택터미네이션제어신호(SCNT1)가 'L'로 비활성화되고 터미네이션제어신호(TCNT<1:3>)가 'H, L, H'로 설정된 상태에서 제1 구동제어신호(DRV_CNT1<1:4>)는 'H, H, L, H'로 생성된다. 터미네이션제어신호(TCNT<1:3>)가 'H, L, H'로 설정된 상태라함은 터미네이션제어신호의 제1 비트(TCNT<1>)가 로직하이레벨이고, 터미네이션제어신호의 제2 비트(TCNT<2>)가 로직로우레벨이며, 터미네이션제어신호의 제3 비트(TCNT<3>)가 로직하이레벨임을 의미한다. 제1 구동제어신호(DRV_CNT1<1:4>)가 'H, H, L, H'인 경우라함은 제1 구동제어신호의 제1 비트(DRV_CNT1<1>)가 로직하이레벨로 활성화되고, 제1 구동제어신호의 제2 비트(DRV_CNT1<2>)가 로직하이레벨로 활성화되며, 제1 구동제어신호의 제3 비트(DRV_CNT1<3>)가 로직로우레벨로 비활성화되고, 제1 구동제어신호의 제4 비트(DRV_CNT1<4>)가 로직하이레벨로 활성화된 상태임을 의미한다.
도 4에 도시된 바와 같이, 제1 선택터미네이션제어신호(SCNT1)가 'L'로 비활성화되고 터미네이션제어신호(TCNT<1:3>)가 'L, H, H'로 설정된 상태에서 제1 구동제어신호(DRV_CNT1<1:4>)는 'H, H, H, L'로 생성된다. 터미네이션제어신호(TCNT<1:3>)가 'L, H, H'로 설정된 상태라함은 터미네이션제어신호의 제1 비트(TCNT<1>)가 로직로우레벨이고, 터미네이션제어신호의 제2 비트(TCNT<2>)가 로직하이레벨이며, 터미네이션제어신호의 제3 비트(TCNT<3>)가 로직하이레벨임을 의미한다. 제1 구동제어신호(DRV_CNT1<1:4>)가 'H, H, H, L'인 경우라함은 제1 구동제어신호의 제1 비트(DRV_CNT1<1>)가 로직하이레벨로 활성화되고, 제1 구동제어신호의 제2 비트(DRV_CNT1<2>)가 로직하이레벨로 활성화되며, 제1 구동제어신호의 제3 비트(DRV_CNT1<3>)가 로직하이레벨로 활성화되고, 제1 구동제어신호의 제4 비트(DRV_CNT1<4>)가 로직로우레벨로 비활성화된 상태임을 의미한다.
도 4에 도시된 바와 같이, 제1 선택터미네이션제어신호(SCNT1)가 'L'로 비활성화되고 터미네이션제어신호(TCNT<1:3>)가 'H, H, H'로 설정된 상태에서 제1 구동제어신호(DRV_CNT1<1:4>)는 'H, H, H, H'로 생성된다. 터미네이션제어신호(TCNT<1:3>)가 'H, H, H'로 설정된 상태라함은 터미네이션제어신호의 제1 비트(TCNT<1>)가 로직하이레벨이고, 터미네이션제어신호의 제2 비트(TCNT<2>)가 로직하이레벨이며, 터미네이션제어신호의 제3 비트(TCNT<3>)가 로직하이레벨임을 의미한다. 제1 구동제어신호(DRV_CNT1<1:4>)가 'H, H, H, H'인 경우라함은 제1 구동제어신호의 제1 비트(DRV_CNT1<1>)가 로직하이레벨로 활성화되고, 제1 구동제어신호의 제2 비트(DRV_CNT1<2>)가 로직하이레벨로 활성화되며, 제1 구동제어신호의 제3 비트(DRV_CNT1<3>)가 로직하이레벨로 활성화되고, 제1 구동제어신호의 제4 비트(DRV_CNT1<4>)가 로직하이레벨로 활성화된 상태임을 의미한다.
도 4에 도시된 바와 같이, 제1 선택터미네이션제어신호(SCNT1)가 'H'로 활성화된 상태에서 제1 구동제어신호(DRV_CNT1<1:4>)는 'H, H, H, H'로 생성된다.
도 5를 참고하면 제1 출력드라이버회로(22)는 제1 출력드라이버(31), 제2 출력드라이버(32), 제3 출력드라이버(33), 제4 출력드라이버(34), 제5 출력드라이버(35), 제6 출력드라이버(36) 및 제7 출력드라이버(37)를 포함할 수 있다. 제1 출력드라이버(31)는 제1 구동제어신호의 제1 비트(DRV_CNT1<1>)가 로직하이레벨로 활성화될 때 턴온될 수 있다. 제1 출력드라이버(31)가 턴온될 때 제1 출력드라이버(31)의 임피던스는 단위저항값으로 설정될 수 있다. 제2 출력드라이버(32)는 제1 구동제어신호의 제2 비트(DRV_CNT1<2>)가 로직하이레벨로 활성화될 때 턴온될 수 있다. 제2 출력드라이버(32)가 턴온될 때 제2 출력드라이버(32)의 임피던스는 단위저항값으로 설정될 수 있다. 제3 출력드라이버(33)는 제1 구동제어신호의 제2 비트(DRV_CNT1<2>)가 로직하이레벨로 활성화될 때 턴온될 수 있다. 제3 출력드라이버(33)가 턴온될 때 제3 출력드라이버(33)의 임피던스는 단위저항값으로 설정될 수 있다. 제4 출력드라이버(34)는 제1 구동제어신호의 제3 비트(DRV_CNT1<3>)가 로직하이레벨로 활성화될 때 턴온될 수 있다. 제4 출력드라이버(34)가 턴온될 때 제4 출력드라이버(34)의 임피던스는 단위저항값으로 설정될 수 있다. 제5 출력드라이버(35)는 제1 구동제어신호의 제3 비트(DRV_CNT1<3>)가 로직하이레벨로 활성화될 때 턴온될 수 있다. 제5 출력드라이버(35)가 턴온될 때 제5 출력드라이버(35)의 임피던스는 단위저항값으로 설정될 수 있다. 제6 출력드라이버(36)는 제1 구동제어신호의 제4 비트(DRV_CNT1<4>)가 로직하이레벨로 활성화될 때 턴온될 수 있다. 제6 출력드라이버(36)가 턴온될 때 제6 출력드라이버(36)의 임피던스는 단위저항값으로 설정될 수 있다. 제7 출력드라이버(37)는 제1 구동제어신호의 제4 비트(DRV_CNT1<4>)가 로직하이레벨로 활성화될 때 턴온될 수 있다. 제7 출력드라이버(37)가 턴온될 때 제7 출력드라이버(37)의 임피던스는 단위저항값으로 설정될 수 있다.
제1 출력드라이버(31), 제2 출력드라이버(32), 제3 출력드라이버(33), 제4 출력드라이버(34), 제5 출력드라이버(35), 제6 출력드라이버(36) 및 제7 출력드라이버(37) 각각은 제1 출력패드(도 2의 23)에 병렬 연결될 수 있다. 제1 출력드라이버회로(22)의 임피던스는 제1 출력드라이버(31), 제2 출력드라이버(32), 제3 출력드라이버(33), 제4 출력드라이버(34), 제5 출력드라이버(35), 제6 출력드라이버(36) 및 제7 출력드라이버(37) 각각의 턴온 여부에 따라 임피던스가 결정될 수 있다. 제1 출력드라이버회로(22)의 임피던스가 설정되는 동작을 도 6을 참고하여 구체적으로 살펴보면 다음과 같다.
도 6에 도시된 바와 같이, 제1 구동제어신호의 제1 비트(DRV_CNT1<1>)가 로직하이레벨로 활성화될 때 제1 출력드라이버(31)가 턴온되어 제1 출력드라이버회로(22)의 임피던스는 단위저항값(RU)로 설정될 수 있다. 예를 들어, 단위저항값(RU)은 240Ω으로 설정된 경우 제1 출력드라이버회로(22)의 임피던스는 240Ω으로 설정된다.
도 6에 도시된 바와 같이, 제1 구동제어신호의 제4 비트(DRV_CNT1<4>)가 로직하이레벨로 활성화될 때 제1 출력패드(도 2의 23)에 병렬 연결된 제6 출력드라이버(36) 및 제7 출력드라이버(37)가 턴온되어 제1 출력드라이버회로(22)의 임피던스는 단위저항값(RU)/2으로 설정될 수 있다. 예를 들어, 단위저항값(RU)이 240Ω으로 설정된 경우 제1 출력드라이버회로(22)의 임피던스는 120Ω으로 설정된다.
도 6에 도시된 바와 같이, 제1 구동제어신호의 제1 비트(DRV_CNT1<1>) 및 제1 구동제어신호의 제2 비트(DRV_CNT1<2>)가 로직하이레벨로 활성화될 때 제1 출력패드(도 2의 23)에 병렬 연결된 제1 출력드라이버(31), 제2 출력드라이버(32) 및 제3 출력드라이버(33)가 턴온되어 제1 출력드라이버회로(22)의 임피던스는 단위저항값(RU)/3으로 설정될 수 있다. 예를 들어, 단위저항값(RU)이 240Ω으로 설정된 경우 제1 출력드라이버회로(22)의 임피던스는 80Ω으로 설정된다.
도 6에 도시된 바와 같이, 제1 구동제어신호의 제1 비트(DRV_CNT1<1>), 제1 구동제어신호의 제2 비트(DRV_CNT1<2>) 및 제1 구동제어신호의 제3 비트(DRV_CNT1<3>)가 로직하이레벨로 활성화될 때 제1 출력패드(도 2의 23)에 병렬 연결된 제1 출력드라이버(31), 제2 출력드라이버(32), 제3 출력드라이버(33), 제4 출력드라이버(34) 및 제5 출력드라이버(35)가 턴온되어 제1 출력드라이버회로(22)의 임피던스는 단위저항값(RU)/5으로 설정될 수 있다. 예를 들어, 단위저항값(RU)이 240Ω으로 설정된 경우 제1 출력드라이버회로(22)의 임피던스는 48Ω으로 설정된다.
도 6에 도시된 바와 같이, 제1 구동제어신호의 제1 비트(DRV_CNT1<1>), 제1 구동제어신호의 제2 비트(DRV_CNT1<2>), 제1 구동제어신호의 제3 비트(DRV_CNT1<3>) 및 제1 구동제어신호의 제4 비트(DRV_CNT1<4>)가 로직하이레벨로 활성화될 때 제1 출력패드(도 2의 23)에 병렬 연결된 제1 출력드라이버(31), 제2 출력드라이버(32), 제3 출력드라이버(33), 제4 출력드라이버(34), 제5 출력드라이버(35), 제6 출력드라이버(36) 및 제7 출력드라이버(37)가 턴온되어 제1 출력드라이버회로(22)의 임피던스는 단위저항값(RU)/7로 설정될 수 있다. 예를 들어, 단위저항값(RU)이 240Ω으로 설정된 경우 제1 출력드라이버회로(22)의 임피던스는 약 34Ω으로 설정된다.
도 7을 참고하면 제2 터미네이션회로(152)는 제2 터미네이션디코더(41), 제2 출력드라이버회로(42) 및 제2 출력패드(43)를 포함할 수 있다.
제2 터미네이션디코더(41)는 터미네이션제어신호(TCNT<1:3>) 및 제2 선택터미네이션제어신호(SCNT2)를 토대로 제2 구동제어신호(DRV_CNT2<1:4>)를 생성할 수 있다. 제2 터미네이션디코더(41)는 제2 선택터미네이션제어신호(SCNT2)가 활성화될 때 모두 활성화되는 비트들을 포함하는 제2 구동제어신호(DRV_CNT2<1:4>)를 생성할 수 있다. 제2 터미네이션디코더(41)는 터미네이션제어신호(TCNT<1:3>)의 로직레벨조합에 따라 활성화 여부가 조절되는 비트들을 포함하는 제2 구동제어신호(DRV_CNT2<1:4>)를 생성할 수 있다. 제2 구동제어신호(DRV_CNT2<1:4>)에 포함된 비트들이 활성화되는 로직레벨은 실시예에 따라서 다르게 설정될 수 있다. 제2 터미네이션디코더(41)는 앞서 도 3 및 도 4에서 설명된 제1 터미네이션디코더(21)와 유사하므로 제2 터미네이션디코더(41)의 구성 및 동작에 대한 구체적인 설명은 생략한다.
제2 출력드라이버회로(42)는 제2 출력패드(43)에 연결되고, 제2 구동제어신호(DRV_CNT2<1:4>)에 의해 조절되는 임피던스를 갖는다. 제2 출력드라이버회로(42)는 다수의 단위저항들(미도시)을 포함한다. 제2 출력드라이버회로(42)의 임피던스는 제2 구동제어신호(DRV_CNT2<1:4>)에 포함된 비트들 중 활성화된 비트들에 의해 선택된 단위저항들에 의해 결정되는 저항값으로 설정될 수 있다. 제2 출력드라이버회로(42)는 앞서 도 5 및 도 6에서 설명된 제1 출력드라이버(22)와 유사하므로 제2 출력드라이버회로(42)의 구성 및 동작에 대한 구체적인 설명은 생략한다.
도 8을 참고하면 제3 터미네이션회로(153)는 제3 터미네이션디코더(51), 제3 출력드라이버회로(52) 및 제3 출력패드(53)를 포함할 수 있다.
제3 터미네이션디코더(51)는 터미네이션제어신호(TCNT<1:3>) 및 제3 선택터미네이션제어신호(SCNT3)를 토대로 제3 구동제어신호(DRV_CNT3<1:4>)를 생성할 수 있다. 제3 터미네이션디코더(51)는 제3 선택터미네이션제어신호(SCNT3)가 활성화될 때 모두 활성화되는 비트들을 포함하는 제3 구동제어신호(DRV_CNT3<1:4>)를 생성할 수 있다. 제3 터미네이션디코더(51)는 터미네이션제어신호(TCNT<1:3>)의 로직레벨조합에 따라 활성화 여부가 조절되는 비트들을 포함하는 제3 구동제어신호(DRV_CNT3<1:4>)를 생성할 수 있다. 제3 구동제어신호(DRV_CNT3<1:4>)에 포함된 비트들이 활성화되는 로직레벨은 실시예에 따라서 다르게 설정될 수 있다. 제3 터미네이션디코더(51)는 앞서 도 3 및 도 4에서 설명된 제1 터미네이션디코더(21)와 유사하므로 제3 터미네이션디코더(51)의 구성 및 동작에 대한 구체적인 설명은 생략한다.
제3 출력드라이버회로(52)는 제3 출력패드(53)에 연결되고, 제3 구동제어신호(DRV_CNT3<1:4>)에 의해 조절되는 임피던스를 갖는다. 제3 출력드라이버회로(52)는 다수의 단위저항들(미도시)을 포함한다. 제3 출력드라이버회로(52)의 임피던스는 제3 구동제어신호(DRV_CNT3<1:4>)에 포함된 비트들 중 활성화된 비트들에 의해 선택된 단위저항들에 의해 결정되는 저항값으로 설정될 수 있다. 제3 출력드라이버회로(52)는 앞서 도 5 및 도 6에서 설명된 제1 출력드라이버(22)와 유사하므로 제3 출력드라이버회로(52)의 구성 및 동작에 대한 구체적인 설명은 생략한다.
이상 살펴본 바와 같이 구성된 반도체장치(100)에 있어 제1 터미네이션회로(151), 제2 터미네이션회로(152) 및 제3 터미네이션회로(153) 각각의 임피던스를 조절하기 위한 동작을 살펴보면 다음과 같다.
모드레지스터라이트동작이 수행될 때 제1 선택터미네이션제어신호(SCNT1), 제2 선택터미네이션제어신호(SCNT2) 및 제3 선택터미네이션제어신호(SCNT3) 중 제1 선택터미네이션제어신호(SCNT1)만 활성화된 상태로 설정되는 경우 제1 터미네이션회로(151)의 임피던스는 반도체장치(100)의 동작에 관계없이 제1 저항값으로 설정된다. 예를 들어, 반도체장치(100)의 동작에 따라 설정되는 터미네이션제어신호(TCNT<1:3>)의 로직레벨에 따라 제2 터미네이션회로(152) 및 제3 터미네이션회로(153)의 임피던스가 제2 저항값으로 설정되더라도, 제1 터미네이션회로(151)의 임피던스는 활성화된 제1 선택터미네이션제어신호(SCNT1)에 의해 제1 저항값으로 설정될 수 있다.
모드레지스터라이트동작이 수행될 때 제1 선택터미네이션제어신호(SCNT1), 제2 선택터미네이션제어신호(SCNT2) 및 제3 선택터미네이션제어신호(SCNT3) 중 제1 선택터미네이션제어신호(SCNT1) 및 제2 선택터미네이션제어신호(SCNT2) 활성화된 상태로 설정되는 경우 제1 터미네이션회로(151) 및 제2 터미네이션회로(152)의 임피던스는 반도체장치(100)의 동작에 관계없이 제1 저항값으로 설정된다. 예를 들어, 반도체장치(100)의 동작에 따라 설정되는 터미네이션제어신호(TCNT<1:3>)의 로직레벨에 따라 제3 터미네이션회로(153)의 임피던스가 제2 저항값으로 설정되더라도, 제1 터미네이션회로(151) 및 제2 터미네이션회로(152)의 임피던스는 활성화된 제1 선택터미네이션제어신호(SCNT1)에 의해 제1 저항값으로 설정될 수 있다.
이상을 정리하면 본 실시예에 따른 반도체장치(100)는 선택터미네이션제어신호(SCNT1), 제2 선택터미네이션제어신호(SCNT2) 및 제3 선택터미네이션제어신호(SCNT3)의 활성화 여부를 조절함으로써, 제1 터미네이션회로(151), 제2 터미네이션회로(152) 및 제3 터미네이션회로(153) 각각의 임피던스를 조절함으로써, 제1 입출력패드(23), 제2 입출력패드(43) 및 제3 입출력패드(53) 사이의 크로스토크(cross talk)를 용이하게 측정할 수 있다.
앞서, 도 1 내지 도 8에서 살펴본 반도체장치(100)는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 9를 참고하면 본 발명의 일 실시 예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory: PRAM), 저항 메모리(Resistive Random Access Memory:RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory: STTRAM), 자기메모리(Magnetic Random Access Memory: MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 9에서는 메모리컨트롤러(1002)가 하나의 블럭으로 표시되었으나, 메모리컨트롤러(1002)는 데이터저장부(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다. 버퍼메모리(1003)는 도 1에 도시된 반도체장치(100)를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk: SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital: SD), 미니 씨큐어 디지털 카드(mini Secure Digital card: mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity: SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card: SM), 멀티 미디어 카드(Multi Media Card: MMC), 내장 멀티 미디어 카드(Embedded MMC: eMMC), 컴팩트 플래시 카드(Compact Flash: CF) 등을 포함할 수 있다.
100: 반도체장치 101: 어드레스버퍼
110; 커맨드입력회로 120: 클럭입력회로
131: 제1 모드레지스터 132: 제2 모드레지스터
141: 터미네이션제어회로 151: 제1 터미네이션회로
152: 제2 터미네이션회로 153: 제3 터미네이션회로
21: 제1 터미네이션디코더 22: 제1 출력드라이버회로
23: 제1 출력패드

Claims (12)

  1. 모드레지스터라이트동작이 수행될 때 제1 선택터미네이션제어신호 및 제2 선택터미네이션제어신호를 저장하는 제1 모드레지스터;
    상기 제1 선택터미네이션제어신호 및 터미네이션제어신호를 토대로 임피던스가 조절되는 제1 터미네이션회로; 및
    상기 제2 선택터미네이션제어신호 및 상기 터미네이션제어신호를 토대로 임피던스가 조절되는 제2 터미네이션회로를 포함하는 반도체장치.
  2. 제 1 항에 있어서, 상기 제1 터미네이션회로의 임피던스는 상기 제1 선택터미네이션제어신호가 활성화되는 경우 제1 저항값으로 설정되는 반도체장치.
  3. 제 1 항에 있어서, 상기 제2 터미네이션회로의 임피던스는 상기 제2 선택터미네이션제어신호가 활성화되는 경우 제1 저항값으로 설정되는 반도체장치.
  4. 제 1 항에 있어서, 상기 제1 터미네이션회로의 임피던스 및 상기 제2 터미네이션회로의 임피던스는 상기 터미네이션제어신호의 로직레벨조합에 따라 동일하게 조절되는 반도체장치.
  5. 제 1 항에 있어서, 상기 터미네이션제어신호의 로직레벨조합은 커맨드에 따라 조절되는 반도체장치.
  6. 제 1 항에 있어서, 상기 제1 모드레지스터는 상기 모드레지스터라이트동작이 수행될 때 어드레스를 토대로 선택적으로 활성화되는 상기 제1 선택터미네이션제어신호 및 상기 제2 선택터미네이션제어신호를 추출하여 저장하는 반도체장치.
  7. 제 1 항에 있어서,
    상기 모드레지스터라이트동작이 수행될 때 터미네이션플래그를 저장하는 제2 모드레지스터; 및
    상기 터미네이션플래그를 토대로 로직레벨조합이 설정되는 상기 터미네이션제어신호를 생성하는 터미네이션제어신호생성회로를 포함하는 반도체장치.
  8. 제1 선택터미네이션제어신호 및 터미네이션제어신호를 토대로 임피던스가 조절되는 제1 터미네이션회로; 및
    제2 선택터미네이션제어신호 및 상기 터미네이션제어신호를 토대로 임피던스가 조절되는 제2 터미네이션회로를 포함하되, 상기 제1 터미네이션회로의 임피던스는 상기 제1 선택터미네이션제어신호가 활성화되는 경우 제1 저항값으로 설정되고, 상기 제2 터미네이션회로의 임피던스는 상기 제2 선택터미네이션제어신호가 활성화되는 경우 상기 제1 저항값으로 설정되며, 상기 제1 터미네이션회로의 임피던스 및 상기 제2 터미네이션회로의 임피던스는 상기 터미네이션제어신호의 로직레벨조합에 따라 동일하게 조절되는 반도체장치.
  9. 제 8 항에 있어서, 상기 터미네이션제어신호의 로직레벨조합은 커맨드에 따라 조절되는 반도체장치.
  10. 제 8 항에 있어서,
    모드레지스터라이트동작이 수행될 때 상기 제1 선택터미네이션제어신호 및 상기 제2 선택터미네이션제어신호를 저장하는 제1 모드레지스터를 더 포함하는 반도체장치.
  11. 제 10 항에 있어서, 상기 제1 모드레지스터는 상기 모드레지스터라이트동작이 수행될 때 어드레스를 토대로 선택적으로 활성화되는 상기 제1 선택터미네이션제어신호 및 상기 제2 선택터미네이션제어신호를 추출하여 저장하는 반도체장치.
  12. 제 10 항에 있어서,
    상기 모드레지스터라이트동작이 수행될 때 터미네이션플래그를 저장하는 제2 모드레지스터; 및
    상기 터미네이션플래그를 토대로 로직레벨조합이 설정되는 상기 터미네이션제어신호를 생성하는 터미네이션제어신호생성회로를 포함하는 반도체장치.
KR1020180142646A 2018-11-19 2018-11-19 반도체장치 KR102698034B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180142646A KR102698034B1 (ko) 2018-11-19 2018-11-19 반도체장치
US16/363,481 US10560093B1 (en) 2018-11-19 2019-03-25 Semiconductor devices
CN201910303753.2A CN111199758B (zh) 2018-11-19 2019-04-16 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180142646A KR102698034B1 (ko) 2018-11-19 2018-11-19 반도체장치

Publications (2)

Publication Number Publication Date
KR20200058084A true KR20200058084A (ko) 2020-05-27
KR102698034B1 KR102698034B1 (ko) 2024-08-22

Family

ID=69410575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180142646A KR102698034B1 (ko) 2018-11-19 2018-11-19 반도체장치

Country Status (3)

Country Link
US (1) US10560093B1 (ko)
KR (1) KR102698034B1 (ko)
CN (1) CN111199758B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022407A (ko) * 2020-08-18 2022-02-25 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
CN114413537A (zh) * 2020-10-28 2022-04-29 海信（山东）冰箱有限公司 冰箱及其控制方案确定方法
WO2024092537A1 (en) * 2022-11-02 2024-05-10 Yangtze Memory Technologies Co., Ltd. On-die termination configuration for integrated circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218477A1 (en) * 2002-05-24 2003-11-27 Samsung Electronics Co., Ltd. Circuit and method for controlling on-die signal termination
KR20040043995A (ko) * 2002-11-20 2004-05-27 삼성전자주식회사 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
KR20100050954A (ko) * 2008-11-06 2010-05-14 주식회사 하이닉스반도체 반도체 메모리 장치
US20130015879A1 (en) * 2011-07-11 2013-01-17 Elpida Memory, Inc. Semiconductor device
US20160049180A1 (en) * 2014-06-16 2016-02-18 Micron Technology, Inc. Semiconductor device including input/output circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924660B2 (en) 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
KR100670674B1 (ko) * 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 장치
KR100805696B1 (ko) * 2005-09-29 2008-02-21 주식회사 하이닉스반도체 반도체 메모리 장치
KR20070081881A (ko) 2006-02-14 2007-08-20 삼성전자주식회사 반도체 기억 소자에서의 다이나믹 온다이터미네이션 회로및 그 방법
US8274308B2 (en) * 2010-06-28 2012-09-25 Intel Corporation Method and apparatus for dynamic memory termination
US8688955B2 (en) * 2010-08-13 2014-04-01 Micron Technology, Inc. Line termination methods and apparatus
JP2013030001A (ja) * 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
KR101247268B1 (ko) * 2011-08-01 2013-03-25 에스케이하이닉스 주식회사 반도체 장치
KR102628533B1 (ko) * 2016-08-16 2024-01-25 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218477A1 (en) * 2002-05-24 2003-11-27 Samsung Electronics Co., Ltd. Circuit and method for controlling on-die signal termination
KR20040043995A (ko) * 2002-11-20 2004-05-27 삼성전자주식회사 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
KR20100050954A (ko) * 2008-11-06 2010-05-14 주식회사 하이닉스반도체 반도체 메모리 장치
US20130015879A1 (en) * 2011-07-11 2013-01-17 Elpida Memory, Inc. Semiconductor device
US20160049180A1 (en) * 2014-06-16 2016-02-18 Micron Technology, Inc. Semiconductor device including input/output circuit

Also Published As

Publication number Publication date
KR102698034B1 (ko) 2024-08-22
CN111199758B (zh) 2023-09-19
US10560093B1 (en) 2020-02-11
CN111199758A (zh) 2020-05-26

Similar Documents

Publication Publication Date Title
US20180053567A1 (en) Semiconductor devices, semiconductor systems, and methods thereof
KR102611898B1 (ko) 반도체장치 및 반도체시스템
US11449274B2 (en) Memory device, data outputting method thereof, and memory system having the same
US11461251B2 (en) Memory device supporting a high-efficient input/output interface and a memory system including the memory device
US9646676B1 (en) Semiconductor devices and semiconductor systems including the same
KR102698034B1 (ko) 반도체장치
KR102455399B1 (ko) 반도체장치 및 반도체시스템
US20180136844A1 (en) Arithmetic circuit and a semiconductor device
US10593386B2 (en) Semiconductor devices
US9647659B1 (en) Semiconductor devices
US10026461B2 (en) Semiconductor devices and semiconductor systems including the same
US9673814B2 (en) Semiconductor devices and semiconductor systems including the same
US10381066B2 (en) Semiconductor memory device with burst mode
US9997222B1 (en) Semiconductor devices
US10636460B2 (en) Semiconductor system including mode register control circuit
US10990522B2 (en) Electronic devices relating to a mode register information signal
US10181863B2 (en) Semiconductor devices and semiconductor systems
US11967398B2 (en) Semiconductor device delaying mode control signals
US10621039B2 (en) Electronic devices
US20240079377A1 (en) Stacked integrated circuit configured to distinguish chips within stacked chips
US20230335168A1 (en) Semiconductor device related to calibrating a termination resistance
KR102638791B1 (ko) 반도체장치 및 반도체시스템
KR20180126937A (ko) 집적회로
KR20230149200A (ko) 터미네이션저항을 조절할 수 있는 반도체장치
KR20200109756A (ko) 반도체장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant