DE10297754T5

DE10297754T5 - Speichermodul mit einem Übertragungspfad für Highspeed-Daten und einem Übertragungspfad für Lowspeed-Daten sowie Speichersystem, daß das Speichermodul aufweist

Info

Publication number: DE10297754T5
Application number: DE10297754T
Authority: DE
Inventors: Jung-hwan Suwon Choi
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-06-24
Filing date: 2002-06-24
Publication date: 2005-07-21
Anticipated expiration: 2022-06-25
Also published as: JP2005531057A; AU2002345380A1; DE10297754B4; GB0427959D0; GB2405724A; GB2405724B; US20110299316A1; CN1630855A; CN1316374C; US20050170673A1; WO2004001603A1; JP4671688B2; US8023304B2

Abstract

Speichermodul aufweisend:
eine Vielzahl von Halbleiterspeichervorrichtungen, die auf dem Speichermodul montiert sind;
ein erster Verbinder, der in einer vorbestimmten Position auf dem Speichermodul montiert ist und langsame (Low-Speed) Daten empfängt; und
einen zweiten Konnektor, der in einer Position montiert ist, die unterschiedlich zu der des ersten Verbinders ist, und der zwischen einer Übertragungsleitung und einer optischen Faser verbunden ist und schnelle (High-Speed) Daten überträgt.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft ein Speichermodul, daß in einem Computer verwendet wird, und insbesondere ein Speichermodul mit einem Übertragungspfad für ein schnelles (high-speed) Signal und einem Übertragungspfad für ein langsames (low-speed) Signal, daß die Leistungsversorgung beinhaltet, sowie ein Speichersystem, daß das Speichermodul aufweist.
Hintergrund der Erfindung
1 ist eine Ansicht eines herkömmlichen Speichermoduls. Gemäß 1 enthält ein Speichermodul 10 eine Vielzahl von Halbleiterspeichervorrichtungen 11_i (wobei i von 1 bis 9 geht) sowie einen ersten Verbinder 13 mit einer Vielzahl von Verbindungsanschlüssen.
2 ist eine Ansicht eines Speichersystems, das das herkömmliche Speichermodul aufweist. Gemäß 2 enthält ein Speichersystem 20 ein Motherboard 21, einen Chipsatz (oder einen Controller) 23, der auf einer gedruckten Leiterplatte (PCB) der Hauptplatine bzw. des Motherboards 21 montiert ist, sowie zwei Speichermodule 10_1 und 10_2. Die Speichermodule 10_1 und 10_1 sind in Steckleisten bzw. Slots 25_1 bzw. 25_2 eingefügt.
Die Daten- und Befehlssignalausgabe von dem Chipset 23 erfolgen zu den Eingängen der Vielzahl von Halbleiterspeichervorrichtungen 11_i (wobei i von 1 bis 9 geht) über einen Bus auf dem PCB des Motherboards 21, einem ersten Verbinder 13 sowie über den Bus der Speichermodule 10_1 bzw. 10_2 auf dem PCB.
Der Datenausgang von der Vielzahl der Halbleiterspeichervorrichtungen jedes der Speichermodule 10_1 und 10_2 auf dem PCB wird zu dem Chipsatz 23 über den Bus jedes der Speichermodule 10_1 und 10_2 auf dem PCB, dem ersten Verbinder 13 sowie dem PCB des Motherboards 21 ausgegeben.
Im Fall der Übertragung von Befehlssignalen, der Leistungsversorgung und der sehr schnellen (super high speed) Daten über die Busse auf dem PCB, verstärkt sich die Dämpfung der über die Busse auf dem PCB übertragenen Daten sowie das Übersprechen der Busse mit ansteigender Betriebsgeschwindigkeit des Speichersystems 20. Daher ist die Anzahl an Speichermodulen, welche in einem derartigen Speichersystem 20 verwendet werden können, verringert.
Ebenso verursacht der Unterschied zwischen dem Abstand des Chipsatz 23 und des Slots 25_1 sowie der Abstand zwischen dem Chipsatz und dem Slot 25_2 versetzten Signale, die zwischen dem Chipsatz 23 und den Speichermodulen 10_1 und 10_2 ein/ausgegeben werden.
Offenbarung der Erfindung
Dem gemäß sieht die vorliegende Erfindung ein Speichermodul vor, welches Daten mit einer hohen Geschwindigkeit übertragen kann sowie ein Übersprechen zwischen den Bussen und einem Bitversatz der Signale verringert, sowie ein Speichersystem, das das Speichermodul aufweist.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Speichermodul vorgesehen, das eine Vielzahl von Halbleiterspeichervorrichtungen, einen ersten Verbinder und einen zweiten Verbinder enthält. Die Vielzahl der Halbleiterspeichervorrichtungen sind auf dem Speichermodul montiert. Der erste Verbinder ist einer vorbestimmten Po sition auf dem Speichermodul montiert und empfängt langsame (low speed) Daten. Der zweite Verbinder ist in einer Position montiert, die sich von der des ersten Verbinders unterscheidet, und zwischen einer Übertragungsleitung und einer Glasfaser verbunden und überträgt schnelle (high speed) Daten.
Die langsamen Daten enthalten eine Leistungsspannung und eine Massespannung.
Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ebenso ein Speichermodul vorgesehen, das eine Vielzahl von Halbleiterspeichervorrichtungen, einen ersten Verbinder und einen zweiten Verbinder enthält. Die Vielzahl der Halbleiterspeichervorrichtungen sind auf dem Speichermodul montiert. Der erste Verbinder ist in einer vorbestimmten Position auf dem Speichermodul montiert und weist eine Vielzahl von Verbindungsanschlüssen zum Zuführen von vorbestimmten Leistungsversorgungen zu jeder der Vielzahl von Halbleiterspeichervorrichtungen auf. Der zweite Verbinder ist in einer Position montiert, die sich von der des ersten Verbinders unterscheidet, und gibt Daten ein- bzw. aus.
Das Speichermodul enthält weiter einen Konverter bzw. Wandler, der Daten empfängt, die von dem zweiten Verbinder eingegeben werden, wandelt die Daten in parallele Daten um und gibt die parallelen Daten zu der Vielzahl von Halbleiterspeichervorrichtungen aus oder empfängt parallele Daten, die von der Vielzahl von Halbleiterspeichervorrichtungen ausgegeben werden, wandelt die parallelen Daten in serielle Daten um und gibt die seriellen Daten zu dem zweiten Verbinder aus.
Die Daten werden über eine Übertragungsleitung oder einem Glasfaserkabel, die mit dem zweiten Verbinder verbunden sind, empfangen oder übertragen. Die vorbestimmten Leistungsversorgungen enthalten eine Leistungsspannung, eine Massespannung und ein Taktsignal. Das Speichermodul ist ein Single-Inline-Memory-Modul (SIMM) oder ein Dual-Inline-Memory-Modul (DIMM). Der zweite Verbinder ist dem ersten Verbinder gegenüberliegend montiert oder ist zwischen der Vielzahl von Halbleiterspeichervorrichtungen positioniert.
Gemäß einem weiteren anderen Aspekt der vorliegenden Erfindung wird ebenso ein Speichermodul vorgesehen, das eine Vielzahl von Halbleiterspeichervorrichtungen, einen ersten Verbinder und eine Vielzahl von zweiten Verbindern enthält. Die Vielzahl von Halbleiterspeichervorrichtungen sind auf dem Speichermodul montiert. Der erste Verbinder ist in einer vorbestimmten Position auf dem Speichermodul montiert und weist eine Vielzahl von Verbindungsanschlüssen zum Zuführen von vorbestimmten Leistungsversorgungen zu jeder der Vielzahl von Halbleiterspeichervorrichtungen auf. Die Vielzahl der zweiten Verbinder sind an einer Position montiert, die sich von der des ersten Verbinders unterscheidet, und Daten werden zu oder von der korrespondierenden Halbleiterspeichervorrichtung ein- bzw. ausgegeben.
Das Speichermodul enthält ferner eine Vielzahl von Wandlern, von denen jeder Daten empfängt, die über einen korrespondierenden zweiten Verbinder eingegeben werden, wandelt diese Daten in parallele Daten um und gibt die parallelen Daten zu einer korrespondierenden Halbleiterspeichervorrichtung aus, oder empfängt parallele Daten, die von der korrespondierenden Halbleiterspeichervorrichtung ausgegeben werden, wandelt die parallelen Daten in serielle Daten um und gibt die seriellen Daten zu einem korrespondierenden zweiten Verbinder aus.
Gemäß einem noch weiteren anderen Aspekt der vorliegenden Erfindung wird ebenso ein Verfahren zum Übertragen von Daten in einen Speichermodul vorgesehen, das eine Vielzahl von Halbleiterspeichervorrichtungen aufweist. Leistungsversorgungen werden über eine Vielzahl von ersten Verbindungsanschlüssen empfangen, die in einer vorbestimmten Position auf dem Speichermodul montiert sind. Parallele Daten, die von der Vielzahl der Halbleiterspeichervorrichtungen über einen zweiten Verbinder ausgegeben werden, der in einer Position montiert ist, die unterschiedlich zu der der Vielzahl der ersten Verbindungsanschlüsse ist, werden in serielle Daten umgewandelt und die seriellen Daten werden über den zweiten Verbinder nach außerhalb des Speichermoduls ausgegeben.
Gemäß einem noch weiteren anderen Aspekt der vorliegenden Erfindung wird ebenso ein Speichersystem vorgesehen, das ein Speichermodul, einen Sockel, einen Chipsatz und eine Übertragungsleitung enthält. Das Speichermodul enthält eine Vielzahl von Halbleiterspeichervorrichtungen, einen ersten Verbinder und einen zweiten Verbinder, der in einer Position angeordnet ist, die sich von der des ersten Verbinders unterscheidet. Das Speichermodul ist in den Sockel einzufügen und der Sockel ist auf der gedruckten Leiterplatte des Motherboards installiert. Der Chipsatz ist auf der gedruckten Leiterplatte des Motherboards installiert und weist einen dritten Verbinder auf. Die Übertragungsleitung ist zwischen dem zweiten Verbinder und dem dritten Verbinder verbunden, und überträgt Daten, die von der Vielzahl der Halbleiterspeichervorrichtungen zu dem Chipsatz ausgegeben werden, oder überträgt Daten, die von dem Chipsatz zu der Vielzahl von Halbleiterspeichervorrichtungen ausgegeben werden. Leistungsversorgungen werden der Vielzahl von Halbleiterspeichervorrichtungen über den ersten Verbinder zugeführt, der eine Vielzahl von Verbindungsanschlüssen aufweist, die entlang des Rands des Speichermoduls angeordnet sind, sowie über den Sockel.
Die Übertragungsleitung ist ein Glasfaserkabel.
Das Speichermodul enthält ferner einen Wandler, der serielle Daten, die über den zweiten Verbinder eingegeben werden, empfängt, die serielle Daten in parallele Daten umwandelt und die parallelen Daten zu der Vielzahl von Halbleiterspeichervorrichtungen ausgibt, oder parallele Daten, die von der Vielzahl von Halbleiterspeichervorrichtungen ausgegeben werden, empfängt, die parallele Daten in serielle Daten umwandelt und die seriellen Daten zu dem zweiten Verbinder ausgibt.
Kurze Beschreibung der Zeichnung
1 ist eine Ansicht eines herkömmlichen Speichermoduls;
2 ist eine Ansicht eines Speichersystems, das das herkömmliche Speichermodul aufweist;
3 ist eine Ansicht eines Speichersystems, das ein Speichermodul gemäß der vorliegenden Erfindung aufweist;
4 ist eine Ansicht eines Speichermoduls gemäß einer Ausführungsform der vorliegenden Erfindung;
5 ist eine Ansicht eines Speichermoduls gemäß einer anderen Ausführungsform der vorliegenden Erfindung;
6 ist eine Ansicht eines Speichermoduls gemäß einer weiteren anderen Ausführungsform der vorliegenden Erfindung;
7 ist eine Ansicht eines Speichermoduls gemäß einer noch weiteren anderen Ausführungsform der vorliegenden Erfindung.
Bei der Ausführungsart der Erfindung bzw. bevorzugte Ausführungsformen
Die beigefügte Zeichnung dient zum Veranschaulichen von bevorzugten Ausführungsformen der vorliegenden Erfindung und die darauf beschriebenen Inhalte dienen zum Vermitteln eines vollständigen Verständnis der Verdienste der vorliegenden Erfindung sowie deren Betrieb und den Aufgaben, die durch den Betrieb der vorliegenden Erfindung gelöst werden.
Im folgenden wird die vorliegende Erfindung im Detail durch Erläutern der bevorzugten Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die begleitende Zeichnung detailliert beschrieben. Gleiche Bezugszeichen in der Zeichnung bezeichnen gleiche Teile.
3 ist eine Ansicht eines Speichersystems, das ein Speichermodul gemäß der vorliegenden Erfindung aufweist. Gemäß 3 enthält ein Speichersystem 30 eine Hauptplatine bzw. ein Motherboard 31, einen Chipsatz 40 (oder einen Controller), sowie Steckleisten bzw. Slots 35_1 und 35_2, Speichermodule 50 und 60 und Übertragungsleitungen 33 und 34. Abschlußwiderstände RTM schließen jeweils die Busse 37 und 39 auf der gedruckten Leiterplatte (PCB) des Motherboards 31 ab.
Zur besseren Übersichtlichkeit sind in 3 lediglich die Slots 35_1 und 35_2, die Speichermodule 50 und 60 sowie die Übertragungsleitungen 33 und 34 gezeigt. Jedoch ist das Speichersystem gemäß der vorliegenden Erfindung nicht auf das Speichersystem, wie es in 3 gezeigt ist, beschränkt.
Der Chipsatz 40 ist auf dem PCB des Motherboards 31 montiert und steuert den gesamten Betrieb des Speichersystems 30. Der Chipsatz 40 enthält Verbinder 40_1 und 40 2 sowie Wandler 43_1 und 43_2.
Der Wandler 43_1 empfängt parallele Daten, die von dem Chipsatz 40 erzeugt werden, wandelt die parallelen Daten in serielle Daten um und gibt die seriellen Daten zu dem Verbinder 41_1 aus. Der Wandler 43_1 empfängt die seriellen Daten, die über die Übertragungsleitung 33 und den Verbinder 41_1 eingegeben werden, wandelt die seriellen Daten in parallele Daten um und gibt die parallelen Daten zu dem Chipsatz 40 aus.
Der Wandler 43_2 empfängt parallele Daten, die von dem Chipsatz 40 erzeugt werden, wandelt die parallelen Daten in serielle Daten um und gibt die seriellen Daten zu dem Verbinder 41_2 aus. Der Wandler 43_2 empfängt serielle Daten, die über die Übertragungsleitung 34 und dem Verbinder 41_2 eingegeben werden, wandelt diese seriellen Daten in parallele Daten um und gibt die parallelen Daten zu dem Chipsatz 40 aus.
Das Speichermodul 40 enthält eine Vielzahl von Speichervorrichtungen 55_i (wobei i von 1 bis n geht), einen ersten Verbinder 57 mit einer Vielzahl von Verbindungsanschlüssen, einem zweiten Verbinder 51 und einem Wandler 53. Das Speichermo dul 60 enthält eine Vielzahl von Speichermodulen 65_i (wobei i von 1 bis n geht), einen ersten Verbinder 57' mit einer Vielzahl von Verbindungsanschlüssen, einen zweiten Verbinder 51' sowie einen Wandler 53'.
Der erste Verbinder 57 enthält eine Vielzahl von Verbindungsanschlüssen (sogenannte Modulanschlußkontakte) und ist in einer vorbestimmten Position auf dem Speichermodul 50 installiert. Die vorbestimmte Position bezieht sich auf alle Positionen des Speichermoduls 50 ebenso wie auf den Rand des Speichermoduls 50.
Der erste Verbinder 57 gibt gemäß einer Ausführungsform der vorliegenden Erfindung langsame Daten, die eine Leistungsspannung, eine Massespannung und ein Taktsignal enthalten, die von dem Chipsatz 40 ausgegeben werden, zu der Vielzahl von Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis n geht) aus. Der zweite Verbinder 51 an den die Übertragungsleitung 33 zum Übertragen von schnellen Daten angeschlossen ist, ist in einer Position installiert, die sich von der des ersten Verbinders 57 unterscheidet (z.B. daneben oder gegenüberliegend). Hierbei werden langsame (low-speed) Daten und die schnellen (high-speed) Daten gemäß vorbestimmten Standards klassifiziert.
Der Wandler 53 empfängt serielle Daten, die über den zweiten Verbinder eingegeben werden, wandelt die seriellen Daten in parallele Daten um und gibt die parallelen Daten zu der Vielzahl von Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis n geht) aus. Alternativ empfängt der Wandler 53 parallele Daten, die von der Vielzahl der Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis n geht) ausgegeben werden, wandelt die parallelen Daten in serielle Daten um und gibt die seriellen Daten zu dem zweiten Verbinder 51 aus.
Demgemäß enthält der Wandler 53 eine Empfangseinrichtung (nicht gezeigt), welche die seriellen Daten, die von dem zweiten Verbinder 51 eingegeben werden, empfängt, und einen ersten Wandler (nicht gezeigt), welcher mit der Empfangsvorrichtung verbunden ist, empfängt die seriellen Daten, wandelt die seriellen Daten in parallele Daten um und gibt die parallelen Daten zu der Vielzahl von Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis n geht) aus. Hierbei enthält der erste Wandler eine Art Datenauswahlvorrichtung mit einem Demultiplexer.
Der Wandler 53 enthält einen zweiten Wandler (nicht gezeigt), welcher parallele Daten empfängt, die von der Vielzahl der Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis n geht) ausgegeben werden, wandelt die parallelen Daten in serielle Daten um und gibt die seriellen Daten zu der Übertragungsleitung 33 aus. Der zweite Wandler enthält eine Art von Datenauswahlvorrichtung mit einem Demultiplexer.
Der Wandler 53 enthält einen Treiber (nicht gezeigt), welcher mit dem zweiten Wandler verbunden ist, und überträgt die seriellen Daten zu dem zweiten Verbinder 51. Der Wandler 53 kann ein Modem-Chip sein.
Die Speichermodule 50 und 60 sind in die Steckleisten 35_1 bzw. 35_2 eingefügt. Die Übertragungsleitung 33 ist zwischen dem Verbinder 51 des Speichermoduls 50 und dem Verbinder 41_1 des Chipsatzes 40 verbunden. Die Übertragungsleitung 34 ist zwischen dem Verbinder 51' des Speichermoduls 60 und dem Verbinder 41_2 des Chipsatzes 40 verbunden. Vorzugsweise sind die Übertragungsleitungen 33 und 34 Glasfaserkabel.
Die Leistungsversorgungen (z.B. die Leistungsspannung und die Massespannung) und das Taktsignal werden der Vielzahl von Halbleiterspeichervorgängen 55_i (wobei i von 1 bis 9 geht) über einen Bus 37 auf dem PCB des Motherboards 31, und einen Slot 35_1 dem ersten Verbinder 57, und einem Bus auf dem PCB des Speichermoduls 50 zugeführt.
Langsame (low-speed) Daten (oder Signale), die ein Chip-Select-Signal, ein Read-Enable-Signal und ein Write-Enable-Signal enthalten, die von dem Chipsatz 40 ausgegeben werden, werden zu der Vielzahl von Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis 9 geht) über den Bus 37 auf dem PCB des Motherboards 31 und dem Slot 35_1, dem ersten Verbinder 57 und dem Bus auf dem PCB des Speichermoduls 50 eingegeben.
Jedoch wird ein schnelles (high-speed) Befehlssignal, einschließlich schneller Daten (oder Signale) und ein Data-Strobe-Signal, das von dem Chipsatz 40 ausgegeben wird, dem Verbinder 51, der auf dem Speichermodul 50 installiert ist, über den Wandler 43_1, dem Verbinder 41-1 und der Übertragungsleitung 31 eingegeben.
Das schnelle (high-speed) Befehlssignal, das die schnellen (high-speed) Daten (oder Signale) und das Daten-Strobe-Signal enthält, die von dem Chipsatz 40 ausgegeben werden, werden dem Verbinder 51', der auf dem Speichermodul 50 installiert ist, über den Wandler 43_2, den Verbinder 41_2 und der Übertragungsleitung 34 eingegeben.
Demgemäß überträgt das Speichersystem 30 gemäß einer Ausführungsform der vorliegenden Erfindung schnelle Daten zu dem Speichermodulen 50 und 60 über die Übertragungsleitungen 33 bzw. 34. Die Dämpfung der Daten auf den Übertragungsleitungen 33 und 34 so wie ein Übersprechen zwischen den Bussen 37 und 39 auf dem PCB wird verbessert.
Falls die Längen der Übertragungsleitungen 33 und 34 identisch sind, kann die Zeit, die zum Übertragen von Daten zwischen dem Speichermodul 50 und dem Chipsatz 40 erforderlich ist, gleich der Zeit sein, die zum Übertragen von Daten zwischen dem Speichermodul 60 und dem Chipsatz 40 erforderlich ist. Somit kann ein Datenbitverstatz zwischen den Speichermodulen 50 und 60 und dem Chipsatz 40 verringert werden.
Demgemäß werden bei dem Speichersystem 30 gemäß der vorliegenden Erfindung keine Busse zum Übertragen von schnellen (high-speed) Daten auf dem PCB installiert. Vielmehr werden Übertragungsleitungen oder Glasfaser zum Übertragen der schnellen Daten verwendet. Somit können Daten mit einer hohen Geschwindigkeit verarbeitet werden.
Die in 4 und 7 gezeigten Speichermodule 50 können in den Slot 35_1 oder 35_2 eingefügt werden. Ebenso wird es bevorzugt, daß das Speichermodul 50 ein Single-Inline-Memory-Modul (SIMM) oder ein Dual-Inline-Memory-Modul (DIMM) ist.
4 ist eine Ansicht eines Speichermoduls gemäß einer Ausführungsform der vorliegenden Erfindung. Gemäß 4 enthält das Speichermodul 50 einen ersten Verbinder 57, eine Vielzahl von Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis 9 geht), eine Vielzahl von Wandlern 53_i (wobei i von 1 bis 9 geht) und eine Vielzahl von zweiten Verbindern 51_i (wobei i von 1 bis 9 geht).
Der erste Verbinder 57 weist eine Vielzahl von Verbindungsanschlüssen auf, welche entlang des Rands des Speichermoduls 50 angeordnet sind. Falls das Speichermodul 50 in dem Slot 35_1, der in 3 gezeigt ist, eingefügt ist, werden die Leistungsspannung, die Massespannung oder das Taktsignal, das von dem Chipsatz 40 ausgegeben werden, zu der Zahl der Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis 9 geht) über die Busse 37 und 39 auf dem PCB des Motherboards und über den ersten Verbinder 57 und den Bus (nicht gezeigt) des Speichermoduls 50 auf dem PCB eingegeben.
Es wird bevorzugt, daß die zweiten Verbinder 55_i (wobei i von 1 bis 9 geht) gegenüberliegend zu dem ersten Verbinder 57 installiert werden. Jedoch können die zweiten Verbinder 51_i (wobei i von 1 bis 9 geht) auch in irgendeiner anderen Position auf dem Speichermodul 50 installiert werden.
Die Wandler 53_i (wobei i von 1 bis 9 geht) werden zwischen den zweiten Verbinder 51_i (wobei i von 1 bis 9 geht) und den Halbleiterspeichervorrichtungen 1 bis 55_i (wobei i von 1 bis 9 geht), verbunden. Jeder der Wandler 53_i (wobei i von 1 bis 9 geht) empfängt n (n ist eine natürliche Zahl) Bit an seriellen Daten, die über jeden der zweiten Verbinder 51_i (wobei i von 1 bis 9 geht) eingegeben werden, wandelt die n Bit seriellen Daten zu m Bit parallelen Daten und gibt die m Bit parallelen Daten zu jeder der Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis 9 geht) aus.
Jeder der 53_i (wobei i von 1 bis 9 geht), empfängt die m Bit parallelen Daten, die von jeder der Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis 9 geht), ausgegeben werden, wandelt die n Bit seriellen Daten um, und gibt die n Bit seriellen Daten zu jeder der zweiten Verbinder 51_i (wobei i von 1 bis 9 geht), aus. Die Übertragungsleitung 33 überträgt die n Bit seriellen Daten zu den Verbinder 41_1 der in 3 gezeigt ist. Die Übertragungsleitung 33 ist ein Bündel aus einer Mehrzahl von Glasfasern. Die Speichervorrichtung 50, die in 4 gezeigt ist, ist für eine parallele Bus-Konfiguration geeignet.
5 ist eine Ansicht eines Speichermoduls gemäß einer anderen Ausführungsform der vorliegenden Erfindung. Ein in 5 gezeigtes Speichermodul 50 enthält einen ersten Verbinder 57, eine Vielzahl von Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis 9 geht), einen Wandler 53 und einen zweiten Verbinder 51. Der zweite Verbinder 51 ist in einer Position installiert, die unterschiedlich zu der des ersten Verbinders 57 ist, und dient zum Eingeben und Ausgeben von Daten.
Der Aufbau und die Funktion des ersten Verbinders 57, der in 5 gezeigt ist sind die gleichen wie bei dem ersten Verbinder 57, der in 4 gezeigt ist.
Der Wandler 53 empfängt n (wobei n eine natürliche Zahl ist) Bit serielle Daten, die über den zweiten Verbinder 51 eingegeben werden, wandelt die n Bit seriellen Daten zu m Bit parallele Daten um und gibt die m Bit parallelen Daten zu jeder der Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis 9 geht) aus.
Der Wandler 53 empfängt die m Bit parallelen Daten, die von jeder der Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis 9 geht) ausgegeben werden, wandelt die m Bit parallelen Daten zu n Bit seriellen Daten um und gibt die n Bit seriellen Daten zu dem zweiten Verbinder 51 aus. Eine Übertragungsleitung 33, die eine Glasfaser ist, gibt die n Bit seriellen Daten zu dem Verbinder 41_1 der in 3 gezeigt ist, aus. Das Speichermodul 50, daß in 5 gezeigt ist, ist für eine Konfiguration mit einem seriellen Bus geeignet.
6 ist eine Ansicht eines Speichermoduls gemäß einer weiteren anderen Ausführungsform der vorliegenden Erfindung. Ein Speichermodul 50, das in 6 gezeigt ist, enthält einen ersten Verbinder 57, eine Vielzahl von Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis 8 geht), einen Wandler 53 und einen zweiten Verbinder 51. Der Wandler 51 und der zweite Verbinder 51 sind außerhalb der Halbleiterspeichervorrichtung 55_8 bzw. in deren Nähe installiert.
Der Aufbau und die Funktion des in 6 gezeigten ersten Verbinders 57 ist gleich denen des in 4 gezeigten ersten Verbinders 57. Jede der Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis 8 geht) kann schnelle (high-speed) Daten zu einer Übertragungsleitung 33 über den Wandler 53 und den zweiten Verbinder 51 übertragen und Daten über die Übertragungsleitung 33 empfangen.
7 ist eine Ansicht eines Speichermoduls gemäß einer weiteren anderen Ausführungsform der vorliegenden Erfindung. Ein in 7 gezeigtes Speichermodul 50 enthält einen ersten Verbinder 57, eine Mehrzahl von Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis 9 geht), einen Wandler 53, und einen zweiten Verbinder 51. Die Halbleiterspeichervorrichtungen 55_i (wobei i von 1 bis 9 geht), sind symmetrisch zu dem Wandler 53 und dem zweiten Verbinder 51 installiert. Das Speichermodul 50, das in 7 gezeigt ist, ist für eine Konfiguration mit einem seriellen Datenfluß geeignet.
Obgleich die vorliegende Erfindung unter Bezugnahme auf beispielhafte Ausführungsformen davon genau gezeigt und Beschrieben worden ist, ist es für den Fachmann offensichtlich, daß zahlreiche Veränderungen in Form und Detail daran vorgenommen werden können, ohne von dem gedanklichen Grundkonzept und dem Umfang der vorliegenden Erfindung abzuweichen, wie in den folgenden Ansprüchen definiert ist.
Gewerbliche Anwendbarkeit
Wie vorangehend beschrieben kann bei einem Speichermodul gemäß der vorliegenden Erfindung die Anzahl von Pins, die mit dem Motherboard verbunden sind, verringert werden. Somit erhöht sich der Freiheitsgrad bezüglich der Größe des Speichermoduls. Es ist daher möglich, verschiedene Arten von Speichermodulen zu entwerfen.
Bei einem Speichermodul gemäß der vorliegenden Erfindung mit einem Übertragungspfad für schnelle (high-speed) Daten und einem Übertragungspfad für langsame (low-speed) Daten, die Leistungsversorgungen enthalten, sowie bei einem Speichersystem, das das Speichermodul aufweist, können Störungen und ein Übersprechen zwischen den Übertragungsleitungen bei dem Übertragen der Daten verringert werden. Des weiteren können Verlust oder Dämpfung der zu übertragenden Daten verringert werden. Somit können die Daten mit einer höheren Geschwindigkeit übertragen werden.
Überdies kann bei Fällen, bei denen die Länge der Übertragungsleitungen oder der Glasfaser zum Verbinden eines Chipsatzes mit dem Speichermodul identisch sind, Datenbitversätze zwischen den Chipsatz und dem Speichermodul verringert werden.
Zusammenfassung
Vorgesehen sind ein Speichermodul mit einem Übertragungspfad für schnelle (high-speed) Daten und einem Übertragungspfad für langsame (low-speed) Daten sowie ein Speichersystem mit diesem Speichermodul. Das Speichermodul enthält eine Vielzahl von Halbleiterspeichervorrichtungen, einen ersten Verbinder und einen zweiten Verbinder. Die Vielzahl von Halbleiterspeichervorrichtungen sind auf dem Speichermodul montiert. Der erste Verbinder ist in einer vorbestimmten Position auf dem Speichermodul montiert und empfängt langsamen (low-speed) Daten. Der zweite Verbinder ist in einer Position montiert, die unterschiedlich zu der des ersten Verbinders ist, zwischen einer Übertragungsleitung und einem Glasfaser verbunden und überträgt schnelle (high-speed) Daten. Die langsamen (low-speed) Daten enthalten eine Leistungsspannung und eine Massespannung.
(3)

Claims

Speichermodul aufweisend: eine Vielzahl von Halbleiterspeichervorrichtungen, die auf dem Speichermodul montiert sind; ein erster Verbinder, der in einer vorbestimmten Position auf dem Speichermodul montiert ist und langsame (Low-Speed) Daten empfängt; und einen zweiten Konnektor, der in einer Position montiert ist, die unterschiedlich zu der des ersten Verbinders ist, und der zwischen einer Übertragungsleitung und einer optischen Faser verbunden ist und schnelle (High-Speed) Daten überträgt.
Speichermodul nach Anspruch 1, wobei die langsamen Daten eine Leistungsspannung und eine Massespannung aufweisen.
Speichermodul nach Anspruch 1, wobei die vorbestimmte Position der Rand des Speichermoduls ist.
Speichermodul aufweisend: eine Vielzahl von Halbleiterspeichervorrichtungen, die auf dem Speichermodul montiert sind; einen ersten Verbinder, der in einer vorbestimmten Position auf dem Speichermodul montiert ist, und eine Vielzahl von Verbindungsanschlüssen zum Zuführen vorbestimmter Leistungsversorgungen zu jeder der Vielzahl von Halbleiterspeichervorrichtungen aufweist; und einen zweiten Verbinder, der in einer Position montiert ist, die unterschiedlich zu der des ersten Verbinders ist, und der Daten ein- und ausgibt.
Speichermodul nach Anspruch 4, ferner aufweisend einen Wandler, der Daten die über den zweiten Konnektor eingegeben werden, die Daten in parallele Daten umwandelt und die parallelen Daten zu der Vielzahl von Speichervorrichtungen ausgibt oder parallele Daten empfängt, die von der Vielzahl von Halbleiterspeichervorrichtungen ausgegeben werden, die parallele Daten in serielle Daten umwandelt und die seriellen Daten zu dem zweiten Verbinder ausgibt.
Speichermodul nach Anspruch 4, wobei die Daten über eine Übertragungsleitung oder ein Glasfaserkabel, die mit dem zweiten Verbinder verbunden sind, empfängt oder überträgt.
Speichermodul nach Anspruch 4, wobei die vorbestimmten Leistungsversorgungen eine Leistungsspannung, eine Massespannung und ein Taktsignal aufweisen.
Speichermodul nach Anspruch 4, wobei das Speichermodul entweder ein single in line memory Modul oder ein dual in line memory Modul ist.
Speichermodul nach Anspruch 4, wobei der zweite Verbinder gegenüberliegend dem ersten Verbinder montiert ist.
Speichermodul nach Anspruch 4, wobei der zweite Verbinder zwischen der Vielzahl von Halbleiterspeichervorrichtungen angeordnet ist.
Speichermodul nach Anspruch 4, wobei die vorbestimmte Position der Rand des Speichermoduls ist.
Speichermodul aufweisend: eine Vielzahl von Halbleiterspeichervorrichtungen, die auf dem Speichermodul montiert sind; einen ersten Verbinder, der in einer vorbestimmten Position auf dem Speichermodul montiert ist und eine Vielzahl von Verbindungsanschlüssen zum Zuführen von vorbestimmten Leistungsversorgungen zu jeder der Vielzahl von Halbleiterspeichervorrichtungen aufweist; und eine Vielzahl von zweiten Verbindern, die in einer Position montiert sind, die unterschiedlich zu der des ersten Verbinder ist, und die Daten zu korrespondierenden Halbleiterspeichervorrichtungen eingeben oder ausgeben.
Speichermodul nach Anspruch 12, ferner aufweisend eine Vielzahl von Wandlern, von denen jeder Daten empfängt, die über einen korrespondierenden zweiten Verbinder eingegeben werden, die Daten in parallele Daten umwandelt und die parallelen Daten zu einer korrespondierenden Halbleitervorrichtung ausgibt, oder parallele Daten empfängt, die von der entsprechenden Halbleitervorrichtung ausgegeben werden, die parallelen Daten in serielle Daten umwandelt und die serielle Daten zu einem korrespondierenden zweiten Verbinder ausgibt.
Speichermodul nach Anspruch 12, wobei die vorbestimmte Position der Rand des Speichermoduls ist.
Verfahren zum Übertragen von Daten in einem Speichermodul mit einer Vielzahl von Halbleiterspeichervorrichtungen, wobei das Verfahren aufweist: Empfangen von Leistungsversorgungen über eine Vielzahl von ersten Verbindungsanschlüssen, die in einer vorbestimmten Position auf dem Speichermodul montiert sind; und Umwandeln von parallelen Daten, die von der Vielzahl der Halbleiterspeichervorrichtungen über einen zweiten Verbinder, der in einer Position montiert ist, die unterschiedlich zu denen der Vielzahl der ersten Verbindungsanschlüsse ist, ausgegeben werden, in serielle Daten und Ausgeben der seriellen Daten über den zweiten Verbinder nach außerhalb des Speichermoduls.
Speichermodul aufweisend: eine Vielzahl von Halbleiterspeichervorrichtungen, die auf einer gedruckten Leiterplatte montiert sind; einen ersten Verbinder, der in einer vorbestimmten Position auf der gedruckten Leiterplatte montiert ist und eine Vielzahl von Verbindungsanschlüssen zum Zuführen von Eingangsleistungsversorgungen zu der Vielzahl von Halbleiterspeichervorrichtungen aufweist; einen zweiten Verbinder, der in einer Position montiert ist, die unterschiedlich zu der des ersten Verbinders ist, und der mit einer Übertragungsleitung oder einem Glasfaserkabel verbunden ist, um so Daten zu übertragen und zu empfangen; und einen Wandler, der serielle Daten über den zweiten Verbinder empfängt, die serielle Daten in parallele Daten umwandelt und die parallelen Daten zu der Vielzahl von Halbleiterspeichervorrichtungen ausgibt oder parallele Daten, die von der Vielzahl der Halbleiterspeichervorrichtung ausgegeben werden, empfängt, die parallelen Daten in serielle Daten wandelt und die seriellen Daten zu dem zweiten Verbinder ausgibt.
Speichermodul nach Anspruch 16, wobei der Wandler aufweist: eine Empfangsvorrichtung, die serielle Daten über den zweiten Verbinder empfängt; einen ersten Wandler, der mit der Empfangsvorrichtung verbunden ist, die serielle Daten empfängt, die serielle Daten in parallele Daten umwandelt und die parallelen Daten ausgibt; einen zweiten Wandler, der parallele Daten, die von der Mehrzahl der Halbleiterspeichervorrichtung ausgegeben werden, empfängt, die parallelen Daten in serielle Daten umwandelt und die seriellen Daten ausgibt; und einen Treiber, der mit dem zweiten Wandler verbunden ist und die seriellen Daten zu dem zweiten Verbinder überträgt.
Speichermodul nach Anspruch 16, wobei die vorbestimmte Position der Rand des Speichermoduls ist.
Speichersystem aufweisend: ein Speichermodul, das eine Vielzahl von Halbleiterspeichervorrichtungen, einen ersten Verbinder und einen zweiten Verbinder, der in einer Position angeordnet ist, die unterschiedlich zu der des ersten Verbinders ist, enthält; einen Sockelkopf indem das Speichermodul einzufügen ist, wobei der Sockel auf der gedruckten Leiterplatte eines Motherboards zu installieren ist; einen Chipsatz, der auf der gedruckten Leiterplatte des Motherboards installiert ist und einen dritten Verbinder aufweist; und eine Übertragungsleistung die zwischen dem zweiten Verbinder und dem dritten Verbinder verbunden ist und Daten überträgt, die von der Vielzahl der Halbleiterspeichervorrichtungen zu dem Chipsatz ausgegeben werden oder Daten überträgt, die von dem Chipsatz zu der Vielzahl von Halbleiterspeichervorrichtungen ausgegeben werden, wobei Leistungsversorgungen zu der Vielzahl von Halbleiterspeichervorrichtungen über den ersten Verbinder mit einer Vielzahl von Verbindungsanschlüssen, der in einer vorbestimmten Position auf dem Speichermodul installiert ist, über den Sockel zugeführt werden.
Speichersystem nach Anspruch 19, wobei die Übertragungsleitung ein Glasfaserkabel ist.
Speichersystem nach Anspruch 19, wobei das Speichermodul ferner einen Wandler aufweist, der serielle Daten empfängt, die über den zweiten Verbinder eingegeben werden, die seriellen Daten in parallele Daten umwandelt und die parallelen Daten zu der Vielzahl von Halbleiterspeichervorrichtungen ausgibt, oder parallele Daten empfängt, die von der Vielzahl von Halbleiterspeichervorrichtungen ausgegeben werden, die parallelen Daten in serielle Daten umwandelt und die seriellen Daten zu dem zweiten Verbinder ausgibt.
Speichersystem nach Anspruch 19, wobei das Speichermodul ferner einen Wandler aufweist, wobei der Wandler enthält: eine Empfangsvorrichtung, die serielle Daten über den zweiten Verbinder empfängt; einen ersten Wandler, der mit der Empfangsvorrichtung verbunden ist, und die serielle Daten empfängt, die seriellen Daten in parallele Daten umwandelt und die parallelen Daten ausgibt; einem zweiten Wandler, der parallele Daten empfängt, die von der Vielzahl von Halbleiterspeichervorrichtungen ausgegeben werden, die parallelen Daten zu seriellen Daten umwandelt und die seriellen Daten ausgibt; und einen Treiber, der mit dem zweiten Wandler verbunden ist und die seriellen Daten zu dem zweiten Verbinder überträgt.
Speichersystem nach Anspruch 19, wobei die Leistungsversorgungen Leistungssignale, Massesignale und ein Taktsignal aufweisen.