CN102890665A - 连接器组合及其附属卡 - Google Patents

连接器组合及其附属卡 Download PDF

Info

Publication number
CN102890665A
CN102890665A CN2011102065505A CN201110206550A CN102890665A CN 102890665 A CN102890665 A CN 102890665A CN 2011102065505 A CN2011102065505 A CN 2011102065505A CN 201110206550 A CN201110206550 A CN 201110206550A CN 102890665 A CN102890665 A CN 102890665A
Authority
CN
China
Prior art keywords
group
pin
pcie
pcie connector
golden finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102065505A
Other languages
English (en)
Inventor
孙正衡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2011102065505A priority Critical patent/CN102890665A/zh
Priority to TW100126501A priority patent/TW201306389A/zh
Priority to US13/224,305 priority patent/US8898362B2/en
Priority to JP2012143913A priority patent/JP2013025796A/ja
Publication of CN102890665A publication Critical patent/CN102890665A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一种连接器组合，设置于一电路板上，所述连接器组合包括两PCIE连接器及一桥接板，该第一及第二PCIE连接器的第一组引脚对应与一芯片相连，以接收来自芯片的信号，所述第一及第二PCIE连接器的第二组引脚对应相连；所述桥接板的第一组金手指对应与第二组金手指电性相连，所述桥接板用于插接于第二PCIE连接器内且第一组金手指用于与第二PCIE连接器的第一组引脚电性连接、第二组金手指用于与第二PCIE连接器的第二组引脚电性连接，以将第二PCIE连接器的第一组引脚处的信号传输至第一PCIE连接器的第二组引脚处，进而将第二PCIE连接器的第一组引脚处的信号传输至第一PCIE连接器的第二组引脚处。上述连接器组合可提高PCIE连接器的频宽。本发明还提供了一种附属卡。

Description

连接器组合及其附属卡
技术领域
本发明涉及一种连接器，特别涉及一种PCIE（Peripheral Component Interconnect Express）连接器组合及其附属卡。
背景技术
现今个人电脑的主板上一般都具有PCIE×16连接器，但其实其内部只有PCIE×8的信号，这是由于晶片组或CPU所提供的通道数不够而导致的。比如说，一主板上设置有一芯片组、一PCIE×4连接器、一PCIE×8连接器以及一PCIE×16连接器。所述芯片组可提供二十对通道数，其中所述PCIE×4连接器占用四对通道，所述PCIE×8连接器占用八对通道，所述PCIE×16连接器占用八对通道。如此设计的目的一是晶片组或CPU提供的通道数不够，二是PCIE×16连接器可以用于插接PCIE×16的外接卡（如显卡）。然而，根据PCIE规范，当PCIE×16的显卡插设于该PCIE×16连接器内时，所述PCIE×16连接器实际上的频宽与PCIE×8连接器相同，此实为折中的做法。另外，当PCIE×4连接器或/和PCIE×8连接器闲置时，其上所分配的通道数将形同浪费。
发明内容
鉴于以上内容，有必要提供一种可提高PCIE连接器的频宽及可弹性调配各PCIE连接器所占用的通道数的连接器组合及使用于该连接器组合的附属卡。
一种连接器组合，包括一桥接板及设置于一电路板上的一第一PCIE连接器及一第二PCIE连接器，所述第一PCIE连接器及第二PCIE连接器的第一组引脚对应与一芯片相连，以接收来自芯片的信号，所述第一PCIE连接器及第二PCIE连接器的第二组引脚对应相连；所述桥接板包括一电路板，其一端设置有一第一组金手指及一第二组金手指，所述第一组金手指对应与第二组金手指电性相连，所述桥接板用于插接于第二PCIE连接器内且所述桥接板的第一组金手指用于与第二PCIE连接器的第一组引脚电性连接、第二组金手指用于与第二PCIE连接器的第二组引脚电性连接，以将第二PCIE连接器的第一组引脚处的信号传输至第一PCIE连接器的第二组引脚处，进而将第二PCIE连接器的第一组引脚处的信号传输至第一PCIE连接器的第二组引脚处。
一种连接器组合，包括一第一PCIE连接器、一第二PCIE连接器、一第三PCIE连接器、一桥接板及一转接板，所述第一PCIE连接器及第二PCIE连接器均设置于一电路板上，所述第一PCIE连接器及第二PCIE连接器的第一组引脚对应与一芯片相连，以接收来自芯片的信号，所述第一PCIE连接器及第二PCIE连接器的第二组引脚对应相连；
所述桥接板包括一电路板，其一端设置有一第一组金手指及一第二组金手指，所述第一组金手指对应与第二组金手指电性相连，所述桥接板用于插接于第二PCIE连接器内且所述桥接板的第一组金手指用于与第二PCIE连接器的第一组引脚电性连接、第二组金手指用于与第二PCIE连接器的第二组引脚电性连接，以将第二PCIE连接器的第一组引脚处的信号传输至第一PCIE连接器的第二组引脚处；
所述转接板包括一电路板，其一端设置有若干金手指，用于插接于所述第二PCIE连接器内且与第二PCIE连接器的第一组引脚及第二组引脚电性连接，所述第三PCIE连接器设置于转接板上，且所述第三PCIE连接器的引脚与转接板的金手指对应电性连接，以接收来自第一及第二PCIE连接器所接收的来自芯片的信号。
一种连接器组合，包括一第一PCIE连接器、一第二PCIE连接器、一第三PCIE连接器、一第四PCIE连接器、一第五PCIE连接器、一桥接板及一转接板，所述第一PCIE连接器、第二PCIE连接器、第三PCIE连接器设置于一电路板上，所述第四及第五PCIE连接器设置于所述转接板上，所述第一PCIE连接器及第二PCIE连接器的第一组引脚对应与一芯片相连，以接收来自芯片的信号，所述第一PCIE连接器的第一组引脚还与第三PCIE连接器的引脚相连，以将第一PCIE连接器所接收的来自芯片的信号传输至第三PCIE连接器；所述转接板插接于第二及第三PCIE连接器内，用于将第二及第三PCIE连接器所接收的来自芯片的信号传输至第四及第五PCIE连接器；所述桥接板包括一电路板，其一端设置有一第一组金手指及一第二组金手指，所述第一组金手指对应与第二组金手指电性相连，所述桥接板用于插接于第四PCIE连接器内且所述桥接板的第一组金手指用于与第四PCIE连接器的第一组引脚电性连接、第二组金手指用于与第四PCIE连接器的第二组引脚电性连接，以将第四PCIE连接器的第一组引脚处的信号传输至第五PCIE连接器的第二组引脚处，进而将第四PCIE连接器的第一组引脚处的信号传输至第五PCIE连接器的第二组引脚处。
一种连接器组合，包括一第一PCIE连接器、一第二PCIE连接器、一第三PCIE连接器、一桥接板及一转接板，所述第一PCIE连接器的引脚对应与一芯片相连，以接收来自芯片的信号；所述转接板包括一电路板，其一端设置有若干金手指，用于插接于第一PCIE连接器内并将第一PCIE连接器所接收的来自芯片的信号传导至设置于转接板上的第二及第三PCIE连接器的第一组引脚；所述桥接板包括一电路板，其一端设置有一第一组金手指及一第二组金手指，所述第一组金手指对应与第二组金手指电性相连，所述桥接板用于插接于第二PCIE连接器内且所述桥接板的第一组金手指用于与第二PCIE连接器的第一组引脚电性连接、第二组金手指用于与第二PCIE连接器的第二组引脚电性连接，以将第二PCIE连接器的第一组引脚处的信号传输至第二PCIE连接器的第二组引脚处，进而将第二PCIE连接器的第一组引脚处的信号传输至第三PCIE连接器的第二组引脚处。
一种连接器组合，包括一第一PCIE连接器、一第二PCIE连接器、一第三PCIE连接器、一第一桥接板及一第二桥接板，所述第一PCIE连接器、第二PCIE连接器及第三PCIE连接器均设置于一电路板上，所述第一PCIE连接器、第二PCIE连接器以及第三PCIE连接器的第一组引脚对应与一芯片相连，以接收来自芯片的信号，所述第一PCIE连接器及第二PCIE连接器的第二组引脚分别与第三PCIE连接器的第二组引脚及第三组引脚相连；
所述第一及第二桥接板均包括一电路板，其一端设置有一第一组金手指及一第二组金手指，所述第一组金手指对应与第二组金手指电性相连，所述第一及第二桥接板用于分别插接于第一及第二PCIE连接器内且所述第一桥接板的第一组金手指用于与第一PCIE连接器的第一组引脚电性连接、第二组金手指用于与第一PCIE连接器的第二组引脚电性连接，第二桥接板的第一组金手指用于与第二PCIE连接器的第一组引脚电性连接、第二组金手指用于与第二PCIE连接器的第二组引脚电性连接，以分别将第一及第二PCIE连接器的第一组引脚处的信号传输至第三PCIE连接器的第二组引脚及第三组引脚处。
一种连接器组合，包括一第一PCIE连接器、一第二PCIE连接器、一第三PCIE连接器、一第四PCIE连接器、一第一桥接板、一第二桥接板及一转接板，所述第一PCIE连接器设置于一电路板上，所述第一PCIE连接器对应与一芯片相连，以接收来自芯片的信号；
所述转接板包括一电路板，其一端设置有一第一组金手指、一第二组金手指及一第三组金手指，用于插接于所述第一PCIE连接器内且与第一PCIE连接器的引脚电性连接，所述第二、第三及第四PCIE连接器均设置于转接板上，且所述第二PCIE连接器的第一组引脚与转接板的第一组金手指对应电性连接，第三PCIE连接器的第一组引脚与转接板的第二组金手指对应电性连接，第四PCIE连接器的第一组引脚与转接板的第三组金手指对应电性连接，所述第二至第四PCIE连接器的第一组引脚用于接收来自第一PCIE连接器所接收的来自芯片的信号，所述第二PCIE连接器及第三PCIE连接器的第二组引脚分别与第四PCIE连接器的第二组引脚及第三组引脚相连；
所述第一及第二桥接板均包括一电路板，其一端设置有一第一组金手指及一第二组金手指，所述第一组金手指对应与第二组金手指电性相连，所述第一桥接板用于插接于第二PCIE连接器内且所述第一桥接板的第一组金手指用于与第二PCIE连接器的第一组引脚电性连接、第二组金手指用于与第二PCIE连接器的第二组引脚电性连接，第二桥接板的第一组金手指用于与第三PCIE连接器的第一组引脚电性连接、第二组金手指用于与第三PCIE连接器的第二组引脚电性连接，以将第二及第三PCIE连接器的第一组引脚处的信号传输至第四PCIE连接器的第二组引脚及第三组处。
一种附属卡，其一侧设置第一至第三组金手指，所述第二组金手指对应与第三组金手指电性相连，所述第一至第三组金手指用于插接于一PCIE连接器内，所述第一组金手指用于电性连接于与一芯片相连的PCIE连接器的第一组引脚，所述附属卡的第二组及第三组金手指分别用于与PCIE连接器的第二组及第三组引脚电性连接，以将PCIE连接器的第二组引脚处的信号传输至PCIE连接器的第三组引脚处。
上述连接器组合通过将桥接板或附属卡插接于空闲的PCIE连接器内，以将空闲的PCIE连接器的信号传输至另一PCIE连接器，从而提高PCEI连接器的频宽。同时，上述附属卡将桥接板与外接卡整合到同一电路板上，既可避免使用时的繁琐，且具有更低的成本。
附图说明
图1是本发明连接器组合的第一较佳实施方式的示意图。
图2为图1中桥接板的示意图。
图3为图1中连接器组合的使用示意图。
图4为本发明连接器组合的第二较佳实施方式的示意图。
图5为图4中桥接板的示意图。
图6为图4中连接器组合的使用示意图。
图7及8为图4中桥接板的另一实施方式的结构图。
图9为图7中桥接板使用时的示意图。
图10为本发明连接器组合的第三较佳实施方式的示意图。
图11为本发明连接器组合的第四较佳实施方式的示意图。
图12为本发明连接器组合的第五较佳实施方式的示意图。
图13为本发明附属卡的较佳实施方式的示意图。
主要元件符号说明
主板 10
桥接板 20、22、26、252、260
PCIE×16连接器 30、32、40、42、35、45、46、300、302、305、420、460
外接卡 50、52、55、462
第一防呆块 230
夹块 2300、2302、2400、2402
连接块 2305、2405
固定柱 2306、2406、2408
第二防呆块 240
圆孔 223、225、226
开槽 227、228
辅助拔取片 229
PCIE×8连接器 47、49
转接板 25、255、250
附属卡 28
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面结合附图及较佳实施方式对本发明作进一步详细描述：
请参考图1，本发明连接器组合设置于一台式电脑的主板10上，并假设所述主板10上的芯片组可提供的用于PCIE协议的通道数为十六对。所述连接器组合的第一较佳实施方式包括一第一PCIE×16连接器30、一第二PCIE×16连接器40及一桥接板（Jumper card）20，其中第一PCIE×16连接器30及第二PCIE×16连接器40分别占用八对通道。
为了便于描述本发明的工作原理，下面将简述PCIE规范中关于各引脚的定义。现有的PCIE×16连接器包括有A面及B面共计164个引脚，其中A面包括82个引脚A1-A82，B面亦包括82个引脚B1-B82。根据PCIE的规范，其中引脚A1-A13及B1-B13为公共信号引脚，用于传输电源信号、时钟信号等，引脚A14-A18及B14-B18用于传输一对通道内的信号，也就是说，现有的PCIE×1连接器包括引脚A1-A18及B1-B18即可。引脚A19-A32及B19-B32用于传输三对通道内的信号，也就是说，现有的PCIE×4连接器包括引脚A1-A32及B1-B32即可。引脚A33-A49及B33-B49用于传输四对通道内的信号，也就是说，现有的PCIE×8连接器包括引脚A1-A49及B1-B49即可。引脚A50-A82及B50-B82用于传输八对通道内的信号，也就是说，现有的PCIE×16连接器包括引脚A1-A82及B1-B82。也就是说，本实施方式中，由于芯片组只能为第一PCIE×16连接器30及第二PCIE×16连接器40各自提供八对通道数，即所述第一PCIE×16连接器30及第二PCIE×16连接器40的引脚A1-A49以及B1-B49分别接收来自芯片组的信号，引脚A50-A82及B50-B82则不接收来自芯片组的信号。如此，当PCIE×16连接器中接入一PCIE×8的外接卡时，所述PCIE×16连接器中只有引脚A1-A49以及B1-B49工作，其他引脚A50-A82及B50-B82则不工作。
请继续参考图2，所述桥接板20为一电路板，其一端设置有若干金手指，所述金手指包括C面及D面共计138个引脚，其中C面包括69个引脚C14-C82（此处为方便后续连接关系的描述，故将C面的第一个引脚记为C14），D面亦包括69个引脚D14-D82（图未示）。
请参阅下附表1，为桥接板20上各个引脚的连接关系：
第1行 C14 C15 C16 C17 C18 C19 D14 D15 D16 D17 D18 D19
第2行 C50 C51 C52 X C53 C54 D50 D51 D52 D53 D54 X
第3行 C20 C21 C22 C23 C24 C25 D20 D21 D22 D23 D24 D25
第4行 C55 C56 C57 C58 C59 C60 D55 D56 D57 D58 D59 D60
第5行 C26 C27 C28 C29 C30 C31 D26 D27 D28 D29 D30 D31
第6行 C61 C62 C63 C64 X X D61 D62 D63 D64 D65 D66
第7行 C32 C33 C34 C35 C36 C37 D32 D33 D34 D35 D36 D37
第8行 C65 C66 C67 C68 C69 C70 X X D67 D68 D69 D70
第9行 C38 C39 C40 C41 C42 C43 D38 D39 D40 D41 D42 D43
第10行 C71 C72 C73 C74 C75 C76 D71 D72 D73 D74 D75 D76
第11行 C44 C45 C46 C47 C48 C49 D44 D45 D46 D47 D48 D49
第12行 C77 C78 C79 C80 C81 C82 D77 D78 D79 D80 D81 D82
表1
其中，表1中奇数行中每一引脚对应与其下一个偶数行中与其相同列的引脚相连，比如引脚C14与引脚C50相连、引脚C20与引脚C55相连。表1中X则表示没有引脚，也就是说与该位置对应的另一引脚空置，比如引脚C17、C30均空置。此处桥接板20的引脚数少于第一PCIE×16连接器30是由于第一PCIE×16连接器30的引脚A1-A13以及B1-B13处的信号为电源信号及时钟信号，其不需要被传输至第二PCIE×16连接器40处。同理，表1中例如桥接板20的引脚C17、D19空置同样是因为与该引脚对应相连的第一PCIE×16连接器30的引脚（即A17及B19）处的信号不需要被传输至第二PCIE×16连接器40处，此设计均是根据PCIE规范而做。
所述第一PCIE×16连接器30及第二PCIE×16连接器40均分别包括A列及B列共计164个引脚，其中A列包括82个引脚A1-A82，B列包括82个引脚B1-B82。
所述第一PCIE×16连接器30及第二PCIE×16连接器40的引脚A1-A49及B1-B49均对应与电路板上的芯片组相连，其同现有主板上PCIE×8连接器的引脚与芯片组的连接方式相同。所述第一PCIE×16连接器30的引脚A50-A82及B50-B82则一一对应与第二PCIE×16连接器40的引脚A50-A82及B50-B82相连，即所述第一PCIE×16连接器30的引脚A50与第二PCIE×16连接器40的引脚A50相连，所述第一PCIE×16连接器30的引脚B50与第二PCIE×16连接器40的引脚B50相连，以此类推。
请继续参考图3，使用时，若第一PCIE×16连接器30空闲且第二PCIE×16连接器40内插接一PCIE×16的外接卡（add-card）50，则将所述桥接板20插接至所述第一PCIE×16连接器30内。此时所述桥接板20的引脚C14-C80及D14-D80则对应与第一PCIE×16连接器30内的引脚A14-A80及B14-B80一一相连。
下面将对第一PCIE×16连接器30内各引脚与桥接板20各引脚之间的信号传输关系作出说明：以第一PCIE×16连接器30内引脚A14为例，根据桥接板20与第一PCIE×16连接器30的各引脚之间的连接关系（引脚A14与引脚C14相连、引脚A50与引脚C50相连）及桥接板20的各引脚之间的连接关系（引脚C14与引脚C50相连）可知，所述第一PCIE×16连接器30内的引脚A14的信号先被传输至转接板20的引脚C14，之后该信号被传输至转接板20的引脚C50，继而被传输至第一PCIE×16连接器30内的引脚A50处。其他引脚可根据桥接板20与第一PCIE×16连接器30的各引脚之间的连接关系以及桥接板20的各引脚之间的连接关系得出，在此不再赘述。可以看出，所述桥接板20的功能是将第一PCIE×16连接器30内接收来自芯片组信号的引脚A1-A49及B1-B49的信号传输至闲置的引脚A50-A82及B50-B82。
与上面的原理相同，根据第一PCIE×16连接器30的各引脚与第二PCIE×16连接器40的各引脚之间的连接关系（比如第一PCIE×16连接器30的引脚A50与第二PCIE×16连接器40的引脚A50相连）可知，所述第一PCIE×16连接器30的引脚A50处的信号被传输至第二PCIE×16连接器40的引脚A50处，其他引脚以此类推。
根据上面的描述可知，此时第二PCIE×16连接器40的引脚A1-A49及B1-B49接收来自芯片组的信号、引脚A50-A82及B50-B82则通过第一PCIE×16连接器30的引脚A1-A49及B1-B49接收来自芯片组的信号。如此，插接至第二PCIE×16连接器40内的PCIE×16的外接卡即可通过十六对通道与芯片进行通信，即将其频宽提高了一倍。显然，所述第一PCIE×16连接器30及第二PCIE×16连接器40可以互换，即将桥接板20插接至第二PCIE×16连接器40内而将PCIE×16的外接卡插接至第一PCIE×16连接器30内，同样可以实现上述目的。
显然，根据PCIE的规范可知，只要能将第一PCIE×16连接器30或第二PCIE×16连接器40内对应引脚的信号传输至第二PCIE×16连接器40或第一PCIE×16连接器30内对应引脚处，所述桥接板20的引脚之间的连接关系并不限于表1中的方式。
另外，若第一PCIE×16连接器30及第二PCIE×16连接器40内均插接一PCIE×16的外接卡时，两外接卡将各自通过第一PCIE×16连接器30及第二PCIE×16连接器40内的引脚A1-A49及B1-B49与芯片组通信，即此时两PCIE×16的外接卡与芯片组通信的频宽与PCIE×8连接器所能提供的频宽相同。
请参考图4，本发明连接器组合的第二较佳实施方式包括一第一PCIE×16连接器32、一第二PCIE×16连接器42及一桥接板22，其中第一PCIE×16连接器32及第二PCIE×16连接器42分别占用八对通道。
请继续参考图5，所述桥接板22为一电路板，其一端设置有若干金手指，所述金手指包括E面及F面共计68个引脚，其中E面包括34个引脚E33-E49以及E65、E67-E82（为方便后续连接关系的描述，故如此标识），F面也包括34个引脚F33-F49以及F66-F82（图未示）。所述引脚E33-E49为第一组引脚，所述引脚E65、E67-E82为第二组引脚，所述引脚F33-F49为第三组引脚，所述引脚F66-F82为第四组引脚。
请参阅下附表2，为桥接板22上各个引脚的连接关系：
第1行 E33 E34 E35 E36 E37 E38 F33 F34 F35 F36 F37 F38
第2行 E65 E67 E68 E69 E70 E71 F66 F67 F68 F69 F70 F71
第3行 E39 E40 E41 E42 E43 E44 F39 F40 F41 F42 F43 F44
第4行 E72 E73 E74 E75 E76 E77 F72 F73 F74 F75 F76 F77
第5行 E45 E46 E47 E48 E49 - F45 F46 F47 F48 F49 -
第6行 E78 E79 E80 E81 E82 - F78 F79 F80 F81 F82 -
表2
其中，表2中奇数行中每一引脚对应与其下一个偶数行中与其相同列的引脚相连，比如引脚E33与引脚E65相连、引脚F34与引脚F67相连。
所述第一PCIE×16连接器32与第二PCIE×16连接器42之间的连接关系同第一实施方式中第一PCIE×16连接器30与第二PCIE×16连接器40之间的连接关系相同，即第一PCIE×16连接器32的引脚A50-A82一一对应与第二PCIE×16连接器42的引脚A50-A82相连、第一PCIE×16连接器32的引脚B50-B82一一对应与第二PCIE×16连接器42的引脚B50-B82相连。
使用时，如图6所示，将所述桥接板22插接至第一PCIE×16连接器32内，此时所述桥接板22的引脚E33-E49、E65、E67-E82则对应与第一PCIE×16连接器32内的引脚A33-A49、A65、A67-A82一一相连、所述桥接板22的引脚F33-F49、F66-F82则对应与第一PCIE×16连接器32内的引脚B33-B49、B66-B82一一相连。
下面将对第一PCIE×16连接器32内各引脚与桥接板22各引脚之间的信号传输关系作出说明：以第一PCIE×16连接器32内引脚A33为例，根据桥接板22与第一PCIE×16连接器32的各引脚之间的连接关系（引脚A33与引脚E33相连、引脚A65与引脚E65相连）及桥接板22的各引脚之间的连接关系（引脚E33与引脚E65相连）可知，所述第一PCIE×16连接器32内的引脚A33的信号先被传输至桥接板22的引脚E33，之后该信号被传输至桥接板22的引脚E65，继而被传输至第一PCIE×16连接器32内的引脚A65处。其他引脚可根据桥接板22与第一PCIE×16连接器32的各引脚之间的连接关系以及桥接板22的各引脚之间的连接关系得出，在此不再赘述。可以看出，所述桥接板22的功能是将第一PCIE×16连接器32内接收来自芯片组信号的引脚A33-A49及B33-B49的信号传输至闲置的引脚A50-A82及B50-B82。
与上面的原理相同，根据第一PCIE×16连接器32的各引脚与第二PCIE×16连接器42的各引脚之间的连接关系（比如第一PCIE×16连接器32的引脚A50与第二PCIE×16连接器42的引脚A50相连）可知，所述第一PCIE×16连接器32的引脚A50处的信号被传输至第二PCIE×16连接器42的引脚A50处，其他引脚以此类推。
根据上面的描述可知，此时第二PCIE×16连接器42的引脚A1-A49及B1-B49接收来自芯片组的信号（此时为八对通道数）、引脚A50-A82及B50-B82则通过第一PCIE×16连接器32的引脚A33-A49及B33-B49接收来自芯片组的信号（此时为四对通道数）。如此，插接至第二PCIE×16连接器42内的PCIE×16的外接卡55即可通过十二对通道与芯片组进行通信，即将其频宽提高了二分之一。显然，此时所述第一PCIE×16连接器32的引脚A1-A32及B1-B32仍正常接收来自芯片组的信号（此时为四对通道数），也就是说，当第一PCIE×16连接器32上插接一PCIE×4的外接卡52时，其仍然可正常工作。
显然，根据PCIE的规范可知，只要能将第一PCIE×16连接器32内对应引脚的信号传输至第二PCIE×16连接器42内对应引脚处，所述桥接板22的引脚之间的连接关系并不限于表2中的方式。
根据第一实施方式与第二实施方式的描述，本领域技术人员显然可得知其他实施方式中，亦可将第一PCIE×16连接器32的七对通道数传输至第二PCIE×16连接器42内（即将第一PCIE×16连接器32的引脚A19-A49的信号传输至第二PCIE×16连接器42的引脚A19-A49处、将第一PCIE×16连接器32的引脚B19-B49的信号传输至第二PCIE×16连接器42的引脚B19-B49处），如此即可使得插接至第二PCIE×16连接器42内的PCIE×16的外接卡即可通过十五对通道与芯片组进行通信，即将其频宽提高了接近一倍。显然，此时所述第一PCIE×16连接器32的引脚A1-A18及B1-B18仍正常接收来自芯片组的信号（此时为一对通道数），也就是说，当第一PCIE×16连接器32上插接一PCIE×1的外接卡时，其仍然可正常工作。当然，此时所述桥接板的结构也必须作出相应的改变。
请继续参考图7及图8，为了方便拔取第二实施方式中的桥接板22以及避免桥接板22在插接至第一PCIE×16连接器32时方向出现错误，所述桥接板22上还设置有一防呆装置及一拔取装置。该防呆装置包括一第一防呆块230及一第二防呆块240，该第一防呆块230及第二防呆块240分别设置于桥接板22相对的两侧，且该第一防呆块230及第二防呆块240的底部距离桥接板22设有金手指的侧边距离不等。
所述第一防呆块230包括两夹块2300、2302及一连接两夹块2300、2302的连接块2305。所述两夹块2300及2302上均开设一圆孔，一固定柱2306用于穿过两圆孔。所述第二防呆块240包括两夹块2400、2402及一连接两夹块2400、2402的连接块2405。所述两夹块2400及2402上均开设两圆孔，两固定柱2406、2408用于分别穿过位于两夹块2400及2402上的圆孔。
所述桥接板22的第一端设置有一圆孔226及一缺口，第二端设置有两圆孔223及225。所述桥接板22的未设置金手指的一侧开设有两间隔的开槽227、228。两辅助拔取片229中的每一辅助拔取片229均包括一方形片，其一端伸入开槽227或228内后卷折成一中空的圆柱体，从而可固定于开槽。
装配时，先利用固定柱2306依次穿过第一防呆块230的夹块2300、所述桥接板22的第一端的圆孔226以及第一防呆块230的夹块2302将第一防呆块230固定于桥接板22的第一端，之后再利用同样的方法将第二防呆块240固定于桥接板22的第二端。
此时，由于第一防呆块230与第二防呆块240的不同结构，将使得只有在第二防呆块230位于第一PCIE×16连接器32的端处、第二防呆块230位于第一第一PCIE×16连接器32的中间处，方能将桥接板22插设于第一PCIE×16连接器32内（如图9所示），如此即可起到防呆的目的。当需要拔取所述桥接板22时，向上拉动两辅助拔取片229即可轻易取出该桥接板22。同时，由于所述第一防呆块230的两夹块2300、2302之间形成一空隙，从而使得当桥接板22插设于第一PCIE×16连接器32内时，所述外接卡仍然可以插接至第一PCIE×16连接器32内。
请参考图10，本发明连接器组合的第三较佳实施方式一般使用于服务器的主板上，所述连接器组合包括一第一PCIE×16连接器35、一第二PCIE×16连接器45、一第三PCIE×16连接器46、一第一PCIE×8连接器47、一第二PCIE×8连接器49、一转接板25及一桥接板26，其中所述第一PCIE×16连接器35设置于主板上，所述第二PCIE×16连接器45及第二PCIE×8连接器49则设置于主板上与第一PCIE×16连接器35平行的一直线上，所述第三PCIE×16连接器46与第一PCIE×8连接器47则设置于所述转接板25上。
本实施方式中假设芯片组所能提供的最大通道数为十六对，其中第一PCIE×16连接器35占用八对通道，第二PCIE×16连接器45占用八对通道，PCIE×8连接器49则不占用通道。所述第一PCIE×16连接器35的引脚A1-A49及B1-B49分别对应与PCIE×8连接器49的引脚A1-A49及B1-B49相连，即将第一PCIE×16连接器35的八对通道传输至PCIE×8连接器49。所述转接板25为现有常见的用于服务器内部的转接卡（Riser card），其主要目的是用于将插接于主板插槽内的外接卡的方向由与主板垂直改变为与主板平行，如此即可大大节省机箱内的空间。使用时，所述转接板25的金手指插接于第二PCIE×16连接器45及PCIE×8连接器49内，即将第二PCIE×16连接器45的八对通道数传输至设置于转接板25上的第三PCIE×16连接器46以及将PCIE×8连接器49的八对通道数传输至设置于转接板25上的第一PCIE×8连接器47。
所述桥接板26为一电路板，其结构与第一实施方式中桥接板20或第二实施方式中桥接板22相同。当所述桥接板26与第一实施方式中桥接板20结构相同时，所述第三PCIE×16连接器46与第一PCIE×8连接器47的连接关系与第一实施方式类似。此时，所述桥接板26可用于插接至第一PCIE×8连接器47内，从而对应使得第三PCIE×16连接器46可占用十六对通道数，从而提高插接至第三PCIE×16连接器46内的PCIE×16的外接卡与芯片组进行通信时的频宽。其工作原理与第一实施方式完全相同，在此不再赘述。
当所述桥接板26与第二实施方式中桥接板22的结构相同时，所述第三PCIE×16连接器46与第一PCIE×8连接器47的连接方式与第二实施方式中第一PCIE×16连接器32与第二PCIE×16连接器42的连接关系类似。此时，所述桥接板26可用于插接至第一PCIE×8连接器47内，从而对应使得第三PCIE×16连接器46可占用十二对通道数，从而提高插接至第三PCIE×16连接器46内的PCIE×16的外接卡与芯片组进行通信时的频宽。同时，所述第一PCIE×8连接器47内还可同时插接一PCIE×4的外接卡。其工作原理与第二实施方式完全相同，在此不再赘述。
与第一实施方式相似，请继续参考图11，本发明连接器组合的第四较佳实施方式使用于服务器的主板上，所述连接器组合包括一第一PCIE×16连接器300、一第二PCIE×16连接器302、一第三PCIE×16连接器305、一桥接板252及一转接板255。所述第一PCIE×16连接器300及第二PCIE×16连接器302设置于主板上，且所述第一PCIE×16连接器300及第二PCIE×16连接器302分别占用八对通道。
所述第一PCIE×16连接器300及第二PCIE×16连接器302的连接关系与第一实施方式中所述第一PCIE×16连接器30及第二PCIE×16连接器40的连接关系相同。所述桥接板252的结构及其金手指之间的连接关系与第一实施方式中桥接板20相同。
所述第三PCIE×16连接器305设置于转接板255上。所述桥接板252插接于第一PCIE×16连接器300内以将第一PCIE×16连接器300所占用的八对通道数传输至第二PCIE×16连接器302，从而使得第二PCIE×16连接器302占用十六对通道数。所述转接板255则插接于第二PCIE×16连接器302内，以将第二PCIE×16连接器302的通道数转接至第三PCIE×16连接器305。如此，插接于第三PCIE×16连接器305的PCIE×16外接卡即可通过十六对通道与芯片进行通信。
根据上面的描述可以得知，所述桥接板252的结构及其金手指之间的连接关系也可与第二实施方式中桥接板22相同。此时，当桥接板252插接于第一PCIE×16连接器300、转接板255插接于第二PCIE×16连接器302时，插接至第三PCIE×16连接器305内的PCIE×16的外接卡即可通过十二对通道与芯片进行通信。同时，当第一PCIE×16连接器300上插接一PCIE×4的外接卡时，其仍然可正常工作。
请参考图12，本发明连接器组合的第五较佳实施方式包括一第一PCIE×16连接器（图未示）、一第二PCIE×16连接器420、一第三PCIE×16连接器460、一插接至第一PCIE×16连接器的转接板250及一桥接板260，其中第一PCIE×16连接器设置于主板上，其占用来自芯片的十六对通道。所述第二PCIE×16连接器420及第三PCIE×16连接器460均设置于转接板250上。
所述桥接板260的结构与第三实施方式中桥接板26的结构及工作原理均相同，在此不再赘述。
与第一实施方式相同，当将桥接板260插接于第二PCIE×16连接器420内时，插接至第三PCIE×16连接器460内的PCIE×16的外接卡462即可通过十六通道与芯片组进行通信，即将其频宽提高了一倍。
上述各实施方式中的桥接板20、22、26或260亦可与一PCIE×4、PCIE×8或PCIE×16等的外接卡整合到同一电路板上，以形成一附属卡。请参考图13，其为一整合了PCIE×4的外接卡与桥接板20的附属卡28，其中P部分引脚与现有PCIE×4的外接卡的引脚相同，Q部分引脚与第一实施方式中桥接板20的引脚相同。如此即可减少单独使用桥接板20，避免使用时的繁琐，且相对于另外单独制作桥接板20而言，直接将桥接板20与PCIE×4的外接卡整合到附属卡28上显然具有更低的成本。将桥接板22、26或260与外接卡整合到同一电路板上的原理与将桥接板20与PCIE×4的外接卡整合到同一附属卡28上的原理相同，同样，将桥接板20、22、26或260与PCIE×8或PCIE×16等的外接卡整合到同一附属卡上的原理亦相同，在此不再赘述。
当然，其他实施方式中，亦可利用两桥接板分别插接至两PCIE×8连接器内，以将该两PCIE×8连接器所占用的四组通道转移至另一PCIE×16连接器（假设芯片组能提供的最大通道数为十六对，上述两PCIE×8连接器分别占用四对通道、PCIE×16连接器占用八对通道），如此即可使得该PCIE×16连接器能占用十六对通道（其自身的八对通道以及来自两PCIE×8连接器的四对通道之和），如此插接至PCIE×16连接器上的PCIE×16的外接卡则可通过十六对通道与芯片组通信。另外，用户亦可利用一桥接板插接至PCIE×16连接器内，以将PCIE×16连接器的八对通道分别转移至两PCIE×8连接器，如此即可使得两PCIE×8连接器各占用八对通道，大大扩展了用户的自定义权限。
根据上面的描述可知，本实施方案同样可以适用于包括转接板，具体原理与上述实施方式相同，即其包括第一至第四PCIE连接器、第一至第二桥接板及转接板，所述第一PCIE连接器设置于电路板上，所述第一PCIE连接器对应与芯片相连以接收来自芯片的信号。所述转接板的电路板的一端设置有第一组金手指、第二组金手指及第三组金手指，用于插接于所述第一PCIE连接器内且与第一PCIE连接器的引脚电性连接，所述第二、第三及第四PCIE连接器均设置于转接板上，且所述第二PCIE连接器的第一组引脚与转接板的第一组金手指对应电性连接，第三PCIE连接器的第一组引脚与转接板的第二组金手指对应电性连接，第四PCIE连接器的第一组引脚与转接板的第三组金手指对应电性连接，所述第二至第四PCIE连接器的第一组引脚用于接收来自第一PCIE连接器所接收的来自芯片的信号，所述第二PCIE连接器及第三PCIE连接器的第二组引脚分别与第四PCIE连接器的第二组引脚及第三组引脚相连。所述第一及第二桥接板的电路板的一端均设置有第一组金手指及第二组金手指，所述第一组金手指对应与第二组金手指电性相连，所述第一桥接板用于插接于第二PCIE连接器内且所述第一桥接板的第一组金手指用于与第二PCIE连接器的第一组引脚电性连接、第二组金手指用于与第二PCIE连接器的第二组引脚电性连接，第二桥接板的第一组金手指用于与第三PCIE连接器的第一组引脚电性连接、第二组金手指用于与第三PCIE连接器的第二组引脚电性连接，以将第二及第三PCIE连接器的第一组引脚处的信号传输至第四PCIE连接器的第二组引脚及第三组处。

Claims (20)

1.一种连接器组合，包括一桥接板及设置于一电路板上的一第一PCIE连接器及一第二PCIE连接器，所述第一PCIE连接器及第二PCIE连接器的第一组引脚对应与一芯片相连，以接收来自芯片的信号，所述第一PCIE连接器及第二PCIE连接器的第二组引脚对应相连；所述桥接板包括一电路板，其一端设置有一第一组金手指及一第二组金手指，所述第一组金手指对应与第二组金手指电性相连，所述桥接板用于插接于第二PCIE连接器内且所述桥接板的第一组金手指用于与第二PCIE连接器的第一组引脚电性连接、第二组金手指用于与第二PCIE连接器的第二组引脚电性连接，以将第二PCIE连接器的第一组引脚处的信号传输至第一PCIE连接器的第二组引脚处，进而将第二PCIE连接器的第一组引脚处的信号传输至第一PCIE连接器的第二组引脚处。
2.如权利要求1所述的连接器组合，其特征在于：
所述第一及第二PCIE连接器均为PCIE×16连接器，所述第一PCIE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚；
所述第二PCIE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚；
所述桥接板的第一组金手指包括第一面上第一至第三十六引脚及第二面上第一至第三十六引脚、第二组金手指包括第一面上第三十七至第六十九引脚及第二面上第三十七至第六十九引脚，所述第一组金手指对应与第二组金手指相连以将当桥接板插接入第二PCIE连接器时与第二PCIE连接器内第一组引脚对应接触的第一组金手指处的信号传输至桥接板的第二组金手指，进而传输至与桥接板的第二组金手指相连的第二PCIE连接器的第二组引脚处。
3.如权利要求1所述的连接器组合，其特征在于：
所述第一及第二PCIE连接器均为PCIE×16连接器，所述第一PCIE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚；
所述第二连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚；
所述桥接板的第一组金手指包括第一面上第一至第十七引脚及第二面上第一至第十七引脚、第二组金手指包括第一面上第十八至第三十四引脚及第二面上第十八至第三十四引脚，所述第一组金手指对应与第二组金手指相连以将当桥接板插接入第二PCIE连接器时与第二PCIE连接器内第一组引脚对应接触的第一组金手指处的信号传输至桥接板的第二组金手指，进而传输至与桥接板的第二组金手指相连的第二PCIE连接器的第二组引脚处。
4.如权利要求3所述的连接器组合，其特征在于：所述桥接板上还设置有一防呆装置，所述防呆装置包括一第一防呆块及一第二防呆块，所述第一防呆块及第二防呆块分别设置于桥接板相对的两侧，且所述第一防呆块及第二防呆块的底部距离桥接板设有金手指的侧边距离不等。
5.一种连接器组合，包括一第一PCIE连接器、一第二PCIE连接器、一第三PCIE连接器、一桥接板及一转接板，所述第一PCIE连接器及第二PCIE连接器均设置于一电路板上，所述第一PCIE连接器及第二PCIE连接器的第一组引脚对应与一芯片相连，以接收来自芯片的信号，所述第一PCIE连接器及第二PCIE连接器的第二组引脚对应相连；
所述桥接板包括一电路板，其一端设置有一第一组金手指及一第二组金手指，所述第一组金手指对应与第二组金手指电性相连，所述桥接板用于插接于第二PCIE连接器内且所述桥接板的第一组金手指用于与第二PCIE连接器的第一组引脚电性连接、第二组金手指用于与第二PCIE连接器的第二组引脚电性连接，以将第二PCIE连接器的第一组引脚处的信号传输至第一PCIE连接器的第二组引脚处；
所述转接板包括一电路板，其一端设置有若干金手指，用于插接于所述第二PCIE连接器内且与第二PCIE连接器的第一组引脚及第二组引脚电性连接，所述第三PCIE连接器设置于转接板上，且所述第三PCIE连接器的引脚与转接板的金手指对应电性连接，以接收来自第一及第二PCIE连接器所接收的来自芯片的信号。
6.如权利要求5所述的连接器组合，其特征在于：所述第一、第二及第三连接器均为PCIE×16连接器，所述第一PICE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚；
所述第二PCIE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚；
所述桥接板的第一组金手指包括第一面上第一至第三十六引脚及第二面上第一至第三十六引脚、第二组金手指包括第一面上第三十七至第六十九引脚及第二面上第三十七至第六十九引脚，所述第一组金手指对应与第二组金手指相连以将当桥接板插接入第一PCIE连接器时与第二PCIE连接器内第一组引脚对应接触的第一组金手指处的信号传输至桥接板的第二组金手指，进而传输至与桥接板的第二组金手指相连的第二PCIE连接器的第二组引脚处。
7.如权利要求6所述的连接器组合，其特征在于：所述第一、第二及第三PCIE连接器均为PCIE×16连接器，所述第一PCIE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚，所述第二PCIE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚；所述桥接板的第一组金手指包括第一面上第一至第十七引脚及第二面上第一至第十七引脚、第二组金手指包括第一面上第十八至第三十四引脚及第二面上第十八至第三十四引脚，所述第一组金手指对应与第二组金手指相连以将当桥接板插接入第一PCIE连接器时与第一PCIE连接器内第一组引脚对应接触的第一组金手指处的信号传输至桥接板的第二组金手指，进而传输至与桥接板的第二组金手指相连的第一PCIE连接器的第二组引脚处。
8.如权利要求7所述的连接器组合，其特征在于：所述桥接板上还设置有一防呆装置，所述防呆装置包括一第一防呆块及一第二防呆块，所述第一防呆块及第二防呆块分别设置于桥接板相对的两侧，且所述第一防呆块及第二防呆块的底部距离桥接板设有金手指的侧边距离不等。
9.一种连接器组合，包括一第一PCIE连接器、一第二PCIE连接器、一第三PCIE连接器、一第四PCIE连接器、一第五PCIE连接器、一桥接板及一转接板，所述第一PCIE连接器、第二PCIE连接器、第三PCIE连接器设置于一电路板上，所述第四及第五PCIE连接器设置于所述转接板上，所述第一PCIE连接器及第二PCIE连接器的第一组引脚对应与一芯片相连，以接收来自芯片的信号，所述第一PCIE连接器的第一组引脚还与第三PCIE连接器的引脚相连，以将第一PCIE连接器所接收的来自芯片的信号传输至第三PCIE连接器；所述转接板插接于第二及第三PCIE连接器内，用于将第二及第三PCIE连接器所接收的来自芯片的信号传输至第四及第五PCIE连接器；所述桥接板包括一电路板，其一端设置有一第一组金手指及一第二组金手指，所述第一组金手指对应与第二组金手指电性相连，所述桥接板用于插接于第四PCIE连接器内且所述桥接板的第一组金手指用于与第四PCIE连接器的第一组引脚电性连接、第二组金手指用于与第四PCIE连接器的第二组引脚电性连接，以将第四PCIE连接器的第一组引脚处的信号传输至第五PCIE连接器的第二组引脚处，进而将第四PCIE连接器的第一组引脚处的信号传输至第五PCIE连接器的第二组引脚处。
10.如权利要求9所述的连接器组合，其特征在于：所述第一、第二、第四及第五PCIE连接器均为PCIE×16连接器，所述第三PCIE连接器为PCIE×8连接器，所述第四PCIE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚，所述第五PCIE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚；所述桥接板的第一组金手指包括第一面上第一至第三十六引脚及第二面上第一至第三十六引脚、第二组金手指包括第一面上第三十七至第六十九引脚及第二面上第三十七至第六十九引脚，所述第一组金手指对应与第二组金手指相连以将当桥接板插接入第四PCIE连接器时与第四PCIE连接器内第一组引脚对应接触的第一组金手指处的信号传输至桥接板的第二组金手指，进而传输至与桥接板的第二组金手指相连的第四PCIE连接器的第二组引脚处。
11.如权利要求9所述的连接器组合，其特征在于：所述第一、第二、第四及第五PCIE连接器均为PCIE×16连接器，所述第三PCIE连接器为PCIE×8连接器，所述第四PCIE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚，所述第五连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚；所述桥接板的第一组金手指包括第一面上第一至第十七引脚及第二面上第一至第十七引脚、第二组金手指包括第一面上第十八至第三十四引脚及第二面上第十八至第三十四引脚，所述第一组金手指对应与第二组金手指相连以将当桥接板插接入第四PCIE连接器时与第四PCIE连接器内第一组引脚对应接触的第一组金手指处的信号传输至桥接板的第二组金手指，进而传输至与桥接板的第二组金手指相连的第五PCIE连接器的第二组引脚处。
12.如权利要求11所述的连接器组合，其特征在于：所述桥接板上还设置有一防呆装置，所述防呆装置包括一第一防呆块及一第二防呆块，所述第一防呆块及第二防呆块分别设置于桥接板相对的两侧，且所述第一防呆块及第二防呆块的底部距离桥接板设有金手指的侧边距离不等。
13.一种连接器组合，包括一第一PCIE连接器、一第二PCIE连接器、一第三PCIE连接器、一桥接板及一转接板，所述第一PCIE连接器的引脚对应与一芯片相连，以接收来自芯片的信号；所述转接板包括一电路板，其一端设置有若干金手指，用于插接于第一PCIE连接器内并将第一PCIE连接器所接收的来自芯片的信号传导至设置于转接板上的第二及第三PCIE连接器的第一组引脚；所述桥接板包括一电路板，其一端设置有一第一组金手指及一第二组金手指，所述第一组金手指对应与第二组金手指电性相连，所述桥接板用于插接于第二PCIE连接器内且所述桥接板的第一组金手指用于与第二PCIE连接器的第一组引脚电性连接、第二组金手指用于与第二PCIE连接器的第二组引脚电性连接，以将第二PCIE连接器的第一组引脚处的信号传输至第二PCIE连接器的第二组引脚处，进而将第二PCIE连接器的第一组引脚处的信号传输至第三PCIE连接器的第二组引脚处。
14.如权利要求13所述的连接器组合，其特征在于：所述第一、第二及第三连接器均为PCIE×16连接器，所述第二PICE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚，所述第三PCIE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚；所述桥接板的第一组金手指包括第一面上第一至第三十六引脚及第二面上第一至第三十六引脚、第二组金手指包括第一面上第三十七至第六十九引脚及第二面上第三十七至第六十九引脚，所述第一组金手指对应与第二组金手指相连以将当桥接板插接入第二PCIE连接器时与第二PCIE连接器内第一组引脚对应接触的第一组金手指处的信号传输至桥接板的第二组金手指，进而传输至与桥接板的第二组金手指相连的第二PCIE连接器的第二组引脚处。
15.如权利要求13所述的连接器组合，其特征在于：所述第一、第二及第三PCIE连接器均为PCIE×16连接器，所述第二PCIE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚，所述第三PCIE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚；所述桥接板的第一组金手指包括第一面上第一至第十七引脚及第二面上第一至第十七引脚、第二组金手指包括第一面上第十八至第三十四引脚及第二面上第十八至第三十四引脚，所述第一组金手指对应与第二组金手指相连以将当桥接板插接入第二PCIE连接器时与第二PCIE连接器内第一组引脚对应接触的第一组金手指处的信号传输至桥接板的第二组金手指，进而传输至与桥接板的第二组金手指相连的第二PCIE连接器的第二组引脚处。
16.如权利要求15所述的连接器组合，其特征在于：所述桥接板上还设置有一防呆装置，所述防呆装置包括一第一防呆块及一第二防呆块，所述第一防呆块及第二防呆块分别设置于桥接板相对的两侧，且所述第一防呆块及第二防呆块的底部距离桥接板设有金手指的侧边距离不等。
17.一种连接器组合，包括一第一PCIE连接器、一第二PCIE连接器、一第三PCIE连接器、一第一桥接板及一第二桥接板，所述第一PCIE连接器、第二PCIE连接器及第三PCIE连接器均设置于一电路板上，所述第一PCIE连接器、第二PCIE连接器以及第三PCIE连接器的第一组引脚对应与一芯片相连，以接收来自芯片的信号，所述第一PCIE连接器及第二PCIE连接器的第二组引脚分别与第三PCIE连接器的第二组引脚及第三组引脚相连；
所述第一及第二桥接板均包括一电路板，其一端设置有一第一组金手指及一第二组金手指，所述第一组金手指对应与第二组金手指电性相连，所述第一及第二桥接板用于分别插接于第一及第二PCIE连接器内且所述第一桥接板的第一组金手指用于与第一PCIE连接器的第一组引脚电性连接、第二组金手指用于与第一PCIE连接器的第二组引脚电性连接，第二桥接板的第一组金手指用于与第二PCIE连接器的第一组引脚电性连接、第二组金手指用于与第二PCIE连接器的第二组引脚电性连接，以分别将第一及第二PCIE连接器的第一组引脚处的信号传输至第三PCIE连接器的第二组引脚及第三组引脚处。
18.一种连接器组合，包括一第一PCIE连接器、一第二PCIE连接器、一第三PCIE连接器、一第四PCIE连接器、一第一桥接板、一第二桥接板及一转接板，所述第一PCIE连接器设置于一电路板上，所述第一PCIE连接器对应与一芯片相连，以接收来自芯片的信号；
所述转接板包括一电路板，其一端设置有一第一组金手指、一第二组金手指及一第三组金手指，用于插接于所述第一PCIE连接器内且与第一PCIE连接器的引脚电性连接，所述第二、第三及第四PCIE连接器均设置于转接板上，且所述第二PCIE连接器的第一组引脚与转接板的第一组金手指对应电性连接，第三PCIE连接器的第一组引脚与转接板的第二组金手指对应电性连接，第四PCIE连接器的第一组引脚与转接板的第三组金手指对应电性连接，所述第二至第四PCIE连接器的第一组引脚用于接收来自第一PCIE连接器所接收的来自芯片的信号，所述第二PCIE连接器及第三PCIE连接器的第二组引脚分别与第四PCIE连接器的第二组引脚及第三组引脚相连；
所述第一及第二桥接板均包括一电路板，其一端设置有一第一组金手指及一第二组金手指，所述第一组金手指对应与第二组金手指电性相连，所述第一桥接板用于插接于第二PCIE连接器内且所述第一桥接板的第一组金手指用于与第二PCIE连接器的第一组引脚电性连接、第二组金手指用于与第二PCIE连接器的第二组引脚电性连接，第二桥接板的第一组金手指用于与第三PCIE连接器的第一组引脚电性连接、第二组金手指用于与第三PCIE连接器的第二组引脚电性连接，以将第二及第三PCIE连接器的第一组引脚处的信号传输至第四PCIE连接器的第二组引脚及第三组处。
19.一种附属卡，其一侧设置第一至第三组金手指，所述第二组金手指对应与第三组金手指电性相连，所述第一至第三组金手指用于插接于一PCIE连接器内，所述第一组金手指用于电性连接于与一芯片相连的PCIE连接器的第一组引脚，所述附属卡的第二组及第三组金手指分别用于与PCIE连接器的第二组及第三组引脚电性连接，以将PCIE连接器的第二组引脚处的信号传输至PCIE连接器的第三组引脚处。
20.如权利要求19所述的附属卡，其特征在于：所述附属卡的第一组金手指包括位于所述附属卡的第一面上第一至第三十二引脚及第二面上第一至第三十二引脚、第二组金手指包括第一面上第三十三至第四十九引脚及第二面上第三十三至第四十九引脚、第三组金手指包括第一面上第五十至第六十六引脚及第二面上第五十至第六十六引脚。
CN2011102065505A 2011-07-22 2011-07-22 连接器组合及其附属卡 Pending CN102890665A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2011102065505A CN102890665A (zh) 2011-07-22 2011-07-22 连接器组合及其附属卡
TW100126501A TW201306389A (zh) 2011-07-22 2011-07-27 連接器組合及其附屬卡
US13/224,305 US8898362B2 (en) 2011-07-22 2011-09-01 Lane jumper
JP2012143913A JP2013025796A (ja) 2011-07-22 2012-06-27 コネクターアセンブリ及びこれに用いられる補助カード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102065505A CN102890665A (zh) 2011-07-22 2011-07-22 连接器组合及其附属卡

Publications (1)

Publication Number Publication Date
CN102890665A true CN102890665A (zh) 2013-01-23

Family

ID=47534172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102065505A Pending CN102890665A (zh) 2011-07-22 2011-07-22 连接器组合及其附属卡

Country Status (4)

Country Link
US (1) US8898362B2 (zh)
JP (1) JP2013025796A (zh)
CN (1) CN102890665A (zh)
TW (1) TW201306389A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972735A (zh) * 2013-01-30 2014-08-06 鸿富锦精密电子(天津)有限公司 信号切换电路及包括该电路的pcie连接器组合
CN104181985A (zh) * 2013-05-27 2014-12-03 鸿富锦精密电子(天津)有限公司 电脑主板
CN105404602A (zh) * 2014-09-08 2016-03-16 广达电脑股份有限公司 电路卡装置
CN106339343A (zh) * 2015-07-10 2017-01-18 爱思开海力士有限公司 快速外设组件互联卡
CN109471827A (zh) * 2018-09-04 2019-03-15 深圳市宝德计算机系统有限公司 一种高密度pcie连接器
WO2022268140A1 (zh) * 2021-06-24 2022-12-29 广州市康珑电子有限公司 一种三维布线的电路板结构

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102340087A (zh) * 2010-07-28 2012-02-01 鸿富锦精密工业（深圳）有限公司 电源转接卡
CN102810085A (zh) * 2011-06-03 2012-12-05 鸿富锦精密工业（深圳）有限公司 Pci-e扩展系统及方法
CN102931546A (zh) * 2011-08-10 2013-02-13 鸿富锦精密工业（深圳）有限公司 连接器组合
CN102957009A (zh) * 2011-08-17 2013-03-06 鸿富锦精密工业（深圳）有限公司 连接器组合
US9345163B2 (en) * 2013-05-30 2016-05-17 Hewlett Packard Enterprise Development Lp Modules to contain interface cards
US10114428B1 (en) * 2014-03-28 2018-10-30 EMC IP Holding Company LLC IT device
US10248605B2 (en) * 2015-01-28 2019-04-02 Hewlett-Packard Development Company, L.P. Bidirectional lane routing
US10095280B2 (en) 2015-09-21 2018-10-09 Ciena Corporation Variable width PCIe interface
TW202005485A (zh) * 2018-06-01 2020-01-16 緯穎科技服務股份有限公司 擴充快捷外設互聯標準兼容性的電路
TWI721791B (zh) * 2020-02-21 2021-03-11 緯穎科技服務股份有限公司 電子裝置
EP3989041A1 (en) * 2020-10-22 2022-04-27 Atos Global IT Solutions and Services Private Limited An electronic device comprising a mother board and a riser card
TWI807726B (zh) * 2022-03-25 2023-07-01 新加坡商鴻運科股份有限公司 轉接測試板和顯卡測試裝置
WO2024119108A1 (en) * 2022-12-02 2024-06-06 Enfabrica Corporation A modular datacenter interconnection system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7246190B2 (en) * 2004-04-21 2007-07-17 Hewlett-Packard Development Company, L.P. Method and apparatus for bringing bus lanes in a computer system using a jumper board
CN101751366A (zh) * 2008-11-28 2010-06-23 英业达股份有限公司 具有共用式信号传输接口的主机板
CN101882120A (zh) * 2009-05-06 2010-11-10 上海华虹集成电路有限责任公司 自动检测多种mcu接口并实现接口转换的装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687134B2 (en) * 2002-06-13 2004-02-03 Hewlett-Packard Development Company, L.P. Card extraction and separation system
TW568404U (en) * 2003-05-28 2003-12-21 Hon Hai Prec Ind Co Ltd Cable connector assembly
US7440293B2 (en) * 2004-11-24 2008-10-21 Dell Products L.P. Method and apparatus for mounting a card in an information handling system
US7793029B1 (en) * 2005-05-17 2010-09-07 Nvidia Corporation Translation device apparatus for configuring printed circuit board connectors
US7539801B2 (en) * 2005-05-27 2009-05-26 Ati Technologies Ulc Computing device with flexibly configurable expansion slots, and method of operation
US8484399B2 (en) * 2005-07-08 2013-07-09 Dell Products L.P. System and method for configuring expansion bus links to generate a double-bandwidth link slot
US7496742B2 (en) * 2006-02-07 2009-02-24 Dell Products L.P. Method and system of supporting multi-plugging in X8 and X16 PCI express slots
US7447825B2 (en) * 2006-03-10 2008-11-04 Inventec Corporation PCI-E automatic allocation system
CN100561455C (zh) * 2006-09-01 2009-11-18 鸿富锦精密工业（深圳）有限公司 高速差分信号传输硬件架构
TWM307793U (en) * 2006-09-04 2007-03-11 Iei Technology Corp Half-sized PCI central processing unit interface and computer device with PCIe extensible capability
CN102931546A (zh) * 2011-08-10 2013-02-13 鸿富锦精密工业（深圳）有限公司 连接器组合
CN102929333A (zh) * 2011-08-10 2013-02-13 鸿富锦精密工业（深圳）有限公司 连接器组合

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7246190B2 (en) * 2004-04-21 2007-07-17 Hewlett-Packard Development Company, L.P. Method and apparatus for bringing bus lanes in a computer system using a jumper board
CN101751366A (zh) * 2008-11-28 2010-06-23 英业达股份有限公司 具有共用式信号传输接口的主机板
CN101882120A (zh) * 2009-05-06 2010-11-10 上海华虹集成电路有限责任公司 自动检测多种mcu接口并实现接口转换的装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972735A (zh) * 2013-01-30 2014-08-06 鸿富锦精密电子(天津)有限公司 信号切换电路及包括该电路的pcie连接器组合
CN104181985A (zh) * 2013-05-27 2014-12-03 鸿富锦精密电子(天津)有限公司 电脑主板
CN105404602A (zh) * 2014-09-08 2016-03-16 广达电脑股份有限公司 电路卡装置
CN106339343A (zh) * 2015-07-10 2017-01-18 爱思开海力士有限公司 快速外设组件互联卡
CN106339343B (zh) * 2015-07-10 2021-03-26 爱思开海力士有限公司 快速外设组件互联卡
CN109471827A (zh) * 2018-09-04 2019-03-15 深圳市宝德计算机系统有限公司 一种高密度pcie连接器
WO2022268140A1 (zh) * 2021-06-24 2022-12-29 广州市康珑电子有限公司 一种三维布线的电路板结构

Also Published As

Publication number Publication date
US8898362B2 (en) 2014-11-25
JP2013025796A (ja) 2013-02-04
TW201306389A (zh) 2013-02-01
US20130024591A1 (en) 2013-01-24

Similar Documents

Publication Publication Date Title
CN102890665A (zh) 连接器组合及其附属卡
CN101984599B (zh) 背板及通讯设备、通讯系统
TWI237536B (en) PCB and layout thereof
CN100338546C (zh) 阶层型模块
CN1574799A (zh) 用于数字传输系统的紧凑电磁耦合器
CN102957009A (zh) 连接器组合
CN1852633A (zh) 一种可实现高速信号传输的印制电路板及制作方法
CN204405902U (zh) 光模块
CN2886929Y (zh) 一种超传输总线接口板间互连装置
CN201628949U (zh) 一种电子设备
CN1259775C (zh) 分接微分信号的电路的设计、布局和制造方法
CN205158295U (zh) 一种带有扩展坞功能的一体式键鼠
CN106025623A (zh) 一种高密度错层搭叠pcb板连接装置及其实现方法
CN202257560U (zh) 一种新型usb切换器设备
CN104238628A (zh) 电子装置
CN202521265U (zh) 一种光源模组及显示器
CN205812510U (zh) 一种新型pcb板上下板设备
TW201225754A (en) Printed circuit board
TW200644748A (en) Printed circuit board having improved differential vias
CN205247363U (zh) 一种电容式触摸屏功能片以及电容式触摸屏
CN1746875A (zh) 通用串行总线系统和复合装置及设定复合装置地址的方法
CN1896980A (zh) 具有主机对主机传输功能的集线器
CN2611960Y (zh) 转接卡及其与计算机主机的组合
CN1801049A (zh) 三维位置信息输入装置
CN204560023U (zh) 一种柔性电路板组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130123