TWI721791B

TWI721791B - 電子裝置

Info

Publication number: TWI721791B
Application number: TW109105625A
Authority: TW
Inventors: 魏子喻; 陳毅唐; 陳義憲; 洪啟翔; 陳冠維
Original assignee: 緯穎科技服務股份有限公司
Priority date: 2020-02-21
Filing date: 2020-02-21
Publication date: 2021-03-11
Also published as: US11330715B2; US20210267059A1; CN113296574A; TW202132940A

Abstract

本發明的電子裝置包括主機板、橋接裝置及外接卡。主機板包括處理器、第一電路板及第一連接器，處理器透過第一電路板耦接第一連接器。橋接裝置包括第二電路板及第二連接器，橋接裝置設置於主機板上，橋接裝置耦接主機板的第一連接器，其中第二連接器透過第二電路板耦接第一連接器。外接卡包括第三電路板及周邊電路。外接卡設置於橋接裝置上。外接卡耦接橋接裝置的第二連接器，其中周邊電路透過第三電路板耦接第二連接器，其中處理器透過訊號路徑耦接周邊電路。訊號路徑包括第一電路板、第一連接器、第二電路板、第二連接器及第三電路板。

Description

電子裝置

本發明是有關於一種裝置，且特別是有關於一種電子裝置。

隨著人工智能、機器學習、深度學習等技術的發展，現今的電子裝置更加廣泛地採用分散式運算的架構來支援上述的技術。在分散式運算的電子裝置中，會透過處理器與特定周邊電路（例如圖形處理器（Graphics Processing Unit，GPU））分別進行特定的運算來加快電子裝置的整體運算效能。傳統的電子裝置會透過主機板來連接設置有處理器的主機板以及設置有周邊電路的外接卡。但傳統的電子裝置中，若欲改善處理器與周邊電路的訊號品質，則必須針對整體主機板的材料進行變更，使用成本更高的主機板材料，以進一步改善主機板上的訊號傳遞品質或降低訊號的耗損，如此一來則造成電子裝置製造成本的上升。

本發明提供一種電子裝置，可透過橋接裝置改善電子裝置的製造成本考量，並改善處理器與周邊裝置間傳輸的訊號品質。

本發明的電子裝置包括主機板、橋接裝置及外接卡。主機板包括處理器、第一電路板及第一連接器，處理器透過第一電路板耦接第一連接器。橋接裝置包括第二電路板及第二連接器，橋接裝置設置於主機板上，橋接裝置耦接主機板的第一連接器，其中第二連接器透過第二電路板耦接第一連接器。外接卡（Add-in Card）包括第三電路板及周邊電路。外接卡設置於橋接裝置上。外接卡耦接橋接裝置的第二連接器，其中周邊電路透過第三電路板耦接第二連接器，其中處理器透過訊號路徑耦接周邊電路。訊號路徑包括第一電路板、第一連接器、第二電路板、第二連接器及第三電路板。

本發明的電子裝置包括主機板、橋接裝置、轉接卡及外接卡。主機板包括處理器、第一電路板及第一連接器。處理器透過第一電路板耦接第一連接器。橋接裝置包括第二電路板及第二連接器。橋接裝置設置於主機板上。橋接裝置耦接主機板的第一連接器，其中第二連接器透過第二電路板耦接第一連接器。轉接卡（Riser Card）包括第三電路板及第三連接器。轉接卡設置於橋接裝置上。轉接卡耦接橋接裝置的第二連接器，其中第三連接器透過第三電路板耦接第二連接器。外接卡包括第四電路板及周邊電路。外接卡設置於轉接卡的側邊。外接卡耦接轉接卡的第三連接器，其中周邊電路透過第四電路板耦接第三連接器，其中，處理器透過訊號路徑耦接周邊電路，訊號路徑包括第一電路板、第一連接器、第二電路板、第二連接器、第三電路板、第三連接器及第四電路板。

基於上述，電子裝置可透過橋接裝置有效降低經過主機板的訊號路徑中的訊號耗損，透過以面積較小的橋接裝置來傳遞訊號，可在不需要針對主機板整體的材料進行變更下有效緩解電子裝置的製造成本，並提升整體電子裝置的訊號品質及訊號完整性。

請參考圖1，圖1為本發明實施例一電子裝置1的示意圖。電子裝置1包含有有主機板10、橋接裝置11及外接卡（Add-in Card）12。主機板10具有電路板100、連接器101及處理器102。橋接裝置11具有電路板110及連接器111。外接卡12具有電路板120及周邊電路121。主機板10上的處理器102透過橋接裝置11的設置可連接到周邊電路121，縮短處理器102在電路板100上的訊號傳遞路徑長度，提升電子裝置1的訊號品質及訊號完整性（Signal Integrity）。另外，透過模組化的橋接裝置11降低設計訊號走線的複雜度，透過主機板10現有的連接器101降低設計成本，降低電子裝置1整體的製造成本。

詳細而言，主機板10的處理器102透過電路板100電性耦接於連接器101。在一實施例中，處理器102可為中央處理單元（Central Processing Unit，CPU），或是其他可程式化之一般用途或特殊用途的微控制單元（Micro Control Unit，MCU）、微處理器（Microprocessor）、數位信號處理器（Digital Signal Processor，DSP）、可程式化控制器、特殊應用積體電路（Application Specific Integrated Circuit，ASIC）、圖形處理器（Graphics Processing Unit，GPU）、算數邏輯單元（Arithmetic Logic Unit，ALU）、複雜可程式邏輯裝置（Complex Programmable Logic Device，CPLD）、現場可程式化邏輯閘陣列（Field Programmable Gate Array，FPGA）或其他類似元件或上述元件的組合。電路板100為一硬質印刷電路板（Printing Circuit Board，PCB），具有多層結構。連接器101可為板對板夾層連接器。連接器101可為直接附接（Direct-attach）連接器。或者，連接器101可為直接焊接（Direct soldering）連接器。只要可以平行方式連接電路板100與電路板110，其皆屬於本發明的範疇。

橋接裝置11設置於主機板10上，橋接裝置11的電路板110直接耦接於主機板10的連接器101。橋接裝置11的連接器111透過電路板110電性耦接於主機板10的連接器101。在一實施例中，電路板110為一硬質印刷電路板，具有多層結構。連接器111可為一表面黏著技術（Surface-mount Technology，SMT）連接器。連接器111可為一壓接（Press-fit）連接器。連接器可為一導通孔（Plating Through Hole，PTH）連接器。只要可以平行對垂直的方式連接電路板110與電路板120，其皆屬於本發明的範疇。

外接卡12設置於橋接裝置11的連接器111上，外接卡12的電路板120直接耦接於橋接裝置11的連接器111。周邊電路121透過電路板120電性耦接於橋接裝置11的連接器111。在一實施例中，外接卡12為一外接顯示卡。在一實施例中，周邊電路121為一圖形處理器（Graphics Processing Unit，GPU）。

在一實施例中，電路板110是平行設置於電路板100上。電路板120是垂直設置於電路板110上。處理器102可透過訊號路徑S1耦接於周邊電路121，其中訊號路徑S1包含電路板100、連接器101、電路板110、連接器111、電路板120。處理器102透過訊號路徑S1可與外接卡12交換及／或提供訊號。在一實施例中，電子系統1可符合快捷外設互聯標準（PCI Express，PCI-e）第五世代（Gen5）的需求規格，而訊號路徑S1的設定頻寬可符合快捷外設互聯標準第五世代的設定頻寬（例如16GHz）。在一實施例中，在快捷外設互聯標準第五世代的設定頻寬中，橋接裝置11的電路板110的每單位訊號走線長度所產生的介入耗損（Insertion Loss）會小於主機板10的電路板100每單位訊號走線長度所產生的介入耗損。在一實施例中，在快捷外設互聯標準第五世代的設定頻寬中（例如16GHz），橋接裝置11的電路板110的訊號線上，單位長度介入耗損為0.75 dB，主機板10的電路板100的訊號線上，單位長度介入耗損為1.1 dB。

另外，如圖1所示，訊號路徑S1在電路板100中的訊號傳遞的路徑長度為L1，訊號路徑S1在電路板110中的訊號傳遞的路徑長度為L2。換言之，電子裝置1降低了訊號路徑S1中，訊號透過電路板100來傳遞訊號的路徑長度。因此，電子裝置1可透過橋接裝置11來降低訊號路徑S1透過電路板100傳遞訊號的路徑長度。故電子裝置1可在不變更電路板100的材料或不使用昂貴材料的情況下，有效緩解電子裝置1的製造成本，並提升整體電子裝置1的訊號品質及訊號完整性。

請參考圖2及圖3，圖2為本發明實施例一電子裝置2的示意圖，圖3為圖2所繪示的電子裝置2的立體透視圖。圖2所繪示的電子裝置2是用來說明電子裝置2中各個元件的連接關係，關於電子裝置2中的細節耦接關係請共同參考圖3，以較佳地理解電子裝置2的整體配置。電子裝置2包含有主機板20、橋接裝置21、轉接卡（Riser Card）22及外接卡23。主機板20包含有電路板200、連接器201及處理器202。橋接裝置21包含有電路板210及連接器211。轉接卡22包含有電路板220及連接器221。外接卡23包含有電路板230及周邊電路231。主機板20上的處理器202透過橋接裝置21及轉接卡22的設置可連接到外接卡23的周邊電路231，縮短處理器202在電路板200上的訊號傳遞路徑長度，提升電子裝置2的訊號品質及訊號完整性。另外，透過模組化的橋接裝置21降低在主機板10中設計訊號走線的複雜度，透過主機板20現有的連接器201降低設計成本，降低電子裝置2整體的製造成本。

詳細而言，主機板20的處理器202透過電路板200電性耦接於連接器201。在一實施例中，處理器202可為中央處理單元（Central Processing Unit，CPU），或是其他可程式化之一般用途或特殊用途的微控制單元（Micro Control Unit，MCU）、微處理器（Microprocessor）、數位信號處理器（Digital Signal Processor，DSP）、可程式化控制器、特殊應用積體電路（Application Specific Integrated Circuit，ASIC）、圖形處理器（Graphics Processing Unit，GPU）、算數邏輯單元（Arithmetic Logic Unit，ALU）、複雜可程式邏輯裝置（Complex Programmable Logic Device，CPLD）、現場可程式化邏輯閘陣列（Field Programmable Gate Array，FPGA）或其他類似元件或上述元件的組合。電路板200為一硬質印刷電路板，具有多層結構。連接器201可為板對板夾層連接器。連接器201可為直接附接（Direct-attach）連接器。或者，連接器201可為直接焊接（Direct soldering）連接器。只要可以平行方式連接電路板200與電路板210，其皆屬於本發明的範疇。

橋接裝置21設置於主機板20上，橋接裝置21的電路板210直接耦接於主機板20的連接器201。橋接裝置21的連接器211透過電路板210電性耦接於主機板20的連接器201。在一實施例中，電路板210為一硬質印刷電路板，具有多層結構。連接器211可為一板對板連接器。連接器211可一低腳距（Small Pitch）連接器。

轉接卡22設置於橋接裝置21的連接器211上。轉接卡22的電路板220直接耦接於橋接裝置21的連接器211。電路板220的側邊設置有連接器221。轉接卡22的連接器221透過電路板220電性耦接於橋接裝置21的連接器211。在一實施例中，電路板220為一硬質印刷電路板。在一實施例中，連接器221可為一快捷外設互聯標準（PCIe）卡槽連接器。連接器221可為一表面黏著技術（Surface-mount Technology，SMT）連接器。

外接卡23設置於轉接卡22的側面。外接卡23設置於轉接卡22側面的連接器221上。外接卡23的電路板230直接耦接於轉接卡22的連接器221。周邊電路231透過電路板230電性耦接於轉接卡22的連接器221。在一實施例中，外接卡23為一外接顯示卡。在一實施例中，電路板230為一硬質印刷電路板。在一實施例中，周邊電路231為一圖形處理器（Graphics Processing Unit，GPU）。

在一實施例中，電路板210是平行設置於電路板200上。在一實施例中，電路板220是垂直設置於電路板210上。在一實施例中，電路板230是垂直設置於電路板220的側面。在一實施例中，處理器202可透過訊號路徑S2耦接於周邊電路231。訊號路徑S2包含電路板200、連接器201、電路板210、連接器211、電路板220、連接器221及電路板230。整體而言，處理器202、電路板200、連接器201、電路板210、連接器211、電路板220、連接器221、電路板230及周邊電路231可形成訊號路徑S2，處理器202透過訊號路徑S2可與周邊電路231提供及／或接收訊號。在一實施例中，電子系統2可符合快捷外設互聯標準第五世代的訊號，而訊號路徑S2的設定頻寬可符合快捷外設互聯標準第五世代的設定頻寬。在一實施例中，在快捷外設互聯標準第五世代的設定頻寬中，橋接裝置21的電路板210的每單位訊號走線長度所產生的介入耗損（Insertion Loss）會小於主機板20的電路板200每單位訊號走線長度所產生的介入耗損。

另外，如圖2、3所示，訊號路徑S2在電路板200中的訊號傳遞的路徑長度為L3，訊號路徑S2在電路板210中的訊號傳遞的路徑長度為L4。換言之，電子裝置2可降低訊號路徑S2中，電路板200傳遞訊號的路徑長度。因此，電子裝置2可透過橋接裝置21來降低訊號路徑S2透過電路板200傳遞訊號的路徑長度。故電子裝置2可在不變更電路板200的材料或不使用昂貴材料的情況下，有效緩解電子裝置2的製造成本，並提升整體電子裝置2的訊號品質及訊號完整性。

在一實施例中，訊號路徑S2在電路板200中的訊號傳遞的路徑長度L3為3.5英吋，在電路板210中的訊號傳遞的路徑長度L4為5.5英吋，在電路板220中的訊號傳遞的路徑長度L5為1英吋。在此實施例中，當訊號路經S2操作於快捷外設互聯標準第五世代的設定頻寬中時，電路板200的介入耗損為3.85 dB，電路板210的介入耗損為4.125 dB，電路板220的介入耗損為0.75 dB，電路板230的介入耗損為5.5 dB，電子裝置2透過訊號路徑S2由處理器202傳遞訊號至周邊電路231的介入耗損為34.125 dB。

綜上所述，電子裝置透過橋接裝置可降低電子裝置中透過主機板傳遞訊號的路徑長度，故電子裝置可在不變更電路板的材料或不使用昂貴材料的情況下，有效緩解電子裝置的製造成本，並提升整體電子裝置的訊號品質及訊號完整性。

1、2:電子裝置 10、20:主機板 11、21:橋接裝置 12、23:外接卡 100、110、120、200、210、220、230:電路板 101、111、201、211、221、231:連接器 102、202:處理器 121、231:周邊電路 22:轉接卡 L1、L2、L3、L4、L5:路徑長度 S1、S2:訊號路徑

圖1為本發明實施例一電子裝置的示意圖。圖2為本發明實施例一電子裝置的示意圖。圖3為圖2所繪示的電子裝置的立體透視圖。

1:電子裝置

10:主機板

11:橋接裝置

12:外接卡

100、110、120:電路板

101、111:連接器

102:處理器

121:周邊電路

L1、L2:路徑長度

S1:訊號路徑

Claims

一種電子裝置，包括：一主機板，包括一處理器、一第一電路板及一第一連接器，該處理器透過該第一電路板耦接該第一連接器；一橋接裝置，包括一第二電路板及一第二連接器，該橋接裝置設置於該主機板上，該橋接裝置耦接該主機板的該第一連接器，其中該第二連接器透過該第二電路板耦接該第一連接器；以及一外接卡(Add-in Card)，包括一第三電路板及一周邊電路，該外接卡設置於該橋接裝置上，該外接卡耦接該橋接裝置的該第二連接器，其中該周邊電路透過該第三電路板耦接該第二連接器，其中，該處理器透過一訊號路徑耦接該周邊電路，該訊號路徑包括該第一電路板、該第一連接器、該第二電路板、該第二連接器及該第三電路板，其中在一設定頻寬中，該第二電路板的一單位長度介入耗損(Insertion Loss)小於該第一電路板的一單位長度介入耗損。
如申請專利範圍第1項所述的電子裝置，其中該第一連接器為一板對板夾層連接器。
如申請專利範圍第1項所述的電子裝置，其中該第一電路版為一硬質印刷電路板，該第二電路版為一硬質印刷電路板，該第二電路板平行地設置於該第一電路板上，該第三電路板垂直地設置於該第二電路板上。
如申請專利範圍第1項所述的電子裝置，其中該設定頻寬為一快捷外設互聯標準(PCI Express，PCI-e)第五世代(Gen5)的設定頻寬。
一種電子裝置，包括一主機板，包括一處理器、一第一電路板及一第一連接器，該處理器透過該第一電路板耦接該第一連接器；一橋接裝置，包括一第二電路板及一第二連接器，該橋接裝置設置於該主機板上，該橋接裝置耦接該主機板的該第一連接器，其中該第二連接器透過該第二電路板耦接該第一連接器；一轉接卡(Riser Card)，包括一第三電路板及一第三連接器，該轉接卡設置於該橋接裝置上，該轉接卡耦接該橋接裝置的該第二連接器，其中該第三連接器透過該第三電路板耦接該第二連接器；以及一外接卡(Add-in Card)，包括一第四電路板及一周邊電路，該外接卡設置於該轉接卡的一側邊，該外接卡耦接該轉接卡的該第三連接器，其中該周邊電路透過該第四電路板耦接該第三連接器，其中，該處理器透過一訊號路徑耦接該周邊電路，該訊號路徑包括該第一電路板、該第一連接器、該第二電路板、該第二連接器、該第三電路板、該第三連接器及該第四電路板，其中在一設定頻寬中，該第二電路板的一單位長度介入耗損(Insertion Loss)小於該第一電路板的一單位長度介入耗損。
如申請專利範圍第5項所述的電子裝置，其中該第一連接器為一板對板夾層連接器、該第二連接器為一低腳距(Small Pitch)連接器、該第三連接器為一快捷外設互聯標準(PCIe)卡槽連接器。
如申請專利範圍第5項所述的電子裝置，其中該第一電路版為一硬質印刷電路板，該第二電路版為一硬質印刷電路板，該第三電路板為一硬質印刷電路板，該第二電路板平行地設置於該第一電路板上，該第三電路板平行地設置於該第二電路板上，該第四電路板垂直地設置於該第三電路板上。
如申請專利範圍第5項所述的電子裝置，其中該設定頻寬為一快捷外設互聯標準(PCI Express，PCI-e)第五世代(Gen5)的設定頻寬。