CN102957009A - 连接器组合 - Google Patents

连接器组合 Download PDF

Info

Publication number
CN102957009A
CN102957009A CN201110235980XA CN201110235980A CN102957009A CN 102957009 A CN102957009 A CN 102957009A CN 201110235980X A CN201110235980X A CN 201110235980XA CN 201110235980 A CN201110235980 A CN 201110235980A CN 102957009 A CN102957009 A CN 102957009A
Authority
CN
China
Prior art keywords
group
hole
pcie
pin
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110235980XA
Other languages
English (en)
Inventor
翁程飞
孙正衡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN201110235980XA priority Critical patent/CN102957009A/zh
Priority to TW100129872A priority patent/TW201310817A/zh
Priority to US13/284,964 priority patent/US20130046914A1/en
Publication of CN102957009A publication Critical patent/CN102957009A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种连接器组合，包括设置于主板上的第一及第二PCIE连接器、若干导线及开关单元，该主板上还设置有第一至第四组孔位，该第一组孔位用于插接第一PCIE连接器的第一组引脚，第二组孔位用于插接第一PCIE连接器的第二组引脚，第三组孔位用于插接第二PCIE连接器的第一组引脚，第四组孔位用于插接第二PCIE连接器的第二组引脚，该第一至第三组孔位与芯片组相连，以使得第一PCIE连接器的第一组及第二组引脚、第二PCIE连接器的第一组引脚接收来自芯片组的信号；该第二组孔位中的每一孔位通过一导线与第四组孔位中的一孔位相连，该若干开关单元串联于每一导线上用于连接或断开第二组孔位与第四组孔位之间的导线。上述连接器组合可弹性调配各PCIE连接器所占用的通道数。

Description

连接器组合
技术领域
本发明涉及一种连接器，特别涉及一种PCIE（Peripheral Component Interconnect Express）连接器组合。
背景技术
现今个人电脑的主板上一般都具有PCIE×16连接器，但其实其内部只有PCIE×8的信号，这是由于晶片组或CPU所提供的通道数不够而导致的。比如说，一主板上设置有一芯片组、一PCIE×4连接器、一PCIE×8连接器以及一PCIE×16连接器。该芯片组可提供二十对通道数，其中该PCIE×4连接器占用四对通道，该PCIE×8连接器占用八对通道，该PCIE×16连接器占用八对通道。如此设计的目的一是晶片组或CPU提供的通道数不够，二是PCIE×16连接器可以用于插接PCIE×16的外接卡（如显卡）。然而，根据PCIE规范，当PCIE×16的显卡插设于该PCIE×16连接器内时，该PCIE×16连接器实际上的频宽与PCIE×8连接器相同，此实为折中的做法。另外，当PCIE×4连接器或/和PCIE×8连接器闲置时，其上所分配的通道数将形同浪费。
发明内容
鉴于以上内容，有必要提供一种可提高PCIE连接器的频宽及可弹性调配各PCIE连接器所占用的通道数的连接器组合。
一种连接器组合，包括设置于一主板上的一第一PCIE连接器、一第二PCIE连接器、若干导线及若干开关单元，该主板上还设置有第一至第四组孔位，该第一组孔位用于插接第一PCIE连接器的第一组引脚，第二组孔位用于插接第一PCIE连接器的第二组引脚，第三组孔位用于插接第二PCIE连接器的第一组引脚，第四组孔位用于插接第二PCIE连接器的第二组引脚，该第一组、第二组以及第三组孔位与一芯片组相连，以使得第一PCIE连接器的第一组及第二组引脚、第二PCIE连接器的第一组引脚接收来自芯片组的信号；该第二组孔位通过导线与第四组孔位对应相连，每一开关单元串联于一导线上，用于连接或断开对应的导线，当第二组孔位与第四组孔位之间的导线通过开关单元连接时，该第二组孔位处所接收的来自芯片组的信号被传输至第四组孔位处，进而传输至第二PCIE连接器的第二组引脚处。
上述连接器组合通过开关单元断开或连接用于插接第一及第二PCIE连接器的孔位，以将空闲的PCIE连接器的信号传输至另一PCIE连接器，从而提高PCEI连接器的频宽。
附图说明
图1是本发明连接器组合的较佳实施方式的示意图。
图2是图1中第二组孔位与第四组孔位相连的示意图。
主要元件符号说明
主板 10
芯片组 16
零欧姆电阻 R
PCIE×8连接器 30
PCIE×16连接器 40
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面结合附图及较佳实施方式对本发明作进一步详细描述：
请参考图1，本发明连接器组合的较佳实施方式设置于一主板10上，并假设该主板10上的芯片组18可提供的用于PCIE协议的通道数为十六对。该连接器组合的第一较佳实施方式包括一PCIE×8连接器30、一PCIE×16连接器40、若干导线及若干开关单元50，其中PCIE×8连接器30及PCIE×16连接器40分别占用八对通道。
为了便于描述本发明的工作原理，下面将简述PCIE规范中关于各引脚的定义。现有的PCIE×16连接器包括有A面及B面共计164个引脚，其中A面包括82个引脚A1-A82，B面亦包括82个引脚B1-B82。根据PCIE的规范，其中引脚A1-A13及B1-B13为公共信号引脚，用于传输电源信号、时钟信号等，引脚A14-A18及B14-B18用于传输一对通道内的信号，也就是说，现有的PCIE×1连接器包括引脚A1-A18及B1-B18即可。引脚A19-A32及B19-B32用于传输三对通道内的信号，也就是说，现有的PCIE×4连接器包括引脚A1-A32及B1-B32即可。引脚A33-A49及B33-B49用于传输四对通道内的信号，也就是说，现有的PCIE×8连接器包括引脚A1-A49及B1-B49即可。引脚A50-A82及B50-B82用于传输八对通道内的信号，也就是说，现有的PCIE×16连接器包括引脚A1-A82及B1-B82。也就是说，本实施方式中，由于芯片组18只能为PCIE×8连接器30及PCIE×16连接器40各自提供八对通道数，即该PCIE×8连接器30及PCIE×16连接器40的引脚A1-A49以及B1-B49分别接收来自芯片组18的信号，PCIE×16连接器40的引脚A50-A82及B50-B82则不接收来自芯片组18的信号。如此，当PCIE×16连接器中接入一PCIE×8的外接卡时，该PCIE×16连接器中只有引脚A1-A49以及B1-B49工作，其他引脚A50-A82及B50-B82则不工作。
该PCIE×8连接器30包括A列及B列共计98个引脚，其中A列包括49个引脚A1-A49，B列包括49个引脚B1-B49。该PCIE×16连接器40包括A列及B列共计164个引脚，其中A列包括82个引脚A1-A82，B列包括82个引脚B1-B82。
该PCIE×8连接器30及PCIE×16连接器40的引脚A1-A49及B1-B49均对应与主板10上的芯片组18相连，其同现有主板上PCIE×8连接器的引脚与芯片组的连接方式相同。
该主板10上包括若干用于插接PCIE×8连接器30的引脚的孔位，该等孔位分为第一组孔位与第二组孔位，其中第一组孔位包括位于第一侧及第二侧上的孔位C1-C13及D1-D13，分别用于插接PCIE×8连接器30的引脚A1-A13以及B1-B13；第二组孔位包括位于第一侧及第二侧上的孔位C14-C49及D14-D49（为方便后续描述，第二组孔位中的第一侧及第二侧上的第一孔位分别记为C14及D14），分别用于插接PCIE×8连接器30的引脚A14-A49以及B14-B49。该第一组及第二组孔位还与芯片组18相连，以将芯片组18的信号传输至PCIE×8连接器30对应的引脚。同理，该主板10上还包括若干用于插接PCIE×16连接器40的引脚的孔位，该等孔位分为第三组孔位与第四组孔位，其中第三组孔位包括位于第一侧及第二侧上的孔位C1-C49及D1-D49，分别用于插接PCIE×16连接器40的引脚A1-A49以及B1-B49；第四组孔位包括位于第一侧及第二侧上的孔位C50-C82及D50-D82（为方便后续描述，第二组孔位中的第一侧及第二侧上的第一孔位分别记为C50及D50），分别用于插接PCIE×16连接器40的引脚A50-A82以及B50-B82。该第三组孔位还与芯片组18相连，以将芯片组18的信号传输至PCIE×16连接器40的引脚A1-A49及B1-B49处。
第二组孔位中的孔位还通过导线与第四组孔位中的孔位对应相连。每一导线上串联有一开关单元50，该开关单元50起到断开或连接该导线的作用。请参表1，第二组孔位与第四组孔位之间的连接关系如表1所示，其中第一、第三、第五及第七纵排的引脚分别对应与第二、第四、第六及第八纵排的引脚相连：
第二组孔位 第四组孔位 第二组孔位 第四组孔位 第二组孔位 第四组孔位 第二组孔位 第四组孔位
C14 C50 C32 - D14 D50 D32 -
C15 C51 C33 - D15 D51 D33 -
C16 C52 C34 C67 D16 D52 D34 D67
C17 C53 C35 C68 D17 - D35 D68
C18 C54 C36 C69 D18 D53 D36 D69
C19 - C37 C70 D19 D54 D37 D70
C20 C55 C38 C71 D20 D55 D38 D71
C21 C56 C39 C72 D21 D56 D39 D72
C22 C57 C40 C73 D22 D57 D40 D73
C23 C58 C41 C74 D23 D58 D41 D74
C24 C59 C42 C75 D24 D59 D42 D75
C25 C60 C43 C76 D25 D60 D43 D76
C26 C61 C44 C77 D26 D61 D44 D77
C27 C62 C45 C78 D27 D62 D45 D78
C28 C63 C46 C79 D28 D63 D46 D79
C29 C64 C47 C80 D29 D64 D47 D80
C30 C65 C48 C81 D30 D65 D48 D81
C31 C66 C49 C82 D31 D66 D49 D82
表1
从表1可以看出，本实施方式中，第一组孔位不需要与第三组或第四组孔位相连，其原因是由于PCIE×8连接器30的引脚A1-A13以及B1-B13处的信号为电源信号及时钟信号，也即第一组孔位用于传输电源信号及时钟信号，而PCIE×16连接器40本身已具有该等信号，故其不需要被传输至PCIE×16连接器40处。另外，从表1亦可看出，第二组孔位与第四组孔位的数量并不相等，即第二组孔位中的某些孔位需要空置，此是因为插接至该孔位处的PCIE×8连接器30的引脚（包括A19、A32、A33、B17、B30、B31）处的信号不需要被传输至PCIE×16连接器40处，此设计均是根据PCIE规范而做。显然，根据PCIE的规范可知，只要能将PCIE×8连接器30内引脚A14-A49及B50-B82的信号对应传输至PCIE×16连接器40内引脚A50-A82及B50-B82处即可，第二组孔位与第四组孔位之间的连接关系并不限于表1中的方式。
使用时，若PCIE×8连接器30空闲且PCIE×16连接器40内插接一PCIE×16的外接卡（add-card），则将导线上的开关单元50关闭，此时即将第二组孔位处所接收的来自芯片组18的信号传输至第四组孔位处，进而传输至与第四组孔位相连的PCIE×16连接器40的引脚A50-A82及B50-B82处。如此，插接至PCIE×16连接器40内的PCIE×16的外接卡即可通过十六对通道与芯片组18进行通信，即将其频宽提高了一倍。
若PCIE×8连接器30及PCIE×16连接器40内均插接有外接卡时，即将导线上的开关单元50断开，此时，两外接卡将各自通过PCIE×8连接器30及PCIE×16连接器40内的引脚A1-A49及B1-B49与芯片组18通信，即此时PCIE×16的外接卡与芯片组18通信的频宽与PCIE×8连接器所能提供的频宽相同。
请参考图2，其示出了第二组孔位中孔位C14、D14与第四组孔位中孔位C50、D50的连接关系。本实施方式中，所述开关单元50可为零欧姆电阻R，若PCIE×8连接器30空闲且PCIE×16连接器40内插接PCIE×16的外接卡，则将零欧姆电阻R焊接在每一导线之间，以将每一导线连通。若PCIE×8连接器30及PCIE×16连接器40内均插接有外接卡，则无需将零欧姆电阻R焊接在导线之间，从而使得每一导线均不连通。

Claims (3)

1.一种连接器组合，包括设置于一主板上的一第一PCIE连接器、一第二PCIE连接器、若干导线及若干开关单元，该主板上还设置有第一至第四组孔位，该第一组孔位用于插接第一PCIE连接器的第一组引脚，第二组孔位用于插接第一PCIE连接器的第二组引脚，第三组孔位用于插接第二PCIE连接器的第一组引脚，第四组孔位用于插接第二PCIE连接器的第二组引脚，该第一组、第二组以及第三组孔位与一芯片组相连，以使得第一PCIE连接器的第一组及第二组引脚、第二PCIE连接器的第一组引脚接收来自芯片组的信号；该第二组孔位通过导线与第四组孔位对应相连，每一开关单元串联于一导线上，用于连接或断开对应的导线，当第二组孔位与第四组孔位之间的导线通过开关单元连接时，该第二组孔位处所接收的来自芯片组的信号被传输至第四组孔位处，进而传输至第二PCIE连接器的第二组引脚处。
2.如权利要求1所述的连接器组合，其特征在于：该开关单元为一零欧姆电阻，当该零欧姆电阻焊接于导线上时，该导线被连通；当该零欧姆电阻被取下时，该导线被断开。
3.如权利要求1所述的连接器组合，其特征在于：所述第一PCIE连接器为一PCIE×8连接器，所述第一PCIE连接器的第一组引脚包括分别位于第一面及第二面上的第一至第十三引脚、第二组引脚包括分别位于第一面及第二面上的第十四至第四十九引脚；该第一组孔位包括分别位于第一侧及第二侧上的第一至第十三孔位，用于对应插接第一PCIE连接器的第一面及第二面上的第一至第十三引脚，该第二组孔位包括分别位于第一侧及第二侧上的第一至第三十六孔位，用于对应插接第一PCIE连接器的第一面及第二面上第十四至第四十九引脚；
所述第二PCIE连接器为PCIE×16连接器，所述第二PCIE连接器的第一组引脚包括位于第一面及第二面上的第一至第四十九引脚、第二组引脚包括位于第一面及第二面上的第五十至第八十二引脚；该第三组孔位包括分别位于第一侧及第二侧上的第一至第四十九孔位，用于对应插接第二PCIE连接器的第一面及第二面上的第一至第四十九引脚，该第四组孔位包括分别位于第一侧及第二侧上的第一至三十三孔位，用于对应插接第二PCIE连接器的第一面及第二面上的第五十至第八十二引脚；该第二组孔位的第一侧上的第一至第五、第七至第十八以及第二十至三十六孔位通过导线对应与第四组孔位的第一侧上的第一至三十三孔位相连，该第二组孔位的第二侧上的第一至第三、第五至第十六、第十九至第三十六孔位通过导线对应与第四组孔位的第二侧上的第一至第三十三孔位相连。
CN201110235980XA 2011-08-17 2011-08-17 连接器组合 Pending CN102957009A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110235980XA CN102957009A (zh) 2011-08-17 2011-08-17 连接器组合
TW100129872A TW201310817A (zh) 2011-08-17 2011-08-19 連接器組合
US13/284,964 US20130046914A1 (en) 2011-08-17 2011-10-30 Connector assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110235980XA CN102957009A (zh) 2011-08-17 2011-08-17 连接器组合

Publications (1)

Publication Number Publication Date
CN102957009A true CN102957009A (zh) 2013-03-06

Family

ID=47713478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110235980XA Pending CN102957009A (zh) 2011-08-17 2011-08-17 连接器组合

Country Status (3)

Country Link
US (1) US20130046914A1 (zh)
CN (1) CN102957009A (zh)
TW (1) TW201310817A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105652982A (zh) * 2015-12-25 2016-06-08 曙光信息产业股份有限公司 服务器
CN112115086A (zh) * 2020-09-29 2020-12-22 深圳市瑞科慧联科技有限公司 转接板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150285855A1 (en) * 2014-04-03 2015-10-08 Charles Tzu-tai KAO System with dual function load board
TWI587154B (zh) * 2016-07-06 2017-06-11 技嘉科技股份有限公司 可切換pci-e通道的主機板模組
US10977202B2 (en) * 2017-01-28 2021-04-13 Hewlett-Packard Development Company, L.P. Adaptable connector with external I/O port

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060294279A1 (en) * 2005-06-28 2006-12-28 Mckee Kenneth G Mechanism for peripheral component interconnect express (PCIe) connector multiplexing
CN2867422Y (zh) * 2005-07-22 2007-02-07 捷波资讯股份有限公司 主机板的绘图卡界面结构
TWM307793U (en) * 2006-09-04 2007-03-11 Iei Technology Corp Half-sized PCI central processing unit interface and computer device with PCIe extensible capability
TW200817910A (en) * 2006-06-15 2008-04-16 Nvidia Corp Motherboard for cost-effective high performance graphics system with two or more graphics processing units

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041023A (en) * 1988-01-22 1991-08-20 Burndy Corporation Card edge connector
US5407365A (en) * 1993-10-13 1995-04-18 Lin; Yu-Chuan Structure for a printed circuit board slot connector
US6655976B1 (en) * 2002-11-26 2003-12-02 Hon Hai Precision Ind. Co., Ltd. Electrical connector
US7099969B2 (en) * 2003-11-06 2006-08-29 Dell Products L.P. Dynamic reconfiguration of PCI Express links
US7246190B2 (en) * 2004-04-21 2007-07-17 Hewlett-Packard Development Company, L.P. Method and apparatus for bringing bus lanes in a computer system using a jumper board
TWI274255B (en) * 2004-11-08 2007-02-21 Asustek Comp Inc Motherboard
US7174411B1 (en) * 2004-12-02 2007-02-06 Pericom Semiconductor Corp. Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host
US7083423B1 (en) * 2005-03-31 2006-08-01 Dell Products L.P. Method and apparatus for mounting a card connector
US7539801B2 (en) * 2005-05-27 2009-05-26 Ati Technologies Ulc Computing device with flexibly configurable expansion slots, and method of operation
US8484399B2 (en) * 2005-07-08 2013-07-09 Dell Products L.P. System and method for configuring expansion bus links to generate a double-bandwidth link slot
CN1892634B (zh) * 2005-07-09 2010-12-08 鸿富锦精密工业（深圳）有限公司 PCI Express扩展槽电路及其设计方法
TWI269975B (en) * 2005-08-25 2007-01-01 Inventec Corp Method and device for automatically adjusting bus width
US7325086B2 (en) * 2005-12-15 2008-01-29 Via Technologies, Inc. Method and system for multiple GPU support
US7340557B2 (en) * 2005-12-15 2008-03-04 Via Technologies, Inc. Switching method and system for multiple GPU support
US7447825B2 (en) * 2006-03-10 2008-11-04 Inventec Corporation PCI-E automatic allocation system
US20070255878A1 (en) * 2006-04-26 2007-11-01 Universal Scientific Industrial Co., Ltd. Motherboard assembly
US7711886B2 (en) * 2007-12-13 2010-05-04 International Business Machines Corporation Dynamically allocating communication lanes for a plurality of input/output (‘I/O’) adapter sockets in a point-to-point, serial I/O expansion subsystem of a computing system
US20120260015A1 (en) * 2011-04-07 2012-10-11 Raphael Gay Pci express port bifurcation systems and methods
CN102890665A (zh) * 2011-07-22 2013-01-23 鸿富锦精密工业（深圳）有限公司 连接器组合及其附属卡
CN102931546A (zh) * 2011-08-10 2013-02-13 鸿富锦精密工业（深圳）有限公司 连接器组合
CN102929333A (zh) * 2011-08-10 2013-02-13 鸿富锦精密工业（深圳）有限公司 连接器组合

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060294279A1 (en) * 2005-06-28 2006-12-28 Mckee Kenneth G Mechanism for peripheral component interconnect express (PCIe) connector multiplexing
CN2867422Y (zh) * 2005-07-22 2007-02-07 捷波资讯股份有限公司 主机板的绘图卡界面结构
TW200817910A (en) * 2006-06-15 2008-04-16 Nvidia Corp Motherboard for cost-effective high performance graphics system with two or more graphics processing units
TWM307793U (en) * 2006-09-04 2007-03-11 Iei Technology Corp Half-sized PCI central processing unit interface and computer device with PCIe extensible capability

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105652982A (zh) * 2015-12-25 2016-06-08 曙光信息产业股份有限公司 服务器
CN112115086A (zh) * 2020-09-29 2020-12-22 深圳市瑞科慧联科技有限公司 转接板

Also Published As

Publication number Publication date
TW201310817A (zh) 2013-03-01
US20130046914A1 (en) 2013-02-21

Similar Documents

Publication Publication Date Title
CN102890665A (zh) 连接器组合及其附属卡
CN102957009A (zh) 连接器组合
CN102931546A (zh) 连接器组合
CN204065979U (zh) 一种免工具拆装pcie转接卡
CN2886929Y (zh) 一种超传输总线接口板间互连装置
CN102929333A (zh) 连接器组合
CN205263801U (zh) 一种pcie信号的切换板卡
CN103105895A (zh) 计算机系统及其显示卡及该系统进行图形处理的方法
TW201316172A (zh) 伺服器及其串列埠切換電路
CN201628949U (zh) 一种电子设备
CN200947476Y (zh) 母板与子卡互连系统、中置背板及扩展连接器
CN1259775C (zh) 分接微分信号的电路的设计、布局和制造方法
CN208752612U (zh) 一种转接信息的接口电路及电子装置
CN108270698A (zh) 基于crossbar非正交架构的交换机背板互联装置及方法
CN210428438U (zh) 接口转换板
CN209281382U (zh) 多扩展槽的扩展复用pcie总线控制系统
CN203894747U (zh) 一种实现pci-e信号互连的转接卡
CN202521265U (zh) 一种光源模组及显示器
US20140351483A1 (en) Motherboard with peripheral component interconnect express slots
CN201159878Y (zh) 一种pcie卡槽转接器
CN202649904U (zh) 一种2u服务器用2转2转接卡
CN203133833U (zh) 一种pcie 和ib信号可互换的高速连接卡
CN1896980A (zh) 具有主机对主机传输功能的集线器
CN205566550U (zh) 一种插箱组件及插箱
CN202649903U (zh) 一种可系统自识别的服务器用2转2转接卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130306