CN109766232B - 一种PCIe压力眼图测试校准方法 - Google Patents
一种PCIe压力眼图测试校准方法 Download PDFInfo
- Publication number
- CN109766232B CN109766232B CN201910035214.5A CN201910035214A CN109766232B CN 109766232 B CN109766232 B CN 109766232B CN 201910035214 A CN201910035214 A CN 201910035214A CN 109766232 B CN109766232 B CN 109766232B
- Authority
- CN
- China
- Prior art keywords
- test
- calibration
- oscilloscope
- pcie
- parameter values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000010586 diagram Methods 0.000 claims abstract description 34
- 238000004088 simulation Methods 0.000 claims abstract description 28
- 238000005259 measurement Methods 0.000 claims description 6
- 238000013461 design Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
一种PCIe压力眼图测试校准方法包括：获取测试链路中损耗校准板信号输入点到待测设备上的镜像通道输出点的损耗值，将基于损耗值得到的通道特性保存成S参数文件；根据S参数文件进行眼图仿真，并在眼图仿真中使用满足PCIe总线协议要求的参数值；调节眼图仿真中的参数值，直到获得满足PCIe总线协议要求的压力眼图结果，并记录调节后的参数值；将调节后的参数值配置到误码率测试仪中用于进行压力眼图测试。通过使用本发明的PCIe压力眼图测试校准方法能够解决传统的校准方法中因示波器信噪比不足导致校准失败的问题，同时节约了校准时间，增强了校准的灵活性。
Description
技术领域
本领域涉及计算机领域，并且更具体地涉及一种PCIe压力眼图测试校准方法。
背景技术
目前PCIe总线作为一种高速串行总线在计算机、服务器、交换机、路由器等设备中得到了广泛应用，为了保证设计的一致性需要对系统中的PCIe的接收通道和接收器进行验证。压力眼图测试是针对串行总线接收链路及接收器一致性的重要测试方法。如图1，具体的原理是使用BERT(误码率测试仪)产生总线协议定义的压力眼图信号，将该信号发送到总线协议所定义的测试点上，信号从该位置经过待测的接收器链路，最终抵达待测的接收器。配置待测接口进入环回模式，由BERT接收待测系统发送器发送出的信号，并与BERT发送出去的压力眼图信号进行对比，判断是否有误码发生。由于发送的压力眼图信号是按标准定义的、劣化的信号，若该信号能正确的被接收器识别并在发送器上转发出来，则可以判定接收器及其信号接收链路是满足总线协议的要求。因此BERT发送的压力眼图信号是否满足标准要求是压力眼图测试的关键，若发送的压力眼图信号优于测试标准，则起不到测试的目的，如果发送的压力眼图信号较测试标准差，则很可能会导致原本满足设计要求的系统测试失败。目前在进行压力眼图测试前，要先使用示波器对BERT发送的压力眼图信号进行校准。当前对BERT发送的压力眼图信号进行校准的方法是先按图3的连接方式校准BERT输出信号的电气指标是否准确，再按图2连接，以协议规定的眼宽和眼高为目标校准RJ(随机抖动)和DM-SI(差模正弦干扰)，校准成功后最后按图1连接进行测试。
压力眼图信号中的DM-SI和RJ参数最主要的影响眼高的变量，因此在测试之前需要对使用的DM-SI值进行校准。而通常高速总线协议定义的压力眼图标准中，眼高通常非常小，例如PCIe标准中定义8GT/s速率下眼高为25mV，16GT/s速率下眼高为15mV，而压力眼图信号的输出幅度在800mV以上，经过损耗校准通道后电压峰峰值可能仍然很大，因此示波器会工作在100mV/格或200mV/格的量程下，示波器的分辨率有限、在大量程状态下本底噪声也较大，对于小于50mV毫伏的眼高不能精准的测量。虽然现有的自动校准软件会进行多次平均，这样耗时较长而且经常出现结果偏差很大或平均值超出预期的情况导致DM-SI、RJ值校准失败。
在PCIe协议中，还要求校准时示波器需要加入CTLE、封装损耗等特性以获得芯片或模块内部信号接收点处的眼图指标，这需要示波器支持CTLE、封装损耗嵌入的功能，增加了测试成本和时间。若芯片的均衡器不是标准的PCIe协议定义的CTLE和DFE，还需要支持AMI模型的仿真软件结合芯片提供AMI模型进行仿真。
发明内容
有鉴于此，本发明实施例的目的在于提出一种PCIe压力眼图测试校准方法，通过使用本发明的方法能够解决传统的校准方法中因示波器信噪比不足导致校准失败的问题，同时节约了校准时间，增强了校准的灵活性。
基于上述目的，本发明的实施例的一个方面提供了一种PCIe压力眼图测试校准方法，包括：
获取测试链路中损耗校准板信号输入点到待测设备上的镜像通道输出点的损耗值，将基于损耗值得到的通道特性保存成S参数文件；
根据S参数文件进行眼图仿真，并在眼图仿真中使用满足PCIe总线协议要求的参数值；
调节眼图仿真中的参数值，直到获得满足PCIe总线协议要求的压力眼图结果，并记录调节后的参数值；
将调节后的参数值配置到误码率测试仪中用于进行压力眼图测试。
根据本发明的一个实施例，还包括在获取测试链路中损耗校准板信号输入点到待测设备上的镜像通道输出点的损耗值之前校准误码率测试仪的电气特性的步骤，校准误码率测试仪的电气特性包括校准误码率测试仪的信号幅度、随机抖动、正弦抖动、差模正弦干扰、共模正弦干扰的线性度。
根据本发明的一个实施例，校准误码率测试仪的电气特性还包括将误码率测试仪的输出通道通过同轴电缆连接到示波器上，测量示波器的本底噪声Vnosc。
根据本发明的一个实施例，校准误码率测试仪的电气特性还包括将误码率测试仪信号输出幅度调整为0，调整共模正弦干扰分别注入到P/N通道的skew，直到示波器上的噪声最小，使用示波器的测量功能记录噪声的有效值Vn，使用
公式计算系统噪声。
根据本发明的一个实施例，将误码率测试仪的输出通道通过同轴电缆连接到示波器上包括：连接之前预热误码率测试仪和示波器。
根据本发明的一个实施例，参数值包括信号速率、信号幅度、随机抖动、正弦抖动、差模正弦干扰。
根据本发明的一个实施例，调节眼图仿真中的参数值包括调节差模正弦干扰和随机抖动。
根据本发明的一个实施例，根据S参数文件进行眼图仿真包括：使用ADS和seasim仿真软件进行眼图仿真。
根据本发明的一个实施例，仿真软件中使用的发送器与接收器模型是按总线协议定义的模型。
根据本发明的一个实施例，接收器模型使用芯片厂家提供的AMI模型。
本发明具有以下有益技术效果：本发明实施例提供的PCIe压力眼图测试校准方法，通过获取测试链路中损耗校准板信号输入点到待测设备上的镜像通道输出点的损耗值，将基于损耗值得到的通道特性保存成S参数文件；根据S参数文件进行眼图仿真，并在眼图仿真中使用满足PCIe总线协议要求的参数值；调节眼图仿真中的参数值，直到获得满足PCIe总线协议要求的压力眼图结果，并记录调节后的参数值；将调节后的参数值配置到误码率测试仪中用于进行压力眼图测试的技术方案，能够解决传统的校准方法中因示波器信噪比不足导致校准失败的问题，同时节约了校准时间，增强了校准的灵活性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为现有技术的测试时的连接方法的示意图；
图2为现有技术的压力眼图校准时的连接方法的示意图；
图3为现有技术的BERT输出信号校准连接方法的示意图；
图4为根据本发明的一个实施例的PCIe压力眼图测试校准方法的示意流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明的实施例的第一个方面，提出了一种PCIe压力眼图测试校准方法的一个实施例。图4示出的是该方法的示意流程图。
如图4中所示，该PCIe压力眼图测试校准方法可以包括：
获取测试链路中损耗校准板信号输入点到待测设备上的镜像通道输出点的损耗值，将基于损耗值得到的通道特性保存成S参数文件；
根据S参数文件进行眼图仿真，并在眼图仿真中使用满足PCIe总线协议要求的参数值；
调节眼图仿真中的参数值，直到获得满足PCIe总线协议要求的压力眼图结果，并记录调节后的参数值；
将调节后的参数值配置到误码率测试仪中用于进行压力眼图测试。
通过以上技术方案，解决传统的校准方法中因示波器信噪比不足导致校准失败的问题，同时节约了校准时间，增强了校准的灵活性。
在本发明的一个优选实施例中，还包括在获取测试链路中损耗校准板信号输入点到待测设备上的镜像通道输出点的损耗值之前校准误码率测试仪的电气特性的步骤，校准误码率测试仪的电气特性包括校准误码率测试仪的信号幅度、随机抖动、正弦抖动、差模正弦干扰、共模正弦干扰的线性度，其目的是确保BERT输出的信号电气特性与设定值一致，这一步可以使用BERT提供的自动化校准程序完成。
在本发明的一个优选实施例中，校准BERT的电气特性还包括将BERT的输出通道通过同轴电缆连接到示波器上，测量示波器的本底噪声Vnosc。在本发明的一个优选实施例中，校准误码率测试仪的电气特性还包括配置BERT信号输出幅度调整为0，将共模正弦干扰分别注入到P/N通道的skew，直到示波器上的噪声最小，使用示波器的测量功能记录噪声的有效值Vn，使用
公式计算系统噪声，该系统噪声用于使用仿真软件进行仿真的设置。在本发明的一个优选实施例中，将BERT的输出通道通过同轴电缆连接到示波器上之前预热BERT和示波器，预热示波器与BERT，使仪器温度稳定避免温度变化导致电气特性漂移。校准完成后，连接到示波器的插头要从示波器上取下，直接连接到被测设备上或使用损耗尽可能小的转接头连接到被测设备上。如果待测的是基于PCIe base规范的芯片，则还需要在待测芯片板卡上加入一个与待测芯片接收器链路相同的镜像链路用于校准，这个镜像链路与待测芯片接收器链路要尽可能的相同。
在本发明的一个优选实施例中，参数值包括信号速率、信号幅度、随机抖动、正弦抖动、差模正弦干扰。在本发明的一个优选实施例中，调节眼图仿真中的参数值包括调节差模正弦干扰和随机抖动。
在本发明的一个优选实施例中，根据S参数文件进行眼图仿真包括：使用ADS和seasim仿真软件进行眼图仿真。若使用ADS软件，则接收器模型可以使用被测芯片的AMI模型。发送器模型可以使用通用的AMI模型，发送器AMI模型的属性中SJ(正弦抖动)、预加重、信号幅度参数使用PCIe规范规定的值，使用正弦信号源作为DM-SI的模型，使用optimize功能寻找能满足PCIe标准的压力眼图所对应的DM-SI、RJ值。若使用seasim软件，则步骤是：修改seasim安装路径中config文件夹中pcie-gen3.inc文件，在jit_lfrj属性中填写协议规定的RJ值，在jit_lfddj属性中填写协议规定的SJ值、vn_lfudn属性中填写DM-SI的值，Vn_lfrn属性填写成上述步骤中获得的系统噪声Vnsys。不断修改jit_lfrj和vn_lfudn的值，寻找能满足PCIe标准的压力眼图所对应的DM-SI、RJ值。
在本发明的一个优选实施例中，仿真软件中使用的发送器与接收器模型是按总线协议定义的模型。在本发明的一个优选实施例中，接收器模型使用芯片提供的AMI模型。在发送器模型的属性中，按总线协议要求结合上述校准结果，填入满足PCIe总线协议要求的信号速率、信号幅度、RJ、SJ、DM-SI值。
该方法也可以用于不同的PCIe速率，可以用于PCIe标准插槽(PCIe CEM标准)的接收通道测试或支持PCIe总线的芯片的接收器测试(PCIe Base标准)。
实施例
本发明实施例为PCIe3.0 8G速率芯片端的接收器压力眼图测试校准，使用seasim软件进行仿真。具体实施步骤：
1.使用网络分析仪测试损耗校准板信号输入点到待测设备上的镜像通道输出点的损耗，保证IL在20dB+/-2dB内，将测试结果保存成S参数文件用于后面的仿真。
2.预热BERT与示波器，直到仪器温度稳定。记录此时示波器测试结果的本底噪声Vnosc。
3.将BERT与示波器直接连接，如图3所示，使用BERT自带的自动校准程序校准SJ、RJ、DM-SI的准确性线性度，将示波器直接连接到示波器上，使用BERT自带的校准程序完成校准。
4.配置BERT信号输出幅度调整为0，打开CM-SI(共模正弦干扰)输出，CM-SI分别注入到P/N通道的skew，直到示波器上观察到的噪声最小，此时使用示波器的测量功能记录下噪声的有效值Vn，拔掉示波器上与BERT连接的同轴电缆，再使用下式获得系统噪声Vnsys：
5.修改seasim安装路径中config文件夹中pcie-gen3.inc文件，在jit_lfrj属性中填写协议规定的RJ值2ps，在jit_lfddj属性中填写协议规定的SJ值12.5ps、vn_lfudn属性中填写DM-SI的值14mv，Vn_lfrn属性填写成步骤3中获得的系统噪声Vnsys。
6.使用seasim根据上一步填写的inc文件，导入第一步中测得的S参数文件，进行眼图仿真。不断修改DM-SI和RJ值，直到得到满足要求的EH和EW对应的DM-SI和RJ值。
7.将上一步获得DM-SI和RJ值输入到BERT中，将协议规定的SJ值配置到仪器中，完成校准。
需要特别指出的是，上述系统的实施例采用了上述方法的实施例来具体说明各模块的工作过程，本领域技术人员能够很容易想到，将这些模块应用到上述方法的其他实施例中。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
上述实施例，特别是任何“优选”实施例是实现的可能示例，并且仅为了清楚地理解本发明的原理而提出。可以在不脱离本文所描述的技术的精神和原理的情况下对上述实施例进行许多变化和修改。所有修改旨在被包括在本公开的范围内并且由所附权利要求保护。
Claims (8)
1.一种PCIe压力眼图测试校准方法，其特征在于，包括：
获取测试链路中损耗校准板信号输入点到待测设备上的镜像通道输出点的损耗值，将基于所述损耗值得到的通道特性保存成S参数文件；
根据所述S参数文件进行眼图仿真，并在所述眼图仿真中使用满足PCIe总线协议要求的参数值, 所述参数值包括信号速率、信号幅度、随机抖动、正弦抖动、差模正弦干扰；
调节所述眼图仿真中的所述参数值，直到获得满足PCIe总线协议要求的压力眼图结果，并记录调节后的参数值，其中，调节所述眼图仿真中的所述参数值包括调节所述差模正弦干扰和所述随机抖动；
将所述调节后的参数值配置到误码率测试仪中用于进行压力眼图测试。
2.根据权利要求1所述的方法，其特征在于，还包括在获取测试链路中损耗校准板信号输入点到待测设备上的镜像通道输出点的损耗值之前校准误码率测试仪的电气特性的步骤，所述校准误码率测试仪的电气特性包括校准所述误码率测试仪的信号幅度、随机抖动、正弦抖动、差模正弦干扰、共模正弦干扰的线性度。
3.根据权利要求2所述的方法，其特征在于，所述校准误码率测试仪的电气特性还包括将所述误码率测试仪的输出通道通过同轴电缆连接到示波器上，测量所述示波器的本底噪声Vnosc。
4.根据权利要求3所述的方法，其特征在于，所述校准误码率测试仪的电气特性还包括
将所述误码率测试仪信号输出幅度调整为0，调整共模正弦干扰分别注入到P/N通道的
skew，直到所述示波器上的噪声最小，使用所述示波器的测量功能记录噪声的有效值Vn，使
用
公式计算系统噪声。
5.根据权利要求3所述的方法，其特征在于，将所述误码率测试仪的输出通道通过同轴电缆连接到示波器上包括：连接之前预热所述误码率测试仪和所述示波器。
6.根据权利要求1所述的方法，其特征在于，根据所述S参数文件进行眼图仿真包括：使用ADS和seasim仿真软件进行所述眼图仿真。
7.根据权利要求6所述的方法，其特征在于，所述仿真软件中使用的发送器与接收器模型是按总线协议定义的模型。
8.根据权利要求7所述的方法，其特征在于，接收器模型使用芯片厂家提供的AMI模型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910035214.5A CN109766232B (zh) | 2019-01-15 | 2019-01-15 | 一种PCIe压力眼图测试校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910035214.5A CN109766232B (zh) | 2019-01-15 | 2019-01-15 | 一种PCIe压力眼图测试校准方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109766232A CN109766232A (zh) | 2019-05-17 |
| CN109766232B true CN109766232B (zh) | 2022-02-18 |
Family
ID=66454077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910035214.5A Active CN109766232B (zh) | 2019-01-15 | 2019-01-15 | 一种PCIe压力眼图测试校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109766232B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110674000B (zh) * | 2019-10-09 | 2023-04-07 | 西安易朴通讯技术有限公司 | 信号测试方法与装置 |
| US11619667B2 (en) * | 2020-03-31 | 2023-04-04 | Advantest Corporation | Enhanced loopback diagnostic systems and methods |
| CN111737072B (zh) * | 2020-06-29 | 2022-11-18 | 苏州浪潮智能科技有限公司 | 一种硬盘tx信号的眼图测试系统及方法 |
| CN112131823A (zh) * | 2020-09-29 | 2020-12-25 | 浪潮电子信息产业股份有限公司 | 一种pcb中信号层厚度的确定方法、装置、设备及介质 |
| CN114513393A (zh) * | 2020-11-17 | 2022-05-17 | 深圳市中兴微电子技术有限公司 | 模拟均衡器的校正方法、控制芯片、接收机及存储介质 |
| CN116048897B (zh) * | 2022-12-30 | 2024-04-02 | 成都电科星拓科技有限公司 | 一种高速串行信号接收端压力眼图构造和测试方法及系统 |
| CN115904849B (zh) * | 2023-01-09 | 2023-05-12 | 苏州浪潮智能科技有限公司 | Pcie链路信号测试方法、系统、计算机设备及介质 |
| CN116148625B (zh) * | 2023-04-20 | 2023-09-19 | 长鑫存储技术有限公司 | 一种半导体产品的测试方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1918871A (zh) * | 2004-03-12 | 2007-02-21 | 英特尔公司 | 为通信链路自动校准双接头和多接头均衡的系统和方法 |
| CN104297713A (zh) * | 2014-10-09 | 2015-01-21 | 中国船舶重工集团公司第七0九研究所 | 集成电路测试系统加载板校准系统 |
| CN105743737A (zh) * | 2016-02-03 | 2016-07-06 | 浪潮(北京)电子信息产业有限公司 | 一种非标准PCIe3.0接口测试方法与系统 |
| CN107306151A (zh) * | 2017-02-14 | 2017-10-31 | 深圳市双翼科技股份有限公司 | 一种bob设备的校准方法及其装置 |
| CN107807867A (zh) * | 2017-09-29 | 2018-03-16 | 曙光信息产业(北京)有限公司 | 测试通信链路稳定性的方法及装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100097087A1 (en) * | 2008-10-20 | 2010-04-22 | Stmicroelectronics, Inc. | Eye mapping built-in self test (bist) method and apparatus |
-
2019
- 2019-01-15 CN CN201910035214.5A patent/CN109766232B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1918871A (zh) * | 2004-03-12 | 2007-02-21 | 英特尔公司 | 为通信链路自动校准双接头和多接头均衡的系统和方法 |
| CN104297713A (zh) * | 2014-10-09 | 2015-01-21 | 中国船舶重工集团公司第七0九研究所 | 集成电路测试系统加载板校准系统 |
| CN105743737A (zh) * | 2016-02-03 | 2016-07-06 | 浪潮(北京)电子信息产业有限公司 | 一种非标准PCIe3.0接口测试方法与系统 |
| CN107306151A (zh) * | 2017-02-14 | 2017-10-31 | 深圳市双翼科技股份有限公司 | 一种bob设备的校准方法及其装置 |
| CN107807867A (zh) * | 2017-09-29 | 2018-03-16 | 曙光信息产业(北京)有限公司 | 测试通信链路稳定性的方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109766232A (zh) | 2019-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109766232B (zh) | 一种PCIe压力眼图测试校准方法 | |
| US11946970B2 (en) | Systems, methods and devices for high-speed input/output margin testing | |
| US7203460B2 (en) | Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit | |
| US11927627B2 (en) | Systems, methods, and devices for high-speed input/output margin testing | |
| JP4861717B2 (ja) | 試験装置、及び試験方法 | |
| US7979225B2 (en) | Method and system of testing device sensitivity | |
| US11940483B2 (en) | Systems, methods and devices for high-speed input/output margin testing | |
| US7120840B1 (en) | Method and system for improved ATE timing calibration at a device under test | |
| US6701269B1 (en) | Jitter measurement extrapolation and calibration for bit error ratio detection | |
| CN116775389A (zh) | 测试装置、信号眼图校准系统及方法 | |
| CN116048897A (zh) | 一种高速串行信号接收端压力眼图构造和测试方法及系统 | |
| CN111596110A (zh) | 用于s参数提取的多速率数据 | |
| US20080170610A1 (en) | High Speed Serial Test Circuits | |
| JP2004061487A (ja) | 高速データ出力素子のジッタ測定装置及びトータルジッタ測定方法 | |
| TW202225714A (zh) | 用於高速輸入／輸出餘裕測試的系統、方法和裝置 | |
| JP2023547606A (ja) | 伝導性信号試験における高周波（ｒｆ）信号プローブ不整合に起因したパワー損失について補償するシステム及び方法 | |
| CN114268564A (zh) | 用于测试抖动容忍度的系统和方法 | |
| Reeves et al. | Signal Integrity Testing for Ensuring Modular Open Systems Hardware Interoperability | |
| Hockett | PAM4, PCIE, JITTER LIMITS MOVE THE NEEDLE IN HIGH-SPEED DIGITAL. | |
| Lee et al. | Method for Diagnosing Channel Damage Using FPGA Transceiver | |
| CN117461271A (zh) | 用于测量导电射频（rf）测试信号路径的路径损耗的系统和方法 | |
| Nelson | Challenges extend from simulation to compliance. | |
| US20050179459A1 (en) | Method and system for testing an electronic device | |
| Decrock et al. | DesignCon 2016 | |
| Napier | Validating and characterizing high speed datacom devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |