CN110674000B - 信号测试方法与装置 - Google Patents

信号测试方法与装置 Download PDF

Info

Publication number
CN110674000B
CN110674000B CN201910953244.4A CN201910953244A CN110674000B CN 110674000 B CN110674000 B CN 110674000B CN 201910953244 A CN201910953244 A CN 201910953244A CN 110674000 B CN110674000 B CN 110674000B
Authority
CN
China
Prior art keywords
signal
test
hard disk
link
test signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910953244.4A
Other languages
English (en)
Other versions
CN110674000A (zh
Inventor
张长林
李少昆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Yep Telecommunication Technology Co Ltd
Original Assignee
Xian Yep Telecommunication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Yep Telecommunication Technology Co Ltd filed Critical Xian Yep Telecommunication Technology Co Ltd
Priority to CN201910953244.4A priority Critical patent/CN110674000B/zh
Publication of CN110674000A publication Critical patent/CN110674000A/zh
Application granted granted Critical
Publication of CN110674000B publication Critical patent/CN110674000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明实施例提供一种信号测试方法与装置，方法包括：获取信号发送端与硬盘之间建立的第一链路中的第一均衡参数；利用第一均衡参数，调整信号发送端与测试治具之间建立的第二链路中的第二均衡参数，其中，调整后的第二均衡参数与第一均衡参数相同，或者，调整后的第二均衡参数与第一均衡参数的差值小于预设值；获取测试治具中的第一测试信号，并将第一测试信号输入预设的波形仿真处理链路后，提取波形仿真处理链路输出的第二测试信号，所述波形仿真处理链路中包括硬盘对应的损耗参数；根据硬盘对应的规范信号数据，确定第二测试信号是否完整。本发明实施例中的整个测试过程更加贴合于硬盘的实际使用过程，因此测试准确度更高。

Description

信号测试方法与装置
技术领域
本发明实施例涉及信号测试技术领域，尤其涉及一种信号测试方法与装置。
背景技术
串行连接SCSI(Serial Attached SCSI，简称SAS)是新一代的小型计算机系统接口(Small Computer System Interface，简称SCSI)技术，以采用串行技术来获得更高的传输速度。
在SAS 12G标准中，SAS12G信号从控制器(Controller)或扩展器(Expander)等信号发送端经过中间传输链路传输至SAS硬盘，随着数据传输速率的提高，SAS12G信号的完整性要求也随之增高，测试SAS12G信号的完整性任务随之而来。
其中，传统的SAS12G信号测试方法，SAS12G信号从信号发送端发出后，经传输链路传输至测试治具，由测试设备判断测试治具接收到的SAS12G信号的完整性。但是由于实际使用中，SAS12G信号从信号发送端发出后，经传输链路传输至SAS12G硬盘，而SAS12G硬盘具有均衡化能力，会影响测试结果的准确度，故不能简单的用测试治具对SAS12G信号波形进行完整性的判断，否则会引起系统过设计。
发明内容
本发明实施例提供一种信号测试方法与装置，以克服现有的SAS12G信号测试方法存在测试准确度低的技术问题。
第一方面，本发明实施例提供一种信号测试方法，该方法包括：
获取信号发送端与硬盘之间建立的第一链路中的第一均衡参数，所述信号发送端通过所述第一链路向所述硬盘传输信号；
利用所述第一均衡参数，调整所述信号发送端与测试治具之间建立的第二链路中的第二均衡参数，其中，调整后的第二均衡参数与所述第一均衡参数相同，或者，调整后的第二均衡参数与所述第一均衡参数的差值小于预设值，所述信号发送端通过所述第二链路向所述测试治具传输信号；
获取所述测试治具中的第一测试信号，并将所述第一测试信号输入预设的波形仿真处理链路后，提取所述波形仿真处理链路输出的第二测试信号，所述波形仿真处理链路中包括所述硬盘对应的损耗参数；
根据所述硬盘对应的规范信号数据，确定所述第二测试信号是否完整。
在一种可能的设计中，所述将所述第一测试信号输入预设的波形仿真处理链路的步骤之前，还包括：
获取所述硬盘对应的损耗参数，所述损耗参数包括所述硬盘的印刷电路板损耗参数与芯片封装损耗参数；
将所述硬盘对应的损耗参数添加至所述波形仿真处理链路中。
在一种可能的设计中，所述根据所述硬盘对应的规范信号数据，确定所述第二测试信号是否完整的步骤，包括：
对所述第二测试信号进行均衡化处理，得到所述第二测试信号对应的波形图；
基于所述波形图与所述规范信号数据，确定所述第二测试信号是否完整。
在一种可能的设计中，所述基于所述波形图与所述规范信号数据，确定所述第二测试信号是否完整的步骤，包括：
确定所述波形图中的指定参数与所述规范信号数据中的样本参数的差异值；
当所述差异值处于第一预设取值区间时，确定所述第二测试信号完整；
当所述差异值处于第二预设取值区间时，确定所述第二测试信号不完整。
在一种可能的设计中，所述测试治具与预置的示波器连接，所述第一测试信号为SAS12G信号，所述获取所述测试治具中的第一测试信号的步骤包括：
通过所述示波器获取所述测试治具中的SAS12G信号。
第二方面，本发明实施例提供一种信号测试装置，该装置包括：
获取模块，用于获取信号发送端与硬盘之间建立的第一链路中的第一均衡参数，所述信号发送端通过所述第一链路向所述硬盘传输信号；
调整模块，用于利用所述第一均衡参数，调整所述信号发送端与测试治具之间建立的第二链路中的第二均衡参数，其中，调整后的第二均衡参数与所述第一均衡参数相同，或者，调整后的第二均衡参数与所述第一均衡参数的差值小于预设值，所述信号发送端通过所述第二链路向所述测试治具传输信号；
处理模块，用于获取所述测试治具中的第一测试信号，并将所述第一测试信号输入预设的波形仿真处理链路后，提取所述波形仿真处理链路输出的第二测试信号，所述波形仿真处理链路中包括所述硬盘对应的损耗参数；
判断模块，用于根据所述硬盘对应的规范信号数据，确定所述第二测试信号是否完整。
在一种可能的设计中，所述处理模块用于：
获取所述硬盘对应的损耗参数并添加至所述波形仿真处理链路中，所述损耗参数包括所述硬盘的印刷电路板损耗参数与芯片封装损耗参数。
在一种可能的设计中，所述判断模块包括：
均衡化模块，用于对所述第二测试信号进行均衡化处理，得到所述第二测试信号对应的波形图；
对比模块，用于基于所述波形图与所述规范信号数据，确定所述第二测试信号是否完整。
在一种可能的设计中，所述对比模块具体用于：
确定所述波形图中的指定参数与所述规范信号数据中的样本参数的差异值；
当所述差异值处于第一预设取值区间时，确定所述第二测试信号完整；
当所述差异值处于第二预设取值区间时，确定所述第二测试信号不完整。
在一种可能的设计中，所述测试治具与预置的示波器连接，所述第一测试信号为SAS12G信号，所述处理模块用于：
通过所述示波器获取所述测试治具中的SAS12G信号。
本发明实施例所提供的信号测试方法与装置，在进行信号测试之前，先在信号发送端与硬盘之间建立第一链路，并获取该第一链路中的均衡参数，然后利用测试治具替换硬盘，建立信号发送端与测试治具之间的第二链路，并基于上述均衡参数调整该第二链路中的均衡参数，然后获取测试治具中的第一测试信号，并将该第一测试信号输入预设的波形仿真处理链路后，提取波形仿真处理链路输出的第二测试信号，该波形仿真处理链路中包括上述硬盘对应的损耗参数；根据上述硬盘对应的规范信号数据，确定上述第二测试信号是否完整。即在本发明实施例中，在进行信号测试时，是基于信号发送端与硬盘之间建立的链路中的均衡参数的基础上，并结合了硬盘对应的损耗参数，来判断测试信号是否完整，整个测试过程更加贴合于硬盘的实际使用过程，因此测试准确度更高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中提供的信号测试方法的测试场景示意图；
图2为本发明实施例中提供的信号测试方法的流程示意图一；
图3为本发明实施例中提供的信号测试方法的流程示意图二；
图4为本发明实施例中提供的信号测试方法中第二测试信号的波形示意图；
图5为本发明实施例中提供的信号测试方法中第二测试信号对应的波形图；
图6为本发明实施例中提供的信号测试装置的结构示意图；
图7为本发明实施例中提供的设备的硬件结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，图1为本发明实施例中提供的信号测试方法的测试场景示意图。本实施例中，在上述信号测试方法的测试场景中，包括信号发送端101与接收端102，信号发送端101通过链路103与接收端102连接。
其中，信号发送端101可以是硬件设备主板上对硬盘进行控制、资源分配、数据输入输出调节的特定的电路芯片。接收端102用于接收信号发送端101发送的信号，在本实施例中，接收端102可以是硬盘，也可以是测试治具。链路103为信号发送端101与接收端102之间的物理连接。
另外，上述测试场景中还包括驱动端，该驱动端用于为信号发送端101与接收端102之间建立的链路103提供驱动程序，从而使得信号发送端101与接收端102之间能够实现信号传输。
本发明实施例中，在进行信号测试之前，先将特定的硬盘作为接收端102，建立该硬盘与信号发送端101之间的第一链路，并获取该第一链路中的第一均衡参数，其中，信号发送端101通过第一链路向上述硬盘传输信号；然后利用测试治具替换上述硬盘，建立该测试治具与信号发送端101之间的第二链路，并基于上述第一均衡参数调整测试治具与信号发送端101之间建立的第二链路中的第二均衡参数，使调整后的第二均衡参数与上述第一均衡参数相同，或者，使调整后的第二均衡参数与上述第一均衡参数的差值小于预设值，其中，信号发送端101通过第二链路向上述测试治具传输信号；然后再获取上述测试治具中的第一测试信号，并将该第一测试信号输入预设的波形仿真处理链路后，提取波形仿真处理链路输出的第二测试信号，该波形仿真处理链路中包括上述硬盘对应的损耗参数；根据上述硬盘对应的规范信号数据，即可确定出第二测试信号是否完整。
具体的，参照图2，图2为本发明实施例中提供的信号测试方法的流程示意图一，本发明实施例中，上述信号测试方法包括：
步骤S201、获取信号发送端与硬盘之间建立的第一链路中的第一均衡参数，所述信号发送端通过所述第一链路向所述硬盘传输信号。
本实施例中，先建立信号发送端与特定硬盘之间的链路，形成测试链路，然后由驱动端自适应调节自身的均衡参数，使上述测试链路连通。然后获取驱动端调节后的第一均衡参数，并进行记录。
步骤S202、利用所述第一均衡参数，调整所述信号发送端与测试治具之间建立的第二链路中的第二均衡参数，其中，调整后的第二均衡参数与所述第一均衡参数相同，或者，调整后的第二均衡参数与所述第一均衡参数的差值小于预设值，所述信号发送端通过所述第二链路向所述测试治具传输信号。
本实施例中，在记录上述第一均衡参数之后，使用特定的测试治具代替上述硬盘，在上述信号发送端与该测试治具之间建立链路，形成新的测试链路。
进一步的，利用之前记录的第一均衡参数，调整上述信号发送端与测试治具之间建立的第二链路中的第二均衡参数，使调整后的第二均衡参数与上述第一均衡参数相同，或者，使调整后的第二均衡参数与上述第一均衡参数的差值小于预设值，由此即可降低因测试治具与硬盘之间的差异给测试结果所带来的影响。
步骤S203、获取所述测试治具中的第一测试信号，并将所述第一测试信号输入预设的波形仿真处理链路后，提取所述波形仿真处理链路输出的第二测试信号，所述波形仿真处理链路中包括所述硬盘对应的损耗参数。
本实施例中，在调整信号发送端与测试治具之间建立的第二链路中的第二均衡参数之后，由信号发送端向测试治具发送信号，然后获取测试治具中接收到的第一测试信号，并将该第一测试信号输入预设的波形仿真处理链路后，提取波形仿真处理链路输出的第二测试信号。
其中，上述波形仿真处理链路中包括上述硬盘对应的损耗参数。
可以理解的是，在硬盘实际的使用过程中，由于硬盘自身的硬件结构，硬盘接收信号发送端发送的信号时，会产生一定的损耗，因此，本实施例中，预先建立一个波形仿真处理链路，并在该波形仿真处理链路中加入上述硬盘对应的损耗参数，从而降低因硬盘的损耗性能对测试结果的影响。
步骤S204、根据所述硬盘对应的规范信号数据，确定所述第二测试信号是否完整。
本实施例中，在提取上述波形仿真处理链路输出的第二测试信号之后，将该第二测试信号的全部或部分参数，与上述硬盘对应的规范信号数据中的相关参数进行对比，即可确定出上述第二测试信号是否完整。
例如，若上述第二测试信号的各项参数均与规范信号数据中的各项参数一致，则可以确定出上述第二测试信号是完整的。
本发明实施例所提供的信号测试方法，在进行信号测试之前，先在信号发送端与硬盘之间建立第一链路，并获取该第一链路中的均衡参数，然后利用测试治具替换硬盘，建立信号发送端与测试治具之间的第二链路，并基于上述均衡参数调整信号发送端与测试治具之间建立的第二链路中的均衡参数，然后获取所述测试治具中的第一测试信号，并将该第一测试信号输入预设的波形仿真处理链路后，提取波形仿真处理链路输出的第二测试信号，该波形仿真处理链路中包括所述硬盘对应的损耗参数；根据上述硬盘对应的规范信号数据，确定所述第二测试信号是否完整。即在本发明实施例中，在进行信号测试时，是基于信号发送端与硬盘之间建立的链路中的均衡参数的基础上，并结合了硬盘对应的损耗参数，来判断测试信号是否完整，整个测试过程更加贴合于硬盘的实际使用过程，因此测试准确度更高。
进一步的，基于上述实施例所提供的信号测试方法，本发明实施例中，上述步骤S203中描述的将所述第一测试信号输入预设的波形仿真处理链路的步骤之前，还包括以下步骤：
步骤a、获取所述硬盘对应的损耗参数，所述损耗参数包括所述硬盘的印刷电路板损耗参数与芯片封装损耗参数。
步骤b、将所述硬盘对应的损耗参数添加至所述波形仿真处理链路中。
本发明实施例中，在测试信号之前，预先获取到上述硬盘对应的损耗参数，然后添加至预先建立的波形仿真处理链路中。
其中，上述损耗参数包括硬盘的印刷电路板损耗参数与芯片封装损耗参数。
示例性的，上述损耗参数可以包括硬盘印刷电路板(Printed Circuit Board，简称PCB)的S(全称为Scatter)参数与芯片封装S参数。
其中，上述S参数即散射参数，描述了传输通道的频域特性，在进行串行链路分析的时候，通过S参数，能够得到到传输通道的几乎全部特性，例如信号的反射，串扰，损耗等。
即本实施例所提供的信号测试方法，通过预先建立一个波形仿真处理链路，并在该波形仿真处理链路中加入了上述硬盘对应的损耗参数，有效降低了由于硬盘的损耗性能对测试结果的影响。
进一步的，基于上述实施例所提供的信号测试方法，参照图3，图3为本发明实施例提供的信号测试方法的流程示意图二，本发明实施例中，上述信号测试方法包括：
步骤S301、获取信号发送端与硬盘之间建立的第一链路中的第一均衡参数，所述信号发送端通过所述第一链路向所述硬盘传输信号。
步骤S302、利用所述第一均衡参数，调整所述信号发送端与测试治具之间建立的第二链路中的第二均衡参数，其中，调整后的第二均衡参数与所述第一均衡参数相同，或者，调整后的第二均衡参数与所述第一均衡参数的差值小于预设值，所述信号发送端通过所述第二链路向所述测试治具传输信号。
步骤S303、获取所述测试治具中的第一测试信号，并将所述第一测试信号输入预设的波形仿真处理链路后，提取所述波形仿真处理链路输出的第二测试信号，所述波形仿真处理链路中包括所述硬盘对应的损耗参数。
其中，步骤S301至步骤S303所描述的内容与上述实施例中步骤S201至步骤S203所描述的内容一致，具体可参照上述实施例中的步骤S301至步骤S303所描述的内容，在此不再赘述。
另外，上述测试治具与预置的示波器连接，上述第一测试信号可以为SAS12G信号，上述步骤S303中获取所述测试治具中的第一测试信号的步骤可以包括：
通过所述示波器获取所述测试治具中的SAS12G信号。
即本发明实施例所提供的信号测试方法，可以用于测试SAS12G信号。
本发明实施例中，在将上述第一测试信号输入预设的波形仿真处理链路后，提取波形仿真处理链路输出的第二测试信号，该第二测试信号的波形具体可参见图4，图4为本发明实施例提供的信号测试方法中第二测试信号的波形示意图。
步骤S304、对所述第二测试信号进行均衡化处理，得到所述第二测试信号对应的波形图。
在提取出上述第二测试信号之后，即可调用硬盘的IBIS_AMI模型中的均衡模块，对上述第二测试信号进行均衡化处理，得到上述第二测试信号对应的波形图。具体可参见图5，图5为本发明实施例提供的信号测试方法中第二测试信号对应的波形图。
其中，上述IBIS_AMI模型是指输入/输出缓冲器信息规范(Input/Output BufferInformation Specification，简称IBIS)中的算法模型接口(Algorithm ModelInterface)。由于高速串行信号的速率不断提高，幅度不断变小，对于高于1GHz的信号其幅度衰减比较大，在接收端可能看不到一个“睁开”的眼图。IBIS_AMI模型利用传统IBIS模型的V/I、V/t等参数来表示芯片的电气参数，然后通过AMI进行预加重、均衡和时钟恢复等信号运算，帮助接收端得到一个“睁开”的眼图。
步骤S305、基于所述波形图与所述规范信号数据，确定所述第二测试信号是否完整。
具体的，确定所述波形图中的指定参数与所述规范信号数据中的样本参数的差异值；当所述差异值处于第一预设取值区间时，确定所述第二测试信号完整；当所述差异值处于第二预设取值区间时，确定所述第二测试信号不完整。
例如，确定上述波形图的“眼高”与规范信号数据中的“眼高”样本之间的差异值，或者确定上述波形图的“眼宽”与规范信号数据中的“眼宽”样本之间的差异值，或者分别确定上述波形图的“眼高”、“眼宽”与规范信号数据中的“眼高”样本、“眼宽”样本之间的差异值。当上述差异值处于区间(∞，0)时，确定所述第二测试信号不完整；当上述差异值处于区间[0，∞)时，确定所述第二测试信号完整。
参照图6，图6为本发明实施例提供的信号测试装置的结构示意图。如图6所示，本发明实施例中所提供的信号测试装置60包括：
获取模块601，用于获取信号发送端与硬盘之间建立的第一链路中的第一均衡参数，所述信号发送端通过所述第一链路向所述硬盘传输信号。
调整模块602，用于利用所述第一均衡参数，调整所述信号发送端与测试治具之间建立的第二链路中的第二均衡参数，其中，调整后的第二均衡参数与所述第一均衡参数相同，或者，调整后的第二均衡参数与所述第一均衡参数的差值小于预设值，所述信号发送端通过所述第二链路向所述测试治具传输信号。
处理模块603，用于获取所述测试治具中的第一测试信号，并将所述第一测试信号输入预设的波形仿真处理链路后，提取所述波形仿真处理链路输出的第二测试信号，所述波形仿真处理链路中包括所述硬盘对应的损耗参数。
判断模块604，用于根据所述硬盘对应的规范信号数据，确定所述第二测试信号是否完整。
本实施例提供的信号测试装置60，可用于执行上述信号测试方法对应各个实施例中的技术方案，其实现原理和技术效果类似，本实施例此处不再赘述。
本发明实施例所提供的信号测试装置60，能够实现：获取信号发送端与硬盘之间建立的第一链路中的第一均衡参数，利用该第一均衡参数，调整所述信号发送端与测试治具之间建立的第二链路中的第二均衡参数，然后获取所述测试治具中的第一测试信号，并将该第一测试信号输入预设的波形仿真处理链路后，提取波形仿真处理链路输出的第二测试信号，该波形仿真处理链路中包括所述硬盘对应的损耗参数；根据上述硬盘对应的规范信号数据，确定所述第二测试信号是否完整。即本发明实施例所提供的信号测试装置60，在进行信号测试时，是基于信号发送端与硬盘之间建立的链路中的均衡参数的基础上，结合硬盘对应的损耗参数，来判断测试信号是否完整，整个测试过程更加贴合于硬盘的实际使用过程，因此测试准确度更高。
在一种可能的设计中，处理模块603用于：
获取所述硬盘对应的损耗参数并添加至所述波形仿真处理链路中，所述损耗参数包括所述硬盘的印刷电路板损耗参数与芯片封装损耗参数。
在一种可能的设计中，上述测试治具与预置的示波器连接，上述第一测试信号为SAS12G信号，上述处理模块603用于：
通过所述示波器获取所述测试治具中的SAS12G信号。
在一种可能的设计中，判断模块604包括：
均衡化模块，用于对所述第二测试信号进行均衡化处理，得到所述第二测试信号对应的波形图。
对比模块，用于基于所述波形图与所述规范信号数据，确定所述第二测试信号是否完整。
在一种可能的设计中，上述对比模块具体用于：
确定所述波形图中的指定参数与所述规范信号数据中的样本参数的差异值。
当所述差异值处于第一预设取值区间时，确定所述第二测试信号完整。
当所述差异值处于第二预设取值区间时，确定所述第二测试信号不完整。
参照图7，图7为本发明实施例提供的设备的硬件结构示意图。如图7所示，本实施例设备70包括：处理器701以及存储器702；其中
存储器702，用于存储计算机执行指令；
处理器701，用于执行存储器存储的计算机执行指令，以实现上述实施例中信号测试方法的各个步骤。具体可以参见前述信号测试方法实施例中的相关描述。
可选地，存储器702既可以是独立的，也可以跟处理器701集成在一起。
当存储器702独立设置时，该设备70还包括总线703，用于连接所述存储器702和处理器701。
本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如上所述的信号测试方法。
在本发明所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个单元中。上述模块成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能模块的形式实现的集成的模块，可以存储在一个计算机可读取存储介质中。上述软件功能模块存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(英文：processor)执行本申请各个实施例所述方法的部分步骤。
应理解，上述处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合发明所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
存储器可能包含高速RAM存储器，也可能还包括非易失性存储NVM，例如至少一个磁盘存储器，还可以为U盘、移动硬盘、只读存储器、磁盘或光盘等。
总线可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component，PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，本申请附图中的总线并不限定仅有一根总线或一种类型的总线。
上述存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。存储介质可以是通用或专用计算机能够存取的任何可用介质。
一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于专用集成电路(Application Specific Integrated Circuits，简称：ASIC)中。当然，处理器和存储介质也可以作为分立组件存在于电子设备或主控设备中。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种信号测试方法，其特征在于，所述方法包括：
获取信号发送端与硬盘之间建立的第一链路中的第一均衡参数，所述信号发送端通过所述第一链路向所述硬盘传输信号；
利用所述第一均衡参数，调整所述信号发送端与测试治具之间建立的第二链路中的第二均衡参数，其中，调整后的第二均衡参数与所述第一均衡参数相同，或者，调整后的第二均衡参数与所述第一均衡参数的差值小于预设值，所述信号发送端通过所述第二链路向所述测试治具传输信号；
获取所述测试治具中的第一测试信号，并将所述第一测试信号输入预设的波形仿真处理链路后，提取所述波形仿真处理链路输出的第二测试信号，所述波形仿真处理链路中包括所述硬盘对应的损耗参数；所述损耗参数包括所述硬盘的印刷电路板损耗参数与芯片封装损耗参数；
根据所述硬盘对应的规范信号数据，确定所述第二测试信号是否完整。
2.根据权利要求1所述的方法，其特征在于，所述将所述第一测试信号输入预设的波形仿真处理链路的步骤之前，还包括：
获取所述硬盘对应的损耗参数；
将所述硬盘对应的损耗参数添加至所述波形仿真处理链路中。
3.根据权利要求1所述的方法，其特征在于，所述根据所述硬盘对应的规范信号数据，确定所述第二测试信号是否完整的步骤，包括：
对所述第二测试信号进行均衡化处理，得到所述第二测试信号对应的波形图；
基于所述波形图与所述规范信号数据，确定所述第二测试信号是否完整。
4.根据权利要求3所述的方法，其特征在于，所述基于所述波形图与所述规范信号数据，确定所述第二测试信号是否完整的步骤，包括：
确定所述波形图中的指定参数与所述规范信号数据中的样本参数的差异值；
当所述差异值处于第一预设取值区间时，确定所述第二测试信号完整；
当所述差异值处于第二预设取值区间时，确定所述第二测试信号不完整。
5.根据权利要求1至4任意一项所述的方法，其特征在于，所述测试治具与预置的示波器连接，所述第一测试信号为SAS12G信号，所述获取所述测试治具中的第一测试信号的步骤包括：
通过所述示波器获取所述测试治具中的SAS12G信号。
6.一种信号测试装置，其特征在于，所述装置包括：
获取模块，用于获取信号发送端与硬盘之间建立的第一链路中的第一均衡参数，所述信号发送端通过所述第一链路向所述硬盘传输信号；
调整模块，用于利用所述第一均衡参数，调整所述信号发送端与测试治具之间建立的第二链路中的第二均衡参数，其中，调整后的第二均衡参数与所述第一均衡参数相同，或者，调整后的第二均衡参数与所述第一均衡参数的差值小于预设值，所述信号发送端通过所述第二链路向所述测试治具传输信号；
处理模块，用于获取所述测试治具中的第一测试信号，并将所述第一测试信号输入预设的波形仿真处理链路后，提取所述波形仿真处理链路输出的第二测试信号，所述波形仿真处理链路中包括所述硬盘对应的损耗参数；所述损耗参数包括所述硬盘的印刷电路板损耗参数与芯片封装损耗参数；
判断模块，用于根据所述硬盘对应的规范信号数据，确定所述第二测试信号是否完整。
7.根据权利要求6所述的装置，其特征在于，所述处理模块用于：
获取所述硬盘对应的损耗参数并添加至所述波形仿真处理链路中。
8.根据权利要求6所述的装置，其特征在于，所述判断模块包括：
均衡化模块，用于对所述第二测试信号进行均衡化处理，得到所述第二测试信号对应的波形图；
对比模块，用于基于所述波形图与所述规范信号数据，确定所述第二测试信号是否完整。
9.根据权利要求8所述的装置，其特征在于，所述对比模块具体用于：
确定所述波形图中的指定参数与所述规范信号数据中的样本参数的差异值；
当所述差异值处于第一预设取值区间时，确定所述第二测试信号完整；
当所述差异值处于第二预设取值区间时，确定所述第二测试信号不完整。
10.根据权利要求6至9任意一项所述的装置，其特征在于，所述测试治具与预置的示波器连接，所述第一测试信号为SAS12G信号，所述处理模块用于：
通过所述示波器获取所述测试治具中的SAS12G信号。
CN201910953244.4A 2019-10-09 2019-10-09 信号测试方法与装置 Active CN110674000B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910953244.4A CN110674000B (zh) 2019-10-09 2019-10-09 信号测试方法与装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910953244.4A CN110674000B (zh) 2019-10-09 2019-10-09 信号测试方法与装置

Publications (2)

Publication Number Publication Date
CN110674000A CN110674000A (zh) 2020-01-10
CN110674000B true CN110674000B (zh) 2023-04-07

Family

ID=69081098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910953244.4A Active CN110674000B (zh) 2019-10-09 2019-10-09 信号测试方法与装置

Country Status (1)

Country Link
CN (1) CN110674000B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209281A (ja) * 2004-01-22 2005-08-04 Hitachi Global Storage Technologies Netherlands Bv データ記憶装置、記憶装置の制御方法及び磁気ディスク駆動装置
CN202102419U (zh) * 2011-03-14 2012-01-04 浪潮(北京)电子信息产业有限公司 串行连接小型计算机系统接口设备检测系统
CN102955730A (zh) * 2011-08-18 2013-03-06 鸿富锦精密工业（深圳）有限公司 硬盘接口的信号完整性测试系统及方法
CN103530257A (zh) * 2013-10-18 2014-01-22 浪潮电子信息产业股份有限公司 一种动态自适应传输路径优化sas信号质量的方法
CN107491369A (zh) * 2017-08-18 2017-12-19 郑州云海信息技术有限公司 一种快速pcie3.0信号完整性的检测方法及系统
CN107562587A (zh) * 2017-08-28 2018-01-09 郑州云海信息技术有限公司 一种评估信号链路损耗的方法
CN109406839A (zh) * 2018-11-20 2019-03-01 郑州云海信息技术有限公司 一种信号测试治具、系统及测试方法
CN109766232A (zh) * 2019-01-15 2019-05-17 郑州云海信息技术有限公司 一种PCIe压力眼图测试校准方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7370253B2 (en) * 2006-06-07 2008-05-06 Dell Products, Lp Apparatus and method for high-speed SAS link protocol testing

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209281A (ja) * 2004-01-22 2005-08-04 Hitachi Global Storage Technologies Netherlands Bv データ記憶装置、記憶装置の制御方法及び磁気ディスク駆動装置
CN202102419U (zh) * 2011-03-14 2012-01-04 浪潮(北京)电子信息产业有限公司 串行连接小型计算机系统接口设备检测系统
CN102955730A (zh) * 2011-08-18 2013-03-06 鸿富锦精密工业（深圳）有限公司 硬盘接口的信号完整性测试系统及方法
CN103530257A (zh) * 2013-10-18 2014-01-22 浪潮电子信息产业股份有限公司 一种动态自适应传输路径优化sas信号质量的方法
CN107491369A (zh) * 2017-08-18 2017-12-19 郑州云海信息技术有限公司 一种快速pcie3.0信号完整性的检测方法及系统
CN107562587A (zh) * 2017-08-28 2018-01-09 郑州云海信息技术有限公司 一种评估信号链路损耗的方法
CN109406839A (zh) * 2018-11-20 2019-03-01 郑州云海信息技术有限公司 一种信号测试治具、系统及测试方法
CN109766232A (zh) * 2019-01-15 2019-05-17 郑州云海信息技术有限公司 一种PCIe压力眼图测试校准方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PCB板级信号完整性的仿真及应用;曹宇等;《泰州职业技术学院学报》;20061220(第06期);全文 *
Power and Signal Integrity Findings in a FPGA Layout for an Aerospace Application;Reinaldo J Perez等;《2018 IEEE Symposium on Electromagnetic Compatibility, Signal Integrity and Power Integrity (EMC, SI & PI)》;20181018;全文 *
第三代SAS信号完整性测试分析;陈昀等;《江西通信科技》;20130315(第01期);全文 *

Also Published As

Publication number Publication date
CN110674000A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
CN113014339B (zh) PCIe外插卡接收通道的质量测试方法、装置及设备
CN114528792B (zh) 芯片验证方法、装置、电子设备及存储介质
US20130290594A1 (en) Core-driven translation and loopback test
CN109933554B (zh) 一种基于GPU服务器的NVMe硬盘扩展装置
CN108170620A (zh) 一种服务器用硬盘拓展系统及方法、硬盘信号增强方法
CN108231132B (zh) 一种nand闪存验证装置和验证系统
KR100816928B1 (ko) 고속 직렬 수신기의 검사를 위한 자동 아이 다이어그램열화 기술들
CN107273249B (zh) 主板测试方法、处理器和主板测试系统
CN107608836A (zh) 一种sata链路最优值调整的测试方法
CN110674000B (zh) 信号测试方法与装置
US11074384B1 (en) Method for simulating signal integrity of hybrid model
CN116225809A (zh) Pcie链路信号测试方法、系统、终端及存储介质
CN116663490A (zh) 一种异步存储芯片的验证方法、平台、装置及介质
CN116319475A (zh) 一种信号分析方法、装置、设备及存储介质
CN115563773A (zh) 接口信号的调整方法、装置、设备及存储介质
CN114328045A (zh) 一种bmc的i2c调试方法、系统、装置及计算机可读存储介质
CN114116337A (zh) 基于pcie链路配置的硬盘测试方法、系统、终端及存储介质
CN115328708A (zh) 串行外设接口时序的参数测试方法及测试装置
CN108664424B (zh) 一种确定最优延时的方法及设备
CN113177063A (zh) 一种pci总线设备的热复位方法及相关装置
CN115421928B (zh) 减少芯片产生的电磁干扰的装置、方法和电子设备
US11831477B2 (en) Link training scheme for high-speed serializer/deserializer
CN117436405B (zh) 一种仿真验证方法、装置及电子设备
CN117112447B (zh) 一种数据传输方法、装置、电子设备及可读存储介质
US10346572B1 (en) Inclusion and configuration of a transaction converter circuit block within an integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant