CN108231132B - 一种nand闪存验证装置和验证系统 - Google Patents

一种nand闪存验证装置和验证系统 Download PDF

Info

Publication number
CN108231132B
CN108231132B CN201711460196.2A CN201711460196A CN108231132B CN 108231132 B CN108231132 B CN 108231132B CN 201711460196 A CN201711460196 A CN 201711460196A CN 108231132 B CN108231132 B CN 108231132B
Authority
CN
China
Prior art keywords
flash memory
nand flash
configuration parameters
test
arm core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711460196.2A
Other languages
English (en)
Other versions
CN108231132A (zh
Inventor
蔡德智
王永成
韩飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
Beijing Zhaoyi Innovation Technology Co Ltd
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhaoyi Innovation Technology Co Ltd, Hefei Geyi Integrated Circuit Co Ltd filed Critical Beijing Zhaoyi Innovation Technology Co Ltd
Priority to CN201711460196.2A priority Critical patent/CN108231132B/zh
Publication of CN108231132A publication Critical patent/CN108231132A/zh
Application granted granted Critical
Publication of CN108231132B publication Critical patent/CN108231132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种NAND闪存验证装置和验证系统，装置分别与主机和NAND闪存连接，装置包括PMU芯片、集成ARM内核模块和FPGA逻辑模块的ZYNQ系列芯片中的任一款芯片，ARM内核模块与主机连接，ARM内核模块将主机发送的配置参数分解为第一配置参数和第二配置参数，将主机发送的用户指令解析为测试指令，根据用户指令产生测试数据；FPGA逻辑模块通过AXI传输通道与ARM内核模块连接，还与NAND闪存连接，根据第二配置参数对NAND闪存进行参数配置，以及根据测试指令和测试数据对NAND闪存进行测试。本发明可以有效降低NAND闪存验证装置的设计难度和传输数据量，提高测试效率和数据的传输速率。

Description

一种NAND闪存验证装置和验证系统
技术领域
本发明涉及芯片技术领域，特别是涉及一种NAND闪存验证装置和一种NAND闪存验证系统。
背景技术
在闪存的设计验证阶段，一般需要使用专业的ATE(Automatic Test Equipment，自动化测试设备)自动化测试设备对芯片的功能和电性能进行测试，以检验NAND闪存的设计是否符合规格要求。
现有ATE自动化测试设备的结构如图1所示。由于现有ATE自动化测试设备采用独立的DSP(Digital Signal Processing，数字信号处理)芯片和FPGA(Field-ProgrammableGate Array，现场可编程门阵列)芯片，而DSP芯片和FPGA芯片都是复杂的大型芯片，DSP芯片和FPGA芯片两套大型芯片极大增加了现有ATE自动化测试设备的设计难度。另外，现有ATE自动化测试设备中每一次数据交换都要经过主机-DSP芯片-FPGA芯片-NAND闪存的过程，其中，主机和DSP芯片之间的网线通道，DSP芯片和FPGA芯片之间的并行通道，都是数据交换的瓶颈区，使得现有ATE自动化测试设备传输数据量巨大，测试效率低。
发明内容
鉴于上述问题，本发明实施例的目的在于提供一种NAND闪存验证装置和一种NAND闪存验证系统，以解决现有ATE自动化测试设备设计难度大、传输数据量大和测试效率低的问题。
为了解决上述问题，本发明实施例公开了一种NAND闪存验证装置，其特征在于，所述装置分别与主机和NAND闪存连接，所述装置包括PMU芯片和ZYNQ系列芯片中的任一款芯片，所述ZYNQ系列芯片中集成ARM内核模块和FPGA逻辑模块，其中，所述ARM内核模块与所述主机连接，所述ARM内核模块用于接收所述主机发送的配置参数、用户指令和用户数据，所述ARM内核模块将所述配置参数分解为第一配置参数和第二配置参数，将所述用户指令解析为测试指令，以及根据所述用户指令产生测试数据，所述ARM内核模块将所述第一配置参数发送至所述PMU芯片，以及将所述第二配置参数、所述测试指令和所述测试数据发送至所述FPGA逻辑模块；所述FPGA逻辑模块通过AXI(Advanced extensible Interface，一种总线协议)传输通道与所述ARM内核模块连接，所述FPGA逻辑模块还与所述NAND闪存连接，所述FPGA逻辑模块根据所述第二配置参数对所述NAND闪存进行参数配置，以及根据所述测试指令和所述测试数据对所述NAND闪存进行测试。
可选地，所述ARM内核模块包括ARM核0和ARM核1，其中，所述ARM核0用于运行LINUX系统、配置所述ZYNQ系列芯片以及与所述主机进行通信；所述ARM核1用于将所述配置参数分解为第一配置参数和第二配置参数，将所述用户指令解析为测试指令，以及根据所述用户指令产生测试数据，并将所述第一配置参数发送至所述PMU芯片，以及将所述第二配置参数、所述测试指令和所述测试数据发送至所述FPGA逻辑模块。
可选地，所述NAND闪存验证装置还包括：DDR(Double Data Rate，双倍数据速率)缓存，所述DDR缓存与所述ARM内核模块连接，所述DDR缓存用于缓存所述LINUX系统数据和所述测试数据，在所述FPGA逻辑模块根据所述测试指令和所述测试数据对所述NAND闪存进行测试后，所述DDR缓存还用于缓存所述ARM内核模块从所述NAND闪存读取的第一数据。
可选地，所述ARM内核模块包括：比对模块，所述比对模块与所述DDR缓存连接，所述比对模块用于对所述DDR缓存中的所述测试数据和所述第一数据进行比对，并当所述测试数据和所述第一数据一致时，判断对所述NAND闪存的验证通过。
可选地，所述DDR缓存的存储容量大于所述NAND闪存的存储容量。
可选地，所述PMU芯片分别与所述ARM内核模块和所述NAND闪存连接，所述PMU芯片根据所述第一配置参数对所述NAND闪存进行供电以及对所述NAND闪存的电性能进行测试。
可选地，所述ARM内核模块通过光纤或者网线与所述主机连接。
为了解决上述问题，本发明实施例还公开了一种NAND闪存验证系统，包括主机、NAND闪存和所述的NAND闪存验证装置，所述NAND闪存验证装置分别与所述主机和所述NAND闪存连接。
本发明实施例包括以下优点：设置NAND闪存验证装置分别与主机和NAND闪存连接，NAND闪存验证装置包括PMU芯片和ZYNQ系列芯片中的任一款芯片，ZYNQ系列芯片中集成ARM内核模块和FPGA逻辑模块。其中，ARM内核模块与主机连接，ARM内核模块接收主机发送的配置参数、用户指令和用户数据，ARM内核模块将配置参数分解为第一配置参数和第二配置参数，将用户指令解析为测试指令，以及根据用户指令产生测试数据，ARM内核模块将第一配置参数发送至PMU芯片，以及将第二配置参数、测试指令和测试数据发送至FPGA逻辑模块；FPGA逻辑模块通过AXI传输通道与ARM内核模块连接，FPGA逻辑模块还与NAND闪存连接，FPGA逻辑模块根据第二配置参数对NAND闪存进行参数配置，以及根据测试指令和测试数据对NAND闪存进行测试。由于ARM内核模块和FPGA逻辑模块集成在ZYNQ系列芯片中，因此，本发明实施例只需根据验证需求设计ZYNQ系列芯片即可，有效降低了NAND闪存验证装置的设计难度；另外，由于本发明实施例中大部分数据处理由ZYNQ系列芯片承担，且数据交换只在ZYNQ系列芯片内部通过高速率AXI传输通道进行以及在ZYNQ系列芯片和NAND闪存之间进行，传输数据量小，且不存在现有技术中的数据交换瓶颈区，NAND闪存验证装置的测试效率和数据的传输速率均得到了极大提高。
附图说明
图1是现有ATE自动化测试设备的结构示意图；
图2是本发明的一种NAND闪存验证装置实施例的结构框图；
图3是本发明的另一种NAND闪存验证装置实施例的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图2，其示出了本发明的一种NAND闪存验证装置实施例的结构框图，该装置分别与主机和NAND闪存连接，该装置具体可以包括：PMU芯片和ZYNQ系列芯片中的任一款芯片，ZYNQ系列芯片中集成ARM内核模块和FPGA逻辑模块，其中，ARM内核模块与主机连接，ARM内核模块包括至少一个ARM内核，ARM内核模块用于接收主机发送的配置参数、用户指令，ARM内核模块将配置参数分解为第一配置参数和第二配置参数，将用户指令为测试指令，以及根据用户指令产生测试数据，ARM内核模块将第一配置参数发送至PMU芯片，以及将第二配置参数、测试指令和测试数据发送至FPGA逻辑模块；FPGA逻辑模块通过AXI传输通道与ARM内核模块连接，FPGA逻辑模块还与NAND闪存连接，FPGA逻辑模块根据第二配置参数对NAND闪存进行参数配置，以及根据测试指令和测试数据对NAND闪存进行测试。
由于ARM内核模块和FPGA逻辑模块集成在ZYNQ系列芯片中，因此，本发明实施例只需根据验证需求设计ZYNQ系列芯片即可，有效降低了NAND闪存验证装置的设计难度；另外，由于本发明实施例中大部分数据处理由ZYNQ系列芯片承担，且数据交换只在ZYNQ系列芯片内部通过高速率AXI传输通道进行以及在ZYNQ系列芯片和NAND闪存之间进行，传输数据量小，且不存在现有技术中的数据交换瓶颈区，因此，NAND闪存验证装置的测试效率和数据的传输速率均得到了极大提高。
可选地，在本发明的一个实施例中，ARM内核模块可以包括两个内核，例如，ARM内核模块可以包括ARM核0和ARM核1，其中，ARM核0用于运行LINUX系统、配置ZYNQ系列芯片以及与主机进行通信；ARM核1用于将配置参数分解为第一配置参数和第二配置参数，将用户指令解析为测试指令，以及根据用户指令产生测试数据，并将第一配置参数发送至PMU芯片，以及将第二配置参数、测试指令和测试数据发送至FPGA逻辑模块。这样，可以极大提高本发明实施例中NAND闪存验证装置的数据处理速率。
可选地，在本发明的一个实施例中，参照图3，NAND闪存验证装置还可以包括：DDR缓存，DDR缓存与ARM内核模块连接，DDR缓存用于缓存LINUX系统数据和测试数据，在FPGA逻辑模块根据测试指令和测试数据对NAND闪存进行测试后，NAND闪存存储有第一数据，DDR缓存还用于缓存ARM内核模块从NAND闪存读取的第一数据。可选地，在本发明的一个实施例中，ARM内核模块可以包括：比对模块，比对模块与DDR缓存连接，比对模块用于对DDR缓存中的测试数据和第一数据进行比对，并当测试数据和第一数据一致时，判断对NAND闪存的验证通过，并可以发送验证通过标志至主机。另外，当测试数据和第一数据不一致时，比对模块判断对NAND闪存的验证未通过，并可以发送验证未通过标志至主机。
由于DDR缓存的存在，ARM内核模块无需将各种数据例如第一数据上传至主机保存，ARM内核模块可以自主判断对NAND闪存的验证是否通过，因此，有效提高了对NAND闪存的测试效率。
可选地，DDR缓存的存储容量大于NAND闪存的存储容量，以便于DDR缓存可以同时缓存LINUX系统数据、测试数据、第一数据以及其他数据。
具体地，PMU芯片分别与ARM内核模块和NAND闪存连接，PMU芯片根据第一配置参数对NAND闪存进行供电以及对NAND闪存的电性能进行测试。其中，PMU芯片根据第一配置参数对NAND闪存进行供电以及对NAND闪存的电性能进行测试可以采用现有技术实现。
可选地，ARM内核模块可以通过光纤或者网线等实现与主机进行网络连接。
本发明实施例的NAND闪存验证装置包括以下优点：设置NAND闪存验证装置分别与主机和NAND闪存连接，NAND闪存验证装置包括PMU芯片和ZYNQ系列芯片中的任一款芯片，ZYNQ系列芯片中集成ARM内核模块和FPGA逻辑模块。其中，ARM内核模块与主机连接，ARM内核模块接收主机发送的配置参数、用户指令和用户数据，ARM内核模块将配置参数分解为第一配置参数和第二配置参数，将用户指令解析为测试指令，以及根据用户指令产生测试数据，ARM内核模块将第一配置参数发送至PMU芯片，以及将第二配置参数、测试指令和测试数据发送至FPGA逻辑模块；FPGA逻辑模块通过AXI传输通道与ARM内核模块连接，FPGA逻辑模块还与NAND闪存连接，FPGA逻辑模块根据第二配置参数对NAND闪存进行参数配置，以及根据测试指令和测试数据对NAND闪存进行测试；NAND闪存验证装置还可以包括DDR缓存，以缓存测试数据以及第一数据等数据。由于ARM内核模块和FPGA逻辑模块集成在ZYNQ系列芯片中，因此，本发明实施例只需根据验证需求设计ZYNQ系列芯片即可，有效降低了NAND闪存验证装置的设计难度；另外，由于本发明实施例中大部分数据处理由ZYNQ系列芯片承担，且数据交换只在ZYNQ系列芯片内部通过高速率AXI传输通道进行以及在ZYNQ系列芯片和NAND闪存之间进行，传输数据量小，且不存在现有技术中的数据交换瓶颈区，因此，NAND闪存验证装置的测试效率和数据的传输速率均得到了极大提高；此外，由于DDR缓存的存在，NAND闪存的测试效率得到了极大的提高。
本发明实施例还公开了一种NAND闪存验证系统，包括主机、NAND闪存和上述的NAND闪存验证装置，NAND闪存验证装置分别与主机和NAND闪存连接。
本发明实施例的NAND闪存验证系统包括以下优点：采用上述的NAND闪存验证装置，并设置NAND闪存验证装置分别与主机和NAND闪存连接。由于NAND闪存验证装置中ARM内核模块和FPGA逻辑模块集成在ZYNQ系列芯片中，因此，本发明实施例只需根据验证需求设计ZYNQ系列芯片即可，有效降低了NAND闪存验证装置的设计难度；另外，由于本发明实施例中大部分数据处理由ZYNQ系列芯片承担，且数据交换只在ZYNQ系列芯片内部通过高速率AXI传输通道进行以及在ZYNQ系列芯片和NAND闪存之间进行，传输数据量小，且不存在现有技术中的数据交换瓶颈区，因此，NAND闪存验证装置的测试效率和数据的传输速率均得到了极大提高；此外，由于NAND闪存验证装置中DDR缓存的存在，NAND闪存的测试效率得到了极大的提高。
对于系统实施例而言，由于其包括上述的NAND闪存验证装置，所以描述的比较简单，相关之处参见NAND闪存验证装置实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种NAND闪存验证装置和一种NAND闪存验证系统，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种NAND闪存验证装置，其特征在于，所述装置分别与主机和NAND闪存连接，所述装置包括PMU芯片和ZYNQ系列芯片，所述ZYNQ系列芯片中集成ARM内核模块和FPGA逻辑模块，其中，
所述ARM内核模块与所述主机连接，所述ARM内核模块用于接收所述主机发送的配置参数和用户指令，所述ARM内核模块将所述配置参数分解为第一配置参数和第二配置参数，将所述用户指令解析为测试指令，以及根据所述用户指令产生测试数据，所述ARM内核模块将所述第一配置参数发送至所述PMU芯片，以及将所述第二配置参数、所述测试指令和所述测试数据发送至所述FPGA逻辑模块；
所述PMU芯片分别与所述ARM内核模块和所述NAND闪存连接，所述PMU芯片根据所述第一配置参数对所述NAND闪存进行供电以及对所述NAND闪存的电性能进行测试；
所述FPGA逻辑模块通过AXI传输通道与所述ARM内核模块连接，所述FPGA逻辑模块还与所述NAND闪存连接，所述FPGA逻辑模块根据所述第二配置参数对所述NAND闪存进行参数配置，以及根据所述测试指令和所述测试数据对所述NAND闪存进行测试。
2.根据权利要求1所述的NAND闪存验证装置，其特征在于，所述ARM内核模块包括ARM核0和ARM核1，其中，
所述ARM核0用于运行LINUX系统、配置所述ZYNQ系列芯片以及与所述主机进行通信；
所述ARM核1用于将所述配置参数分解为第一配置参数和第二配置参数，将所述用户指令解析为测试指令，以及根据所述用户指令产生测试数据，并将所述第一配置参数发送至所述PMU芯片，以及将所述第二配置参数、所述测试指令和所述测试数据发送至所述FPGA逻辑模块。
3.根据权利要求2所述的NAND闪存验证装置，其特征在于，还包括：
DDR缓存，所述DDR缓存与所述ARM内核模块连接，所述DDR缓存用于缓存所述LINUX系统数据和所述测试数据，在所述FPGA逻辑模块根据所述测试指令和所述测试数据对所述NAND闪存进行测试后，所述DDR缓存还用于缓存所述ARM内核模块从所述NAND闪存读取的第一数据。
4.根据权利要求3所述的NAND闪存验证装置，其特征在于，所述ARM内核模块包括：
比对模块，所述比对模块与所述DDR缓存连接，所述比对模块用于对所述DDR缓存中的所述测试数据和所述第一数据进行比对，并当所述测试数据和所述第一数据一致时，判断对所述NAND闪存的验证通过。
5.根据权利要求3或4所述的NAND闪存验证装置，其特征在于，所述DDR缓存的存储容量大于所述NAND闪存的存储容量。
6.根据权利要求1所述的NAND闪存验证装置，其特征在于，所述ARM内核模块通过光纤或者网线与所述主机连接。
7.一种NAND闪存验证系统，其特征在于，包括主机、NAND闪存和权利要求1-6中任一项所述的NAND闪存验证装置，所述NAND闪存验证装置分别与所述主机和所述NAND闪存连接。
CN201711460196.2A 2017-12-28 2017-12-28 一种nand闪存验证装置和验证系统 Active CN108231132B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711460196.2A CN108231132B (zh) 2017-12-28 2017-12-28 一种nand闪存验证装置和验证系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711460196.2A CN108231132B (zh) 2017-12-28 2017-12-28 一种nand闪存验证装置和验证系统

Publications (2)

Publication Number Publication Date
CN108231132A CN108231132A (zh) 2018-06-29
CN108231132B true CN108231132B (zh) 2020-12-25

Family

ID=62645689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711460196.2A Active CN108231132B (zh) 2017-12-28 2017-12-28 一种nand闪存验证装置和验证系统

Country Status (1)

Country Link
CN (1) CN108231132B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109840172A (zh) * 2018-12-06 2019-06-04 珠海妙存科技有限公司 一种基于SoC主控芯片的Nand闪存分析装置及方法
CN111370051B (zh) * 2018-12-25 2022-02-18 北京兆易创新科技股份有限公司 一种非易失存储器验证系统及方法
CN111159088A (zh) * 2019-11-29 2020-05-15 中国船舶重工集团公司第七0九研究所 一种基于异构多核处理器的iic总线通信方法及系统
CN115662492B (zh) * 2022-12-26 2023-04-14 合肥康芯威存储技术有限公司 一种数据存储设备的量产测试方法及装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101419844A (zh) * 2008-11-18 2009-04-29 清华大学深圳研究生院 一种闪存器件仿真设备以及闪存主控模块评测方法
CN101770817A (zh) * 2010-01-18 2010-07-07 华东师范大学 基于fpga的多接口存储器验证系统
CN102201267A (zh) * 2010-03-26 2011-09-28 上海摩波彼克半导体有限公司 基于FPGA实现Nandflash闪存控制器电路验证的平台系统及方法
CN104572211A (zh) * 2015-01-23 2015-04-29 武汉精测电子技术股份有限公司 基于arm的fpga程序多镜像加载方法
CN105741879A (zh) * 2014-12-12 2016-07-06 国家电网公司 一种模拟智能电能表存储器测试板系统及其测试方法
CN106021169A (zh) * 2016-05-16 2016-10-12 中国计量学院 一种航天计算机及其非易失存储装置的刷新和升级方法
US9639284B2 (en) * 2014-08-04 2017-05-02 Nvmdurance Limited Candidate generation for adaptive flash tuning
CN106932676A (zh) * 2017-04-18 2017-07-07 南京国电南自电网自动化有限公司 基于zynq平台的变电站综合测试系统
CN107086047A (zh) * 2016-02-15 2017-08-22 维布络有限公司 用于集成电路的存储器初始化的系统和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251915B2 (en) * 2013-11-11 2016-02-02 Advantest Corporation Seamless fail analysis with memory efficient storage of fail lists

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101419844A (zh) * 2008-11-18 2009-04-29 清华大学深圳研究生院 一种闪存器件仿真设备以及闪存主控模块评测方法
CN101770817A (zh) * 2010-01-18 2010-07-07 华东师范大学 基于fpga的多接口存储器验证系统
CN102201267A (zh) * 2010-03-26 2011-09-28 上海摩波彼克半导体有限公司 基于FPGA实现Nandflash闪存控制器电路验证的平台系统及方法
US9639284B2 (en) * 2014-08-04 2017-05-02 Nvmdurance Limited Candidate generation for adaptive flash tuning
CN105741879A (zh) * 2014-12-12 2016-07-06 国家电网公司 一种模拟智能电能表存储器测试板系统及其测试方法
CN104572211A (zh) * 2015-01-23 2015-04-29 武汉精测电子技术股份有限公司 基于arm的fpga程序多镜像加载方法
CN107086047A (zh) * 2016-02-15 2017-08-22 维布络有限公司 用于集成电路的存储器初始化的系统和方法
CN106021169A (zh) * 2016-05-16 2016-10-12 中国计量学院 一种航天计算机及其非易失存储装置的刷新和升级方法
CN106932676A (zh) * 2017-04-18 2017-07-07 南京国电南自电网自动化有限公司 基于zynq平台的变电站综合测试系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hardware Platform for Testing Performance of TRNGs Embedded in Actel Fusion FPGA;Michal VARCHOLA;《2008 18th International Conference Radioelektronika》;20081231;全文 *
基于Zynq的NAND Flash存储系统研制;龚有华 等;《电子测量技术》;20141231;第37卷(第12期);53-57 *

Also Published As

Publication number Publication date
CN108231132A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
CN108231132B (zh) 一种nand闪存验证装置和验证系统
US9810729B2 (en) Tester with acceleration for packet building within a FPGA block
US9600618B2 (en) Implementing system irritator accelerator FPGA unit (AFU) residing behind a coherent attached processors interface (CAPI) unit
CN104281520B (zh) 跟踪和调试的方法、装置及系统
CN105487966B (zh) 程序测试方法、装置及系统
CN110618903A (zh) 电子设备测试方法与装置
CN104077328B (zh) MapReduce分布式系统的作业诊断方法及设备
CN109145051A (zh) 分布式数据库的数据汇总方法及装置和电子设备
EP2776926A1 (en) Message passing interface tuning using collective operation modeling
CN115698941A (zh) 组件的高效打包
CN104636250B (zh) 云端自动测试系统及方法
CN108304313B (zh) 一种用于数据测试的装置、客户端及方法
US20230367936A1 (en) Verification method, electronic device and storage medium
CN105446873A (zh) 基于android平台的APK软件自动测试方法及系统
CN106886477B (zh) 一种云系统中监控阈值设定方法及装置
WO2023217118A1 (zh) 一种代码测试、测试用例生成的方法及装置
US9791509B2 (en) Monitoring microprocessor interface information for a preset service using an address based filter
CN106383773A (zh) 一种监控redis数据库的方法及装置
CN113535578B (zh) 一种cts测试方法、装置及测试设备
CN105068954A (zh) 终端接口的通信方法及装置
CN103064789B (zh) 一种软件控制的自动化测试方法
CN113098730B (zh) 一种服务器的测试方法及设备
CN108255715B (zh) 一种测试结果处理方法及终端设备
CN106201691A (zh) 一种网络io密集型任务的调度方法及装置
CN112445659B (zh) 一种多协议高速serdes测试实现方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

CP03 Change of name, title or address