CN109840172A - 一种基于SoC主控芯片的Nand闪存分析装置及方法 - Google Patents
一种基于SoC主控芯片的Nand闪存分析装置及方法 Download PDFInfo
- Publication number
- CN109840172A CN109840172A CN201811484542.5A CN201811484542A CN109840172A CN 109840172 A CN109840172 A CN 109840172A CN 201811484542 A CN201811484542 A CN 201811484542A CN 109840172 A CN109840172 A CN 109840172A
- Authority
- CN
- China
- Prior art keywords
- nand flash
- flash memory
- interface
- main control
- control chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提出一种基于SoC主控芯片的Nand闪存分析装置,包括SoC主控芯片,存储器,至少一个第一接口,至少一个第二接口以及至少一个交互数据接口;其中,所述SoC主控芯片与所述第二接口、存储器及交互数据接口连接;所述存储器与所述SoC主控芯片连接,用于存储和执行Nand闪存分析指令;所述第二接口与所述SoC主控芯片及外部分析仪器连接,用于供所述SoC主控芯片接到外部分析仪器;所述第一接口与所述外部分析仪器及待测Nand闪存连接,用于供待测Nand闪存连接到所述外部分析仪器;所述交互数据接口与所述SoC主控芯片连接,用于供分析人员与开发人员形成命令和数据交互。
Description
技术领域
本发明涉及属于闪存存储技术领域,特别涉及一种基于SoC主控芯片的Nand闪存分析装置及方法。
背景技术
Nand闪存作为一种性能优秀的存储设备,受到越来越广泛的应用。但是市面上Nand闪存的品质却是鱼龙混杂,种类庞大,例如拆机片,烂片,好片混在一起,这就给Nand闪存使用者带来了极大的风险,使用了品质差Nand闪存的终端产品(平板电脑,电视盒子)质量是无法保证的。另一方面,Nand闪存的迭代越来越快,操作越来越复杂,也给Nand闪存的使用者造成了很大的困扰,如果对新款的Nand闪存没有深入的了解,也会给终端产品带来极大的风险。针对这些问题,现在常见的解决方法:
1.Nand闪存使用者针对其各种分析,给出是否可以使用的结论,如果要支持需要修改驱动代码做到可以兼容。
2.基于FPGA的一种特性分析和sorting的仪器,给Nand闪存作全面的检查和分析。
现有的方案各自存在一些使用限制:
1.Nand闪存的使用者要针对每一片Nand闪存进行特定的分析,需要消耗大量的时间,而且每片Nand闪存特性和品质都不一致,对于支持这个Nand闪存也需要处理大量的兼容性问题。
2.种方法可以很好的解决Nand闪存的检查和分析,但是这种仪器价钱昂贵,不可能做到人手一台。而且其分析的可能并不适用于Nand闪存使用者所使用的终端产品,因为这两者的操作可能存在很大的差异。并且Nand闪存更新换代比较快,这种仪器不能快速的跟进和支持新款Nand闪存。
综上所述,现有技术中缺乏快速有效的Nand闪存分析装置及方法。
发明内容
本发明针对现有技术存在的不能快速有效地分析Nand闪存的问题,提出了一种基于闪存控制器的Nand闪存分析装置及方法。
首先,本发明提出一种基于SoC主控芯片的Nand闪存分析装置,包括SoC主控芯片,存储器,至少一个第一接口,至少一个第二接口以及至少一个交互数据接口;其中,
所述SoC主控芯片与所述第二接口、存储器及交互数据接口连接;
所述存储器与所述SoC主控芯片连接,用于存储和执行Nand闪存分析指令;
所述第二接口与所述SoC主控芯片及外部分析仪器连接,用于供所述SoC主控芯片接到外部分析仪器;
所述第一接口与所述外部分析仪器及待测Nand闪存连接,用于供待测Nand闪存连接到所述外部分析仪器;
所述交互数据接口与所述SoC主控芯片连接,用于供分析人员与开发人员形成命令和数据交互。
进一步,在本发明的所提出的上述装置中,所述第一接口为socket插槽。
进一步,在本发明的所提出的上述装置中,所述外部分析仪器是以下仪器中的至少一个:示波器,信号分析仪。
进一步,在本发明的所提出的上述装置中,所述交互数据接口是以下接口中的至少一个:USB接口,UART接口。
进一步,在本发明的所提出的上述装置中,所述存储器为RAM存储器。
进一步,在本发明的所提出的上述装置中,所述RAM存储器为DDR存储器。
进一步,在本发明的所提出的上述装置中,所述分析指令基于U-Boot或Linux环境。
其次,本发明提出一种使用上述装置的Nand闪存分析方法,包括以下步骤:
S100)在SoC主控芯片的存储器中建立分析模块;
S200)基于软件环境,根据Nand闪存类型,操作命令及时序的约束关系,将测试指令写入分析模块中;
S300)执行分析指令;
S400)接收分析数据。
最后,本发明提出一种计算机可读存储介质,其上存储有计算机指令,所述指令用于执行上述方法。
本发明的有益效果是:
1.价钱便宜,设计简单;
2.驱动开发的成果复用性高,既可以单独使用,也可以集成到产品终端中;
3.硬件的通用性高,终端产品和仪器的硬件基本一致;
4.可以和开发者实现交互。
附图说明
图1所示为典型的电子产品的内部结构图;
图2所示为典型的电子产品的SoC主控芯片结构图;
图3所示为本申请所提出的一种基于SoC主控芯片的Nand闪存分析装置的第一实施例结构示意图;
图4所示为本申请所提出的一种基于SoC主控芯片的Nand闪存分析装置的第二实施例结构示意图;
图5所示为普通Nand闪存的驱动结构图;
图6所示为本申请所提出的一种基于SoC主控芯片的Nand闪存分析装置的驱动结构图;
图7所示为本申请所提出的一种基于闪存控制器的Nand闪存分析方法的流程图。
具体实施方式
以下将结合实施例和附图对本发明的构思、具体结构及产生的技术效果进行清楚、完整的描述,以充分地理解本发明的目的、方案和效果。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。附图中各处使用的相同的附图标记指示相同或相似的部分。
需要说明的是,如无特殊说明,当某一特征被称为“固定”、“连接”在另一个特征,它可以直接固定、连接在另一个特征上,也可以间接地固定、连接在另一个特征上。此外,本申请中所使用的上、下、左、右等描述仅仅是相对于附图中本申请各组成部分的相互位置关系来说的。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
此外,除非另有定义,本文所使用的所有的技术和科学术语与本技术领域的技术人员通常理解的含义相同。本文说明书中所使用的术语只是为了描述具体的实施例,而不是为了限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的组合。
应当理解,尽管在本申请中可能采用术语第一、第二、第三等来描述各种元件,但这些元件不应限于这些术语。这些术语仅用来将同一类型的元件彼此区分开。例如,在不脱离本申请范围的情况下,第一元件也可以被称为第二元件,类似地,第二元件也可以被称为第一元件。取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”。
参照图1所示的典型的电子产品的内部结构图,图中示出了SoC主控芯片,与SoC主控芯片相连接的Nand闪存、USB接口以及UART接口,参照图2所示的典型的电子产品的SoC主控芯片结构图,一个典型的SoC主控芯片主要包括有中央控制器、存储控制器、接口控制器等。
具体地,使用Nand闪存的终端产品的主控SoC芯片一般都带有存储控制器,这个控制器是用来操作Nand闪存的,将这个主控SoC芯片作为主控设计特定的硬件设备,这种设备便宜简单,适合人手一台或者更多台。这种硬件更换Nand闪存可以通过socket接口。(对于真正的产品终端无socket接口,更换Nand闪存比较困难)。这种硬件可以方便连接信号分析仪等仪器,来分析通信质量,如图4所示。
参照图3所示的本申请所提出的一种基于SoC主控芯片的Nand闪存分析装置的第一实施例结构示意图,包括SoC主控芯片,存储器,至少一个第一接口,至少一个第二接口以及至少一个交互数据接口;其中,
所述SoC主控芯片与所述第二接口、存储器及交互数据接口连接;
所述存储器与所述SoC主控芯片连接,用于存储和执行Nand闪存分析指令;
所述第二接口与所述SoC主控芯片及外部分析仪器连接,用于供所述SoC主控芯片接到外部分析仪器;
所述第一接口与所述外部分析仪器及待测Nand闪存连接,用于供待测Nand闪存连接到所述外部分析仪器;
所述交互数据接口与所述SoC主控芯片连接,用于供分析人员与开发人员形成命令和数据交互。
进一步,在本发明的所提出的上述装置中,所述存储器为RAM存储器。
进一步,在本发明的所提出的上述装置中,所述RAM存储器为DDR存储器。
进一步,在本发明的所提出的上述装置中,所述分析指令基于U-Boot或Linux环境。
进一步,基于Nand闪存的终端产品的闪存控制器的闪存分析装置,能够与该闪存芯片实现同时生产,生产出来后只需作少量的改动即可,既可以作为分析装置单独使用,也可以集成到产品终端中,非常方便实用。
所述第一接口用于供待测Nand闪存连接到所述Nand闪存分析装置;
所述第二接口用于供所述Nand闪存分析装置连接到外部分析仪器;
所述交互数据接口与存储控制器连接,用于供分析人员与开发人员形成命令和数据交互。
进一步,本发明提出的上述Nand闪存分析装置,所述第一接口为socket插槽。
具体地,所述第二接口可以是将所述SoC主控芯片与外部仪器连接的相匹配的接口。
进一步,本发明提出的上述Nand闪存分析装置,所述外部分析仪器是以下仪器中的至少一个:示波器,信号分析仪。
进一步,本发明提出的上述Nand闪存分析装置,所述交互数据接口是以下接口中的至少一个:USB接口,UART接口。
具体地,USB为通用串行总线(英语:Universal Serial Bus,缩写:USB)是连接计算机系统与外部设备的一种串口总线标准,也是一种输入输出接口的技术规范,被广泛地应用于个人电脑和移动设备等信息通讯产品,并扩展至摄影器材、数字电视(机顶盒)、游戏机等其它相关领域。最新一代是USB 3.1,传输速度为10Gbit/s,三段式电压5V/12V/20V,最大供电100W,新型Type C插型不再分正反。
具体地,UART为通用异步收发传输器(Universal Asynchronous Receiver/Transmitter),通常称作UART,是一种异步收发传输器,是电脑硬件的一部分。它将要传输的资料在串行通信与并行通信之间加以转换。作为把并行输入信号转成串行输出信号的芯片,UART通常被集成于其他通讯接口的连结上。
进一步,本发明提出的上述Nand闪存分析装置,所述存储器为RAM存储器。
更进一步,本发明提出的上述Nand闪存分析装置,所述RAM存储器为DDR存储器。
进一步,本发明提出的上述Nand闪存分析装置,所述分析指令基于U-Boot或Linux环境。
具体地,U-Boot或Linux的shell控制台可以很好的与开发者形成命令和数据交互。
具体地,U-Boot,全称为Universal Boot Loader,是遵循GPL条款的开放源码项目。U-Boot的作用是系统引导。U-Boot具有以下优点:
1.开放源码;
2.支持多种嵌入式操作系统内核,如Linux,NetBSD,VxWorks,QNX,RTEMS,ARTOS,LynxOS,android;
3.支持多个处理器系列,如PowerPC、ARM、x86、MIPS;
4.较高的可靠性和稳定性;
5.高度灵活的功能设置,适合U-Boot调试、操作系统不同引导要求、产品发布等;
6.丰富的设备驱动源码,如串口、以太网、SDRAM、FLASH、LCD、NVRAM、EEPROM、RTC、键盘等;
7.较为丰富的开发调试文档与强大的网络技术支持。
U-Boot可支持的主要功能列表:
1.系统引导支持NFS挂载、RAMDISK(压缩或非压缩)形式的根文件系统;支持NFS挂载、从FLASH中引导压缩或非压缩系统内核;
2.基本辅助功能强大的操作系统接口功能;可灵活设置、传递多个关键参数给操作系统,适合系统在不同开发阶段的调试要求与产品发布,尤以Linux支持最为强劲;支持目标板环境参数多种存储方式,如FLASH、NVRAM、EEPROM;
3.CRC32校验可校验FLASH中内核、RAMDISK镜像文件是否完好;
4.设备驱动串口、SDRAM、FLASH、以太网、LCD、NVRAM、EEPROM、键盘、USB、PCMCIA、PCI、RTC等驱动支持;
5.上电自检功能SDRAM、FLASH大小自动检测;SDRAM故障检测;CPU型号;
6.特殊功能XIP内核引导。
具体地,参照图5,所示为普通Nand闪存的驱动结构图;图中示出了普通Nand闪存的驱动结构,包括逻辑界面,物理界面,Nand控制器以及Nand Flash,参照图6所示的本申请所提出的一种基于SoC主控芯片的Nand闪存分析装置的驱动结构图,在图5的基础上,只需在存储器中增加Nand分析层代码即可实现闪存分析的功能。
参照图7所示为本申请所提出的一种基于闪存其的Nand闪存分析方法的流程图,包括以下步骤:
S100)在SoC主控芯片的存储器中建立分析模块;
S200)基于软件环境,根据Nand闪存类型,操作命令及时序的约束关系,将测试指令写入分析模块中;
S300)执行分析指令;
S400)接收分析数据。
具体地,使用Nand闪存的终端产品的SoC都具有存储控制器,这个控制器是用来操作Nand闪存。
进一步,将这个SoC作为主控设计特定的硬件设备,这种设备便宜简单,适合人手一台或者更多台。这种硬件更换Nand闪存可以通过socket。(对于真正的产品终端无socket,更换Nand闪存比较困难)。这种硬件可以方便连接信号分析仪等仪器,来分析通信质量。
再进一步,根据Nand闪存的操作命令和时序的规范编写驱动代码,这种驱动代码可以基于U-Boot或者Linux环境,这样做的好处,可以和产品代码形成复用,新增加的代码也可以被产品代码使用。另外U-Boot或Linux的shell控制台可以很好的与开发者形成命令和数据交互,交互数据的接口可以是USB或者UART。
再进一步,编写特定的Nand闪存的特定分析的测试用例。而且这种测试用例可以用于产品代码中,快速定位出故障的产品分析解决问题。
应当认识到,本发明的实施例可以由计算机硬件、硬件和软件的组合、或者通过存储在非暂时性计算机可读存储器中的计算机指令来实现或实施。所述方法可以使用标准编程技术-包括配置有计算机程序的非暂时性计算机可读存储介质在计算机程序中实现,其中如此配置的存储介质使得计算机以特定和预定义的方式操作-根据在具体实施例中描述的方法和附图。每个程序可以以高级过程或面向对象的编程语言来实现以与计算机系统通信。然而,若需要,该程序可以以汇编或机器语言实现。在任何情况下,该语言可以是编译或解释的语言。此外,为此目的该程序能够在编程的专用集成电路上运行。
进一步,该方法可以在可操作地连接至合适的任何类型的计算平台中实现,包括但不限于个人电脑、迷你计算机、主框架、工作站、网络或分布式计算环境、单独的或集成的计算机平台、或者与带电粒子工具或其它成像装置通信等等。本发明的各方面可以以存储在非暂时性存储介质或设备上的机器可读代码来实现,无论是可移动的还是集成至计算平台,如硬盘、光学读取和/或写入存储介质、RAM、ROM等,使得其可由可编程计算机读取,当存储介质或设备由计算机读取时可用于配置和操作计算机以执行在此所描述的过程。此外,机器可读代码,或其部分可以通过有线或无线网络传输。当此类媒体包括结合微处理器或其他数据处理器实现上文所述步骤的指令或程序时,本文所述的发明包括这些和其他不同类型的非暂时性计算机可读存储介质。当根据本发明所述的方法和技术编程时,本发明还包括计算机本身。
本文描述了本公开的实施例,包括发明人已知用于执行本发明的最佳模式。在阅读了上述描述后,这些所述实施例的变化对本领域的技术人员将变得明显。发明人希望技术人员视情况采用此类变型,并且发明人意图以不同于如本文具体描述的方式来实践本公开的实施例。因此,经适用的法律许可,本公开的范围包括在此所附的权利要求书中叙述的主题的所有修改和等效物。此外,本公开的范围涵盖其所有可能变型中的上述元素的任意组合,除非本文另外指示或以其他方式明显地与上下文矛盾。
尽管本发明的描述已经相当详尽且特别对几个所述实施例进行了描述,但其并非旨在局限于任何这些细节或实施例或任何特殊实施例,而是应当将其视作是通过参考所附权利要求考虑到现有技术为这些权利要求提供广义的可能性解释,从而有效地涵盖本发明的预定范围。此外,上文以发明人可预见的实施例对本发明进行描述,其目的是为了提供有用的描述,而那些目前尚未预见的对本发明的非实质性改动仍可代表本发明的等效改动。
因此,应以说明性意义而不是限制性意义来理解本说明书和附图。然而,将明显的是:在不脱离如权利要求书中阐述的本申请的更宽广精神和范围的情况下,可以对本申请做出各种修改和改变。
其他变型在本申请的精神内。因此,尽管所公开的技术可容许各种修改和替代构造,但在附图中已示出并且在上文中详细描述所示的其某些实施例。然而,应当理解,并不意图将本申请局限于所公开的一种或多种具体形式;相反,其意图涵盖如所附权利要求书中所限定落在本申请的精神和范围内的所有修改、替代构造和等效物。
Claims (9)
1.一种基于SoC主控芯片的Nand闪存分析装置,其特征在于,包括SoC主控芯片,存储器,至少一个第一接口,至少一个第二接口以及至少一个交互数据接口;其中,
所述SoC主控芯片与所述第二接口、存储器及交互数据接口连接;
所述存储器与所述SoC主控芯片连接,用于存储和执行Nand闪存分析指令;
所述第二接口与所述SoC主控芯片及外部分析仪器连接,用于供所述SoC主控芯片接到外部分析仪器;
所述第一接口与所述外部分析仪器及待测Nand闪存连接,用于供待测Nand闪存连接到所述外部分析仪器;
所述交互数据接口与所述SoC主控芯片连接,用于供分析人员与开发人员形成命令和数据交互。
2.根据权利要求1所述的Nand闪存分析装置,其特征在于,所述第一接口为socket插槽。
3.根据权利要求1所述的Nand闪存分析装置,其特征在于,所述外部分析仪器是以下仪器中的至少一个:示波器,信号分析仪。
4.根据权利要求1所述的Nand闪存分析装置,其特征在于,所述交互数据接口是以下接口中的至少一个:USB接口,UART接口。
5.根据权利要求1所述的Nand闪存分析装置,其特征在于,所述存储器为RAM存储器。
6.根据权利要求5所述的Nand闪存分析装置,其特征在于,所述RAM存储器为DDR存储器。
7.根据权利要求1所述的Nand闪存分析装置,其特征在于,所述分析指令基于U-Boot或Linux环境。
8.一种使用如权利要求1-7任一项中所述装置的Nand闪存分析方法,其特征在于,包括以下步骤:
S100)在SoC主控芯片的存储器中建立分析模块;
S200)基于软件环境,根据Nand闪存类型,操作命令及时序的约束关系,将测试指令写入分析模块中;
S300)执行分析指令;
S400)接收分析数据。
9.一种计算机可读存储介质,其上存储有计算机指令,所述指令用于执行上述权利要求8所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811484542.5A CN109840172A (zh) | 2018-12-06 | 2018-12-06 | 一种基于SoC主控芯片的Nand闪存分析装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811484542.5A CN109840172A (zh) | 2018-12-06 | 2018-12-06 | 一种基于SoC主控芯片的Nand闪存分析装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109840172A true CN109840172A (zh) | 2019-06-04 |
Family
ID=66883168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811484542.5A Pending CN109840172A (zh) | 2018-12-06 | 2018-12-06 | 一种基于SoC主控芯片的Nand闪存分析装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109840172A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111627489A (zh) * | 2020-04-20 | 2020-09-04 | 珠海妙存科技有限公司 | 闪存特性分析方法及系统 |
CN116756049A (zh) * | 2023-08-17 | 2023-09-15 | 上海燧原科技有限公司 | 芯片的通用验证方法、装置、电子设备及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030145290A1 (en) * | 2002-01-30 | 2003-07-31 | International Business Machines Corporation | System for controlling external models used for verification of system on a chip (SOC) interfaces |
CN101727989A (zh) * | 2008-10-16 | 2010-06-09 | 付建云 | 一种nand flash存储芯片测试系统 |
CN108231132A (zh) * | 2017-12-28 | 2018-06-29 | 北京兆易创新科技股份有限公司 | 一种nand闪存验证装置和验证系统 |
-
2018
- 2018-12-06 CN CN201811484542.5A patent/CN109840172A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030145290A1 (en) * | 2002-01-30 | 2003-07-31 | International Business Machines Corporation | System for controlling external models used for verification of system on a chip (SOC) interfaces |
CN101727989A (zh) * | 2008-10-16 | 2010-06-09 | 付建云 | 一种nand flash存储芯片测试系统 |
CN108231132A (zh) * | 2017-12-28 | 2018-06-29 | 北京兆易创新科技股份有限公司 | 一种nand闪存验证装置和验证系统 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111627489A (zh) * | 2020-04-20 | 2020-09-04 | 珠海妙存科技有限公司 | 闪存特性分析方法及系统 |
CN111627489B (zh) * | 2020-04-20 | 2023-09-29 | 珠海妙存科技有限公司 | 闪存特性分析方法及系统 |
CN116756049A (zh) * | 2023-08-17 | 2023-09-15 | 上海燧原科技有限公司 | 芯片的通用验证方法、装置、电子设备及存储介质 |
CN116756049B (zh) * | 2023-08-17 | 2023-11-07 | 上海燧原科技有限公司 | 芯片的通用验证方法、装置、电子设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9218443B1 (en) | Heterogeneous multiprocessor program compilation targeting programmable integrated circuits | |
CN112580295B (zh) | 多核SoC芯片的自动化验证方法、系统及装置 | |
CN112270149B (zh) | 验证平台自动化集成方法、系统及电子设备和存储介质 | |
US9846660B2 (en) | Heterogeneous multiprocessor platform targeting programmable integrated circuits | |
EP3218827B1 (en) | Heterogeneous multiprocessor program compilation targeting programmable integrated circuits | |
Walls | Embedded software: the works | |
WO2018018978A1 (zh) | 一种通用串行总线控制器验证方法、系统及设备 | |
GRLIB | GRLIB IP Library User's Manual | |
WO2024046362A1 (zh) | 验证系统、验证方法、电子设备以及存储介质 | |
Lacamera | Embedded Systems Architecture: Explore architectural concepts, pragmatic design patterns, and best practices to produce robust systems | |
CN103823703B (zh) | 一种同一固件兼容不同设备的方法及装置 | |
CN111459744A (zh) | 视频处理芯片的固件烧录方法和固件调试方法 | |
US9880966B1 (en) | Encapsulating metadata of a platform for application-specific tailoring and reuse of the platform in an integrated circuit | |
CN109840172A (zh) | 一种基于SoC主控芯片的Nand闪存分析装置及方法 | |
US11475199B1 (en) | Parallelizing simulation and hardware co-simulation of circuit designs through partitioning | |
CN107403573B (zh) | 一种基于stm32f7的usb实验系统及方法 | |
US20050144436A1 (en) | Multitasking system level platform for HW/SW co-verification | |
JP2015170221A (ja) | シミュレーション装置及びインタフェースモジュール生成装置及びプログラム | |
Ye | Android System Programming | |
Tam et al. | Fast configuration of PCI express technology through partial reconfiguration | |
EP3961389A1 (en) | Virtual machine for developing and testing target code for hardware designs | |
Alonso Barbero | Design of a test system for embedded processor boards | |
Vij et al. | DEVICE DRIVER SYNTHESIS. | |
CN117149243A (zh) | 一种光电设备的程序更新方法及装置 | |
González Muñoz | Improving the BeagleBone board with embedded Ubuntu, enhanced GPMC driver and Python for communication and graphical prototypes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |