CN116756049A - 芯片的通用验证方法、装置、电子设备及存储介质 - Google Patents
芯片的通用验证方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN116756049A CN116756049A CN202311034832.0A CN202311034832A CN116756049A CN 116756049 A CN116756049 A CN 116756049A CN 202311034832 A CN202311034832 A CN 202311034832A CN 116756049 A CN116756049 A CN 116756049A
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- verification
- standard
- unified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012795 verification Methods 0.000 title claims abstract description 231
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000012360 testing method Methods 0.000 claims abstract description 313
- 238000012545 processing Methods 0.000 claims abstract description 21
- 238000004088 simulation Methods 0.000 claims description 66
- 230000006870 function Effects 0.000 claims description 52
- 238000004590 computer program Methods 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 16
- 238000010276 construction Methods 0.000 claims description 13
- 230000001419 dependent effect Effects 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 12
- 238000013461 design Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 12
- 239000000243 solution Substances 0.000 description 12
- 238000004891 communication Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012942 design verification Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000008571 general function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3664—Environments for testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种芯片的通用验证方法、装置、电子设备及存储介质。该方法包括：构建与待测芯片匹配的统一验证平台框架；按照待测芯片的测试类型，对各标准特性组件进行实例化处理，以在统一验证平台框架中实现与测试类型匹配的特性层测试环境；获取与待测芯片的测试类型匹配的目标测试用例，并将目标测试用例注入至统一验证平台框架中，以完成对待测芯片的验证。本发明实施例的技术方案简化了芯片验证流程，提高了芯片验证效率，并可以提高芯片验证结果的准确性，同时，降低了芯片验证的成本，缩短了芯片上市的时间，可以有效提高芯片质量和用户满意度。
Description
技术领域
本发明涉及芯片验证技术领域，尤其涉及一种芯片的通用验证方法、装置、电子设备及存储介质。
背景技术
在芯片的验证环节，寄存器传输级的仿真测试可以完成主要的功能性验证。同时，一般需要再结合硬件加速器进行模拟测试来加速功能性的验证和性能性的验证。这两类测试流程通常需要各自提供一套独立的测试环境。
目前，在进行上述各测试环境的设计过程中，会出现如下问题：1、验证平台的设计不统一，需要维护两套验证平台，增加了维护成本；2、验证平台的扩展性能差，特别的，当用户更换硬件加速器产品时，可能需要调整原有的验证平台的底层设计，增加验证平台调试工作量且降低验证平台的交付质量；3、测试用例实现不统一，两种测试环境可能因使用了不同的VIP（Verification IP，验证知识产权核）导致相同测试目的的测试用例的实现方式不同，不利于测试用例的后续维护和更新。
发明内容
本发明实施例提供了一种芯片的通用验证方法、装置、电子设备及存储介质，以满足人们日益增长的个性化、便捷化的芯片通用验证需求。
根据本发明实施例的一方面，提供了一种芯片的通用验证方法，包括：
构建与待测芯片匹配的统一验证平台框架；
其中，统一验证平台框架中包括至少一个不依赖测试环境的通用组件和至少一个依赖测试环境的标准特性组件，各通用组件和各标准特性组件的输入输出接口预先遵循统一的标准数据格式建立连接关系；
按照待测芯片的测试类型，对各标准特性组件进行实例化处理，以在统一验证平台框架中实现与测试类型匹配的特性层测试环境，测试类型包括仿真类型或模拟类型；
获取与待测芯片的测试类型匹配的目标测试用例，并将目标测试用例注入至统一验证平台框架中，以完成对待测芯片的验证。
根据本发明实施例的另一方面，提供了一种芯片的通用验证装置，包括：
基础层测试环境构建模块，用于构建与待测芯片匹配的统一验证平台框架；
其中，统一验证平台框架中包括至少一个不依赖测试环境的通用组件和至少一个依赖测试环境的标准特性组件，各通用组件和各标准特性组件的输入输出接口预先遵循统一的标准数据格式建立连接关系；
特性层测试环境构建模块，用于按照待测芯片的测试类型，对各标准特性组件进行实例化处理，以在统一验证平台框架中实现与测试类型匹配的特性层测试环境，测试类型包括仿真类型或模拟类型；
测试用例注入模块，用于获取与待测芯片的测试类型匹配的目标测试用例，并将目标测试用例注入至统一验证平台框架中，以完成对待测芯片的验证。
根据本发明实施例的另一方面，还提供了一种电子设备，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的芯片的通用验证方法。
根据本发明实施例的另一方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的芯片的通用验证方法。
本发明实施例的技术方案，首先构建与待测芯片匹配的统一验证平台框架，并在该统一验证平台框架中设置各不依赖测试环境的通用组件和各依赖测试环境的标准特性组件的输入输出接口之间的标准化连接关系；按照待测芯片的测试类型，对各标准特性组件进行实例化处理，以在统一验证平台框架中实现与测试类型匹配的特性层测试环境；获取与待测芯片的测试类型匹配的目标测试用例，并将目标测试用例注入至统一验证平台框架中，以完成对待测芯片的验证的技术手段，验证人员可以在一个预先实现通用组件、标准特性组件，以及上述两者之间的标准连接关系的统一验证平台中同时实现仿真测试以及模拟测试，无论在何种测试环境下，均可以使用相同的方法驱动统一验证平台完成对芯片设计的验证。简化了芯片验证流程，提高了芯片验证效率，并可以提高芯片验证结果的准确性，同时，降低了芯片验证的成本，缩短了芯片上市的时间，可以有效提高芯片质量和用户满意度。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例一提供的一种芯片的通用验证方法的流程图；
图2是本发明实施例的技术方案所适用的一种统一验证平台框架的结构示意图；
图3是本发明实施例的技术方案所适用的一种在统一验证平台框架中实现仿真验证环境的结构示意图；
图4本发明实施例的技术方案所适用的一种在统一验证平台框架中实现硬件加速器模拟环境的结构示意图；
图5是本发明实施例二提供的一种芯片的通用验证方法的流程图；
图6是本发明实施例的技术方案所适用的一种测试用例设计的分层架构示意图；
图7是根据本发明实施例三提供的一种芯片的通用验证装置的结构示意图；
图8是实现本发明实施例的芯片的通用验证方法的电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图1为本发明实施例一提供的一种芯片的通用验证方法的流程图。本实施例可适用于使用同时适用于仿真验证以及硬件加速器模拟验证的统一验证平台进行芯片设计中各类模块级或者系统级验证的情况。该方法可以由芯片的通用验证装置来执行，该芯片的通用验证装置可以采用硬件和/或软件的形式实现，并一般可以配置于具有数据处理功能的计算机设备中，例如，终端或者服务器中。
相应的，如图1所示，该方法包括：
S110、构建与待测芯片匹配的统一验证平台框架。
在本实施例中，待测芯片，也可以称为DUT（Device Under Test，被测设备）为待进行寄存器传输级的仿真验证或者使用硬件加速器进行模拟验证的芯片。可以理解的是，用于实现相同或者相近功能的芯片，对其所进行的验证方法也基本一致。
典型的，待测芯片可以为IO（Input Output,输入输出）子系统。IO子系统的架构普遍采用复杂的多层控制器结构加高速物理层器件实现。因此，在对这类待测芯片进行验证时，所需使用的验证设备以及所需搭建的验证电路相对固定。因此，在本实施例中，可以首先基于待测芯片的功能（或者说测试目标），预先构建出适用于上述待测芯片的统一验证平台框架。
换句话说，统一验证平台框架定义了验证平台的基本架构，包含多个验证子模块。例如，用于对DUT接口进行验证的子模块（sub-component），包括但不限于用户自定义的总线接口验证子模块，第三方或商用验证子模块（如各类总线VIP）、性能监控模块、时钟模块等。同时，还应包含验证平台必要的一些配置模块（Configuration），以及各子模块之间的统一接口（Interface）。这些子模块和接口代表了进行DUT验证所必须具备的基本功能和交互规范。统一验证平台会完成验证平台的基本构建（build），确定了各个子模块间的连接形式，统一各个子模块的命名，统一接口的命名。也即，统一验证平台框架本身不依赖任何实际的验证环境。
作为示例而非限定，假设待测芯片（DUT）包括一个支持设定总线协议的Slave模式的接口（从接口）用于接收外部输入的请求req（request）同时向外部返回响应rsp（response），此外，该DUT还包括一个支持该总线协议的Master模式的接口（主接口）用于对外部发送请求req并接收外部的响应rsp。即：这个DUT完成了从Slave接口接收激励并向Master接口输出结果的功能。典型的，该总线协议可以为AXI（Advanced eXtensibleInterface，高级可扩展接口）协议。
据此，可以构建如图2所示的统一验证平台框架，用于对上述DUT进行验证。其中，图2中并未具体示出该总线协议为AXI协议。
相应的，如图2所示，该统一验证平台框架中包括：
一个对接DUT的从接口的主接口环境设备（Master ENV）；
一个对接DUT的主接口的从接口环境设备（Slave ENV）；
一个预测器（Predictor），用于将发往DUT的激励通过预测算法，生成可比较的激励信息，发往计分板（Scoreboard）；
一个计分板，用于将预测器生成的可比较信息，与从DUT发出的输出结果进行比较；
一个配置组件（Configuration），可对平台内所有子组件的工作模式和工作参数进行配置；
一个寄存器模型（RegModel），用于配置DUT相关的寄存器信息；
一个覆盖率收集器（Coverage），用于收集需要的功能覆盖率信息。
当然，可以理解的是，如图2所示的统一验证平台框架仅作为示例，实际上，本领域技术人员可以根据待测芯片的特性，以及实际的测试需求灵活的设置实际所需的统一验证平台框架，本实施例对此并不进行限制。例如，上述寄存器模型或者覆盖率收集器可以根据实际需求，选择加入或者不加入至统一验证平台框架中。
发明人在实践中发现，上述统一验证平台框架中所使用的各个验证子模块有些需要依赖测试环境（仿真验证环境或者硬件加速器模拟验证环境），有些测试则不需要依赖测试环境。例如，图2中的预测器（Predictor）、计分板（Scoreboard）以及配置组件（Configuration）等，不论在何种测试环境下，均需要使用，且使用的功能相对固定，因此，可以将上述各组件作为通用组件在统一验证平台框架中进行固化。
然而，与从接口或者主接口直接相连的VIP在不同的测试环境中可能会有很大的差异，因此，在本实施例中，创造性的提出对这类验证子模块进行封装，得到标准特性组件，也即，如图2所示的主接口环境设备和从接口环境设备。
显然，如图2所示，标准特性组件具体包括：待实例化的标准功能模型以及输入输出接口。例如，该输入输出接口可以为主接口环境设备中的接口1和接口2，以及从接口环境设备中的接口A和接口B。
对外，上述各输入输出接口与各个通用组件遵循统一的标准数据格式建立连接关系，以保证统一验证平台框架中各个验证子模块之间的连通性；对内，上述各输入输出接口并未与标准功能模型（例如，第一VIP或者第二VIP）建立连接，这样设置的原因在于：统一验证平台框架在引入具体的测试环境之前，无法得知VIP的具体形态，因而无法完成VIP实例对外的连接，通过断开连接的设计，可以保证标准特性组件针对不同测试环境的通用性。
通过上述分析可知：统一验证平台框架中包括至少一个不依赖测试环境的通用组件和至少一个依赖测试环境的标准特性组件，各通用组件和各标准特性组件的输入输出接口预先遵循统一的标准数据格式建立连接关系。此外，标准特性组件包括待实例化的标准功能模型以及输入输出接口，其中，标准功能模型和输入输出接口之间未建立连接关系。
在本实施例的一个可选的实施方式中，统一验证平台框架中包括的各通用组件和各标准特性组件基于UVM（Universal Verification Methodology,通用验证方法学）架构实现。
相应的，在封装得到标准特性组件的过程中，一般遵循下述封装策略：1、统一使用VIP的实例名称，例如，将第一VIP命名为aximst_vip，将第二VIP命名为axislv_ip等，其类型应为基础类型；2、统一对外部模块的接口名称，如将主接口环境设备中的接口1命名为aximst_req_ap，将主接口环境设备中的接口2命名为aximst_rsp_ap等，其类型应为基础类型。
S120、按照待测芯片的测试类型，对各标准特性组件进行实例化处理，以在统一验证平台框架中实现与测试类型匹配的特性层测试环境。
如前所述，在构建得到与待测芯片匹配的统一验证平台框架后，可以得到与测试环境，或者说测试类型无关的验证平台，该验证平台中包括的各个验证子模块实现了接口之间的有效通信连接，但是，因为标准特性组件对测试环境的依赖性，这类标准特性组件内部并未真正的实现数据的连通性。因此，需要根据实际的测试类型，实例化上述各标准特性组件。
其中，测试类型包括仿真类型或模拟类型，仿真类型对应仿真验证环境，模拟类型对应硬件加速器模拟验证环境。
相应的，在本实施例的一个可选的实施方式中，按照待测芯片的测试类型，对各标准特性组件进行实例化处理，可以包括：
按照待测芯片的测试类型，实现各标准特性组件中标准功能模型所定义的模型功能，得到实例化的标准功能模型；建立各实例化的标准功能模型与各标准特性组件中的输入输出接口之间的连接关系。
在本实施例中，在确定待测芯片的测试类型后，统一验证平台框架中各标准特性组件中标准功能模型内部的功能逻辑也就相应的被确定出来，进而，可以按照上述功能逻辑，实现标准功能模型中所定义的模型功能，得到与测试类型或者说测试环境相适配的标准功能模型，也即，实例化的标准功能模型。
此外，由于标准功能模型在实例化之前，其所支持的输入输出信号的格式未知，在统一验证平台框架中，标准功能模型和输入输出接口之间未建立连接关系。相应的，在得到实例化的标准功能模型之后，由于实例化的标准功能模型所支持的输入输出信号的数据格式已知，同时，用于封装该标准功能模型的标准特性组件的输入输出接口所支持的输入输出信号的数据格式同样已知，为整个统一验证平台框架各验证子模块所传输信号的通用格式，因此，可以便捷、高效的建立各实例化的标准功能模型与各标准特性组件中的输入输出接口之间的连接关系。
在建立各实例化的标准功能模型与各标准特性组件中的输入输出接口之间的连接关系之后，相当于从内而外的打通了统一验证平台框架中各个验证子模块之间的连通性，进而在统一验证平台框架中实现了与测试类型匹配的特性层测试环境。
S130、获取与待测芯片的测试类型匹配的目标测试用例，并将目标测试用例注入至统一验证平台框架中，以完成对待测芯片的验证。
在本实施例中，在统一验证平台框架中实现与测试类型匹配的特性层测试环境之后，可以基于测试用例，完成对待测芯片的仿真验证或者硬件加速器模拟验证。
可以理解的是，不同的测试类型或者说测试环境，其所适配的测试用例的样式不同，因此，需要构建与不同测试类型分别对应的目标测试用例。
其中，可以依据现有技术单独构建与不同的测试类型分别对应的目标测试用例。也可以像构建统一验证平台的思路一样，构建出一套可以同时适用于仿真验证环境和加速器模拟验证环境的测试用例。这些测试用例构成了一种可移植的验证方案，用户可以根据实际需求在不同的验证环境中重用，上述内容将在后文进行详细描述。
本发明实施例的技术方案，首先构建与待测芯片匹配的统一验证平台框架，并在该统一验证平台框架中设置各不依赖测试环境的通用组件和各依赖测试环境的标准特性组件的输入输出接口之间的标准化连接关系；按照待测芯片的测试类型，对各标准特性组件进行实例化处理，以在统一验证平台框架中实现与测试类型匹配的特性层测试环境；获取与待测芯片的测试类型匹配的目标测试用例，并将目标测试用例注入至统一验证平台框架中，以完成对待测芯片的验证的技术手段，验证人员可以在一个预先实现通用组件、标准特性组件，以及上述两者之间的标准连接关系的统一验证平台中同时实现仿真测试以及模拟测试，无论在何种测试环境下，均可以使用相同的方法驱动统一验证平台完成对芯片设计的验证。简化了芯片验证流程，提高了芯片验证效率，并可以提高芯片验证结果的准确性，同时，降低了芯片验证的成本，缩短了芯片上市的时间，可以有效提高芯片质量和用户满意度。
在上述各实施例的基础上，建立各实例化的标准功能模型与各标准特性组件中的输入输出接口之间的连接关系，可以包括：
如果标准特性组件中的标准功能模型的输入输出信号与所述统一的数据格式相匹配，则直接建立所述标准功能模型和标准特性组件中的输入输出接口之间的直连关系。
针对上述连接关系的建立形式，以具体应用场景一为例进行简述。
具体应用场景一
其中，在图3中示出了本发明实施例的技术方案所适用的一种在统一验证平台框架中实现仿真验证环境的结构示意图。与图2中未指定测试类型的统一验证平台框架相比，在图3中，将第一VIP和第二VIP具体实例化为第一仿真VIP和第二仿真VIP，以实现仿真验证环境中所接入的VIP中定义的模型功能。此外，由于第一仿真VIP和第二仿真VIP中的输入输出接口的信号格式，与通用组件和各标准特性组件的输入输出接口预先遵循统一的标准数据格式相一致。因此，可以直接建立第一仿真VIP中的输入输出接口与主接口环境设备中的输入输出接口之间的直连关系，并建立第二仿真VIP中的输入输出接口与从接口环境设备中的输入输出接口之间的直连关系，以在该统一验证平台框架上实现完整的信号流连通。
在上述各实施例的基础上，建立各实例化的标准功能模型与各标准特性组件中的输入输出接口之间的连接关系，还可以包括：
如果标准特性组件中的标准功能模型的输入输出信号与所述统一的数据格式不相匹配，获取与所述输入输出信号类型以及所述统一的数据格式匹配的数据格式转换器；通过所述数据格式转换器，建立所述标准功能模型和标准特性组件中的输入输出接口之间的连接关系。
针对上述连接关系的建立形式，以具体应用场景二为例进行简述。
具体应用场景二
其中，在图4中示出了本发明实施例的技术方案所适用的一种在统一验证平台框架中实现硬件加速器模拟验证环境的结构示意图。与图2中未指定测试类型的统一验证平台框架相比，在图4中，将第一VIP和第二VIP具体实例化为第一模拟VIP和第二模拟VIP，以实现加速器模拟验证环境中所接入的VIP中定义的模型功能。
在本具体应用场景中，由于第一模拟VIP和第二模拟VIP中的输入输出接口的信号格式，与通用组件和各标准特性组件的输入输出接口预先遵循统一的标准数据格式不相一致。因此，需要在上述两类接口之间加入数据格式转换器，也即，如图4所示的CVT组件。该CVT组件的功能是，在第一模拟VIP和第二模拟VIP中输入输出接口所适配的数据信号格式与所述标准数据格式之间，实现双向的数据格式转换。其中，CVT组件可以为预先封装的通用组件，也可以为开发人员根据实际的数据转换格式进行自定义构建得到的，本实施例对此并不进行限制。
相应的，通过建立第一模拟VIP中的输入输出接口与主接口环境设备中的CVT之间的连接关系，以及建立主接口环境设备中的输入输出接口与主接口环境设备中的CVT之间的连接关系；建立第二模拟VIP中的输入输出接口与从接口环境设备中的CVT之间的连接关系，以及从接口环境设备中的输入输出接口与从接口环境设备中的CVT之间的连接关系，可以在该统一验证平台框架上实现完整的信号流连通。
实施例二
图5为本发明实施例二提供的一种芯片的通用验证方法的流程图，本实施例以上述各实施例为基础进行优化，在本实施例中，对“获取与待测芯片的测试类型匹配的目标测试用例”的操作进行具体化。
相应的，如图5所示，该方法包括：
S510、构建与待测芯片匹配的统一验证平台框架。
其中，统一验证平台框架中包括至少一个不依赖测试环境的通用组件和至少一个依赖测试环境的标准特性组件，各通用组件和各标准特性组件的输入输出接口预先遵循统一的标准数据格式建立连接关系。
S520、按照待测芯片的测试类型，对各标准特性组件进行实例化处理，以在统一验证平台框架中实现与测试类型匹配的特性层测试环境。
其中，测试类型包括仿真类型或模拟类型。
S530、向用户提供平台应用层测试用例集合以及用户层测试用例集合。
其中，平台应用层测试用例使用多个底层测试用例封装得到，用户层测试用例使用多个应用层测试用例封装得到，底层测试用例区分仿真类型和模拟类型，应用层测试用例和用户层测试用例不区分仿真类型和模拟类型。
在本实施例的一个可选的实施方式中，测试用例采用如下的分层设计，统一用户层（User Layer，UL）可以保证相同的测试用例同时适用于仿真验证环境和硬件加速器模拟验证环境；平台应用层（Platform Application Layer，PAL）可以统一测试用例编写中需要的通用任务和函数；平台运行层（Platform Running Layer，PRL）则根据仿真验证环境或者硬件加速器模拟验证环境分别进行实现以对接不同类型的测试。其中，在图6示出了本发明实施例的技术方案所适用的一种测试用例设计的分层架构示意图。
其中，各层的设计思路如下：
平台运行层：结合实际验证场景的需求，基于不同验证环境构建不同的底层测试用例（也可以称为sequence）。具体的，可以针对仿真验证环境构建得到一个或者多个仿真类型底层测试用例，针对硬件加速器模拟验证环境构建得到一个或者多个模拟类型底层测试用例。
在一个具体的例子中，需要根据仿真验证环境中的VIP所需要的事务类型定义，完成对仿真类型底层测试用例的定义设计。同理，需要根据硬件加速器模拟验证环境中的VIP所需要的事务类型定义，完成对模拟类型底层测试用例的定义设计。需要注意的是，两者所定义的sequence类型须一致，以便于上层的平台应用层可以同时调度。
平台应用层：为实际的测试场景提供通用的函数（Function）和任务（Task），便于用户直接使用而无需关心所使用的具体验证环境。其中，任务可以理解为具有延时的函数。平台应用层中会使用条件控制代码，以便确定使用平台应用层中何种验证环境的sequence。
例如使用“USE_SIM”来表示使用平台应用层中基于仿真类型底层测试用例构建得到的平台应用层测试用例，使用“USE_EMU”来表示使用平台应用层中基于模拟类型底层测试用例构建得到的平台应用层测试用例。
统一用户层：即用户通过调用平台应用层中的函数或者任务构建得到了用户层测试用例的构建。在构建用户层测试用例时，完全无需关注具体的测试环境。
在本实施例中，可以将上述分层架构中统一用户层中的一个或者多个用户层测试用例构成的用户层测试用例集合，以及平台应用层中的一个或者多个平台应用层测试用例构成的平台应用层测试用例集合同时提供给用户，进而，用户可以在无需关注具体的测试环境的前提下，进行待测芯片所需的目标测试用例的构建。
S540、响应于用户的用例配置操作，生成备选测试用例。
在本实施例的一个可选的实施方式中，响应于用户的用例配置操作，生成备选测试用例，包括下述至少一项：
响应于用户对平台应用层测试用例集合中至少一个平台应用层测试用例的选择或者组合，生成备选测试用例；
响应于用户对用户层测试用例集合中至少一个用户层测试用例的选择或者组合，生成备选测试用例；以及
响应于用户对平台应用层测试用例集合中至少一个平台应用层测试用例的选择或者组合，以及对用户层测试用例集合中至少一个用户层测试用例的选择或者组合，生成备选测试用例。
在本实施例中，用户可以通过仅使用平台应用层中一个或者多个平台应用层测试用例的方式，仅使用统一用户层中一个或者多个用户层测试用例的方式，或者，同时使用平台应用层中的平台应用层测试用例以及统一用户层中的用户层测试用例的方式，首先构建得到备选测试用例。
S550、按照待测芯片的测试类型对备选测试用例进行配置，以使用与测试类型匹配的底层测试用例对备选测试用例进行实例化处理，得到目标测试用例。
在本实施例中，可以在平台应用层中设置测试环境编译开关，在向实现特性层测试环境的统一验证平台框架中注入目标测试用例之前，需要指定出具体需要使用平台运行层中的仿真类型底层测试用例还是模拟类型底层测试用例，以完成按照待测芯片的测试类型对备选测试用例进行配置。
具体的，可以使用编译开关“SIM_MODE”在平台应用层中确定实际使用的验证环境为仿真验证环境。进而，会使用平台运行层中的仿真类型底层测试用例对备选测试用例进行实例化处理，得到目标测试用例。需要说明的是，无论选择何种类型的底层测试用例对备选测试用例进行实例化，最终都可以使用相同的测试用例和相同的方法来驱动实现特性层测试环境的统一验证平台框架完成DUT的验证，并获得一致的验证结果。
这种基于接口与抽象定义，由不同实例分别适配到具体环境的设计思想，使得本发明各实施例的统一验证平台具有较高的灵活性与扩展性。当新的验证环境出现时，只需要开发相应的层实例即可，基层（也即，平台运行层）的功能封装与接口定义可以长期维持稳定。这种类似“开放封闭”原则的设计，使本发明各实施例的核心思想得到更长久有效的应用。
需要再次强调的是，本发明各实施例采用的这种多层设计与接口抽象方法，实现了从逻辑意义上对不同验证环境的统一，这为用户提供了高度一致的验证体验，也使设计验证过程变得简单可控。这正是本发明各实施例的技术贡献之一。通过这种创新的设计理念，可以突破了现有技术中无法在多验证环境之间实现高一致性的限制，实现了真正跨验证环境的统一验证平台。
S560、将目标测试用例注入至统一验证平台框架中，以完成对待测芯片的验证。
需要再次强调的是，本发明的有益效果在于：
1. 简化了验证流程，提高验证效率。本发明各实施例提供了一种统一验证平台与统一测试用例解决方案，用户无须针对不同验证环境开发不同的验证内容，可以在多验证环境之间自由切换，重复使用一致的验证方法与测试实例。这简化了验证工作的复杂度，避免了重复劳动，大幅提高了验证的效率。
2. 提高了验证结果的准确性。本发明各实施例实现了跨验证环境的高度一致性，同一套测试用例可以在不同验证环境下产生相同的验证结果。这使得用户可以相互比较和确认不同验证环境下的结果，发现和排除验证环境本身带来的差异，进而提高对DUT功能正确性的判断准确度。
3. 降低了验证成本。本发明各实施例提供的统一解决方案大大减少了针对不同验证环境开发专用测试内容的工作量。同时，验证平台和测试用例本身也具有较高的重用性，这降低了验证环境切换或新验证环境添加带来的成本。
4.提高产品质量和用户满意度。高准确的验证结果可以有效地发现DUT的设计缺陷，使其在投入应用前得到快速修复，这势必会提高产品的质量与稳定性。同时，更少的问题（bug）也降低了产品上市后的维护成本，提高了用户的满意度。
5.缩短上市时间。简化的设计验证流程与较高的验证效率，可以显著减少功能验证阶段的时间开销。这给产品的研发进度带来积极作用，有助于加快产品的上市速度。
综上，本发明各实施例提供的统一验证平台技术，不仅在验证工作本身可以带来效率、准确性与成本上的优势，也对后续的产品质量、用户满意度与研发进度产生深远的影响。这一技术属于系列产品研发过程中的基础与关键环节，其应用效果触及方方面面，带来的收益十分可观。因此，该技术值得产品开发公司广泛应用并持续优化，以不断挖掘其中的潜在价值。
实施例三
图7为本发明实施例三提供的一种芯片的通用验证装置的结构示意图。如图7所示，该装置包括：基础层测试环境构建模块710、特性层测试环境构建模块720以及测试用例注入模块730，其中：
基础层测试环境构建模块710，用于构建与待测芯片匹配的统一验证平台框架；
其中，统一验证平台框架中包括至少一个不依赖测试环境的通用组件和至少一个依赖测试环境的标准特性组件，各通用组件和各标准特性组件的输入输出接口预先遵循统一的标准数据格式建立连接关系；
特性层测试环境构建模块720，用于按照待测芯片的测试类型，对各标准特性组件进行实例化处理，以在统一验证平台框架中实现与测试类型匹配的特性层测试环境，测试类型包括仿真类型或模拟类型；
测试用例注入模块730，用于获取与待测芯片的测试类型匹配的目标测试用例，并将目标测试用例注入至统一验证平台框架中，以完成对待测芯片的验证。
本发明实施例的技术方案，首先构建与待测芯片匹配的统一验证平台框架，并在该统一验证平台框架中设置各不依赖测试环境的通用组件和各依赖测试环境的标准特性组件的输入输出接口之间的标准化连接关系；按照待测芯片的测试类型，对各标准特性组件进行实例化处理，以在统一验证平台框架中实现与测试类型匹配的特性层测试环境；获取与待测芯片的测试类型匹配的目标测试用例，并将目标测试用例注入至统一验证平台框架中，以完成对待测芯片的验证的技术手段，验证人员可以在一个预先实现通用组件、标准特性组件，以及上述两者之间的标准连接关系的统一验证平台中同时实现仿真测试以及模拟测试，无论在何种测试环境下，均可以使用相同的方法驱动统一验证平台完成对芯片设计的验证。简化了芯片验证流程，提高了芯片验证效率，并可以提高芯片验证结果的准确性，同时，降低了芯片验证的成本，缩短了芯片上市的时间，可以有效提高芯片质量和用户满意度。
在上述各实施例的基础上，标准特性组件包括待实例化的标准功能模型以及输入输出接口，其中，标准功能模型和输入输出接口之间未建立连接关系；
相应的，特性层测试环境构建模块720，可以具体包括：
标准功能模型实例化单元，用于按照待测芯片的测试类型，实现各标准特性组件中标准功能模型所定义的模型功能，得到实例化的标准功能模型；
连接关系建立单元，用于建立各实例化的标准功能模型与各标准特性组件中的输入输出接口之间的连接关系。
在上述各实施例的基础上，连接关系建立单元，可以具体用于：
如果标准特性组件中的标准功能模型的输入输出信号与所述统一的数据格式相匹配，则直接建立所述标准功能模型和标准特性组件中的输入输出接口之间的直连关系。
在上述各实施例的基础上，连接关系建立单元，可以具体用于：
如果标准特性组件中的标准功能模型的输入输出信号与所述统一的数据格式不相匹配，获取与所述输入输出信号类型以及所述统一的数据格式匹配的数据格式转换器；
通过所述数据格式转换器，建立所述标准功能模型和标准特性组件中的输入输出接口之间的连接关系。
在上述各实施例的基础上，统一验证平台框架中包括的各通用组件和各标准特性组件可以基于UVM架构实现。
在上述各实施例的基础上，测试用例注入模块730，可以具体包括：
测试用例集合提供单元，用于向用户提供平台应用层测试用例集合以及用户层测试用例集合；
其中，平台应用层测试用例使用多个底层测试用例封装得到，用户层测试用例使用多个应用层测试用例封装得到，底层测试用例区分仿真类型和模拟类型，应用层测试用例和用户层测试用例不区分仿真类型和模拟类型；
备选测试用例生成单元，用于响应于用户的用例配置操作，生成备选测试用例；
备选测试用例配置单元，用于按照待测芯片的测试类型对备选测试用例进行配置，以使用与测试类型匹配的底层测试用例对备选测试用例进行实例化处理，得到目标测试用例。
在上述各实施例的基础上，备选测试用例生成单元，可以具体用于执行下述至少一项操作：
响应于用户对平台应用层测试用例集合中至少一个平台应用层测试用例的选择或者组合，生成备选测试用例；
响应于用户对用户层测试用例集合中至少一个用户层测试用例的选择或者组合，生成备选测试用例；以及
响应于用户对平台应用层测试用例集合中至少一个平台应用层测试用例的选择或者组合，以及对用户层测试用例集合中至少一个用户层测试用例的选择或者组合，生成备选测试用例。
本发明实施例所提供的芯片的通用验证装置可执行本发明任意实施例所提供的芯片的通用验证方法，具备执行方法相应的功能模块和有益效果。
实施例四
图8示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备（如头盔、眼镜、手表等）和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。
如图8所示，电子设备10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器（ROM）12、随机访问存储器（RAM）13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器（ROM）12中的计算机程序或者从存储单元18加载到随机访问存储器（RAM）13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出（I/O）接口15也连接至总线14。
电子设备10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元（CPU）、图形处理单元（GPU）、各种专用的人工智能（AI）计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器（DSP）、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如实现如本发明任一实施例所述的芯片的通用验证方法。
也即，构建与待测芯片匹配的统一验证平台框架；
其中，统一验证平台框架中包括至少一个不依赖测试环境的通用组件和至少一个依赖测试环境的标准特性组件，各通用组件和各标准特性组件的输入输出接口预先遵循统一的标准数据格式建立连接关系；
按照待测芯片的测试类型，对各标准特性组件进行实例化处理，以在统一验证平台框架中实现与测试类型匹配的特性层测试环境，测试类型包括仿真类型或模拟类型；
获取与待测芯片的测试类型匹配的目标测试用例，并将目标测试用例注入至统一验证平台框架中，以完成对待测芯片的验证。
在一些实施例中，如本发明任一实施例所述的芯片的通用验证方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的如本发明任一实施例所述的芯片的通用验证方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式（例如，借助于固件）而被配置为执行如本发明任一实施例所述的芯片的通用验证方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、芯片上系统的系统（SOC）、负载可编程逻辑设备（CPLD）、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦除可编程只读存储器（EPROM或快闪存储器）、光纤、便捷式紧凑盘只读存储器（CD-ROM）、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在电子设备上实施此处描述的系统和技术，该电子设备具有：用于向用户显示信息的显示装置（例如，CRT（阴极射线管）或者LCD（液晶显示器）监视器）；以及键盘和指向装置（例如，鼠标或者轨迹球），用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈（例如，视觉反馈、听觉反馈、或者触觉反馈）；并且可以用任何形式（包括声输入、语音输入或者、触觉输入）来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统（例如，作为数据服务器）、或者包括中间件部件的计算系统（例如，应用服务器）、或者包括前端部件的计算系统（例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互）、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信（例如，通信网络）来将系统的部件相互连接。通信网络的示例包括：局域网（LAN）、广域网（WAN）、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (10)
1.一种芯片的通用验证方法，其特征在于，包括：
构建与待测芯片匹配的统一验证平台框架；
其中，统一验证平台框架中包括至少一个不依赖测试环境的通用组件和至少一个依赖测试环境的标准特性组件，各通用组件和各标准特性组件的输入输出接口预先遵循统一的标准数据格式建立连接关系；
按照待测芯片的测试类型，对各标准特性组件进行实例化处理，以在统一验证平台框架中实现与测试类型匹配的特性层测试环境，测试类型包括仿真类型或模拟类型；
获取与待测芯片的测试类型匹配的目标测试用例，并将目标测试用例注入至统一验证平台框架中，以完成对待测芯片的验证。
2.根据权利要求1所述的方法，其特征在于，标准特性组件包括待实例化的标准功能模型以及输入输出接口，其中，标准功能模型和输入输出接口之间未建立连接关系；
按照待测芯片的测试类型，对各标准特性组件进行实例化处理，包括：
按照待测芯片的测试类型，实现各标准特性组件中标准功能模型所定义的模型功能，得到实例化的标准功能模型；
建立各实例化的标准功能模型与各标准特性组件中的输入输出接口之间的连接关系。
3.根据权利要求2所述的方法，其特征在于，建立各实例化的标准功能模型与各标准特性组件中的输入输出接口之间的连接关系，包括：
如果标准特性组件中的标准功能模型的输入输出信号与所述统一的数据格式相匹配，则直接建立所述标准功能模型和标准特性组件中的输入输出接口之间的直连关系。
4.根据权利要求2所述的方法，其特征在于，建立各实例化的标准功能模型与各标准特性组件中的输入输出接口之间的连接关系，包括：
如果标准特性组件中的标准功能模型的输入输出信号与所述统一的数据格式不相匹配，获取与所述输入输出信号类型以及所述统一的数据格式匹配的数据格式转换器；
通过所述数据格式转换器，建立所述标准功能模型和标准特性组件中的输入输出接口之间的连接关系。
5.根据权利要求1所述的方法，其特征在于，统一验证平台框架中包括的各通用组件和各标准特性组件基于通用验证方法学UVM架构实现。
6.根据权利要求1-5任一项所述的方法，其特征在于，获取与待测芯片的测试类型匹配的目标测试用例，包括：
向用户提供平台应用层测试用例集合以及用户层测试用例集合；
其中，平台应用层测试用例使用多个底层测试用例封装得到，用户层测试用例使用多个应用层测试用例封装得到，底层测试用例区分仿真类型和模拟类型，应用层测试用例和用户层测试用例不区分仿真类型和模拟类型；
响应于用户的用例配置操作，生成备选测试用例；
按照待测芯片的测试类型对备选测试用例进行配置，以使用与测试类型匹配的底层测试用例对备选测试用例进行实例化处理，得到目标测试用例。
7.根据权利要求6所述的方法，其特征在于，响应于用户的用例配置操作，生成备选测试用例，包括下述至少一项：
响应于用户对平台应用层测试用例集合中至少一个平台应用层测试用例的选择或者组合，生成备选测试用例；
响应于用户对用户层测试用例集合中至少一个用户层测试用例的选择或者组合，生成备选测试用例；以及
响应于用户对平台应用层测试用例集合中至少一个平台应用层测试用例的选择或者组合，以及对用户层测试用例集合中至少一个用户层测试用例的选择或者组合，生成备选测试用例。
8.一种芯片的通用验证装置，其特征在于，包括：
基础层测试环境构建模块，用于构建与待测芯片匹配的统一验证平台框架；
其中，统一验证平台框架中包括至少一个不依赖测试环境的通用组件和至少一个依赖测试环境的标准特性组件，各通用组件和各标准特性组件的输入输出接口预先遵循统一的标准数据格式建立连接关系；
特性层测试环境构建模块，用于按照待测芯片的测试类型，对各标准特性组件进行实例化处理，以在统一验证平台框架中实现与测试类型匹配的特性层测试环境，测试类型包括仿真类型或模拟类型；
测试用例注入模块，用于获取与待测芯片的测试类型匹配的目标测试用例，并将目标测试用例注入至统一验证平台框架中，以完成对待测芯片的验证。
9.一种电子设备，其特征在于，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-7中任一项所述的芯片的通用验证方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-7中任一项所述的芯片的通用验证方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311034832.0A CN116756049B (zh) | 2023-08-17 | 2023-08-17 | 芯片的通用验证方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311034832.0A CN116756049B (zh) | 2023-08-17 | 2023-08-17 | 芯片的通用验证方法、装置、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116756049A true CN116756049A (zh) | 2023-09-15 |
| CN116756049B CN116756049B (zh) | 2023-11-07 |
Family
ID=87948188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311034832.0A Active CN116756049B (zh) | 2023-08-17 | 2023-08-17 | 芯片的通用验证方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116756049B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117290254A (zh) * | 2023-11-24 | 2023-12-26 | 沐曦集成电路(南京)有限公司 | 一种基于组件自动化的芯片验证方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110191774A1 (en) * | 2010-02-01 | 2011-08-04 | Yar-Sun Hsu | Noc-centric system exploration platform and parallel application communication mechanism description format used by the same |
| CN106940428A (zh) * | 2016-01-04 | 2017-07-11 | 中兴通讯股份有限公司 | 芯片验证方法、装置及系统 |
| US9836372B1 (en) * | 2014-02-14 | 2017-12-05 | Maxim Integrated Products, Inc. | Device verification system with firmware universal verification component |
| CN109840172A (zh) * | 2018-12-06 | 2019-06-04 | 珠海妙存科技有限公司 | 一种基于SoC主控芯片的Nand闪存分析装置及方法 |
| CN111723009A (zh) * | 2020-06-12 | 2020-09-29 | 芯河半导体科技(无锡)有限公司 | 一种python自动化测试系列产品的框架系统 |
| CN112270149A (zh) * | 2020-10-16 | 2021-01-26 | 山东云海国创云计算装备产业创新中心有限公司 | 验证平台自动化集成方法、系统及电子设备和存储介质 |
| CN113392620A (zh) * | 2021-06-25 | 2021-09-14 | 上海阵量智能科技有限公司 | 一种芯片原型验证方法、装置、计算机设备和存储介质 |
| CN113887161A (zh) * | 2021-10-26 | 2022-01-04 | 上海燧原科技有限公司 | 一种片上网络设计实例的验证方法、装置、设备及介质 |
| CN114444420A (zh) * | 2022-01-21 | 2022-05-06 | 山东云海国创云计算装备产业创新中心有限公司 | 一种基于芯片验证的验证ip集成方法及系统 |
| CN115345099A (zh) * | 2022-08-31 | 2022-11-15 | 沐曦科技(北京)有限公司 | 自动生成芯片验证平台的方法、电子设备和介质 |
| WO2022266906A1 (zh) * | 2021-06-23 | 2022-12-29 | 华为技术有限公司 | 一种集成电路的版图生成方法及装置 |
| CN115659906A (zh) * | 2022-10-28 | 2023-01-31 | 海光信息技术股份有限公司 | 一种芯片验证系统、方法及相关设备 |
| CN116302743A (zh) * | 2023-02-21 | 2023-06-23 | 苏州浪潮智能科技有限公司 | 一种usb接口测试方法、系统、计算机设备和存储介质 |
-
2023
- 2023-08-17 CN CN202311034832.0A patent/CN116756049B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110191774A1 (en) * | 2010-02-01 | 2011-08-04 | Yar-Sun Hsu | Noc-centric system exploration platform and parallel application communication mechanism description format used by the same |
| US9836372B1 (en) * | 2014-02-14 | 2017-12-05 | Maxim Integrated Products, Inc. | Device verification system with firmware universal verification component |
| CN106940428A (zh) * | 2016-01-04 | 2017-07-11 | 中兴通讯股份有限公司 | 芯片验证方法、装置及系统 |
| CN109840172A (zh) * | 2018-12-06 | 2019-06-04 | 珠海妙存科技有限公司 | 一种基于SoC主控芯片的Nand闪存分析装置及方法 |
| CN111723009A (zh) * | 2020-06-12 | 2020-09-29 | 芯河半导体科技(无锡)有限公司 | 一种python自动化测试系列产品的框架系统 |
| CN112270149A (zh) * | 2020-10-16 | 2021-01-26 | 山东云海国创云计算装备产业创新中心有限公司 | 验证平台自动化集成方法、系统及电子设备和存储介质 |
| WO2022266906A1 (zh) * | 2021-06-23 | 2022-12-29 | 华为技术有限公司 | 一种集成电路的版图生成方法及装置 |
| CN113392620A (zh) * | 2021-06-25 | 2021-09-14 | 上海阵量智能科技有限公司 | 一种芯片原型验证方法、装置、计算机设备和存储介质 |
| CN113887161A (zh) * | 2021-10-26 | 2022-01-04 | 上海燧原科技有限公司 | 一种片上网络设计实例的验证方法、装置、设备及介质 |
| CN114444420A (zh) * | 2022-01-21 | 2022-05-06 | 山东云海国创云计算装备产业创新中心有限公司 | 一种基于芯片验证的验证ip集成方法及系统 |
| CN115345099A (zh) * | 2022-08-31 | 2022-11-15 | 沐曦科技(北京)有限公司 | 自动生成芯片验证平台的方法、电子设备和介质 |
| CN115659906A (zh) * | 2022-10-28 | 2023-01-31 | 海光信息技术股份有限公司 | 一种芯片验证系统、方法及相关设备 |
| CN116302743A (zh) * | 2023-02-21 | 2023-06-23 | 苏州浪潮智能科技有限公司 | 一种usb接口测试方法、系统、计算机设备和存储介质 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117290254A (zh) * | 2023-11-24 | 2023-12-26 | 沐曦集成电路(南京)有限公司 | 一种基于组件自动化的芯片验证方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116756049B (zh) | 2023-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113312879B (zh) | 芯片电路功能验证系统、方法、设备及存储介质 | |
| CN116756049B (zh) | 芯片的通用验证方法、装置、电子设备及存储介质 | |
| CN116821001B (zh) | 输入输出子系统的验证方法、装置、电子设备及介质 | |
| CN113407393B (zh) | 芯片验证方法、终端设备、验证平台以及存储介质 | |
| CN111859834B (zh) | 一种基于uvm的验证平台开发方法、系统、终端及存储介质 | |
| CN111176984A (zh) | 一种面向信号的自动测试实现方法 | |
| CN110071822A (zh) | 一种针对5g核心网基础设施的测试装置及测试方法 | |
| CN111443990A (zh) | 一种边缘计算任务迁移仿真系统 | |
| CN116089281A (zh) | 一种芯片测试方法、测试平台和设备 | |
| CN113553257A (zh) | 测试方法、装置、存储介质及电子设备 | |
| CN115391219A (zh) | 测试用例生成方法、装置、电子设备及存储介质 | |
| CN117785593A (zh) | 一种基于UVM的xHCI驱动的实现系统及方法 | |
| CN116668402A (zh) | 智能云盒访问方法、装置、设备及存储介质 | |
| CN113779913A (zh) | 一种面向ai多芯片系统的验证平台结构和测试方法 | |
| CN118052196A (zh) | 基于uvm的芯片验证测试方法、装置及电子设备 | |
| CN111221687B (zh) | 一种云存储测试系统和方法 | |
| CN115996410B (zh) | 一种无线通信协议栈的测试方法、装置、设备及存储介质 | |
| CN118211552B (zh) | 一种电磁与机电实时混合仿真方法及装置 | |
| CN117194131B (zh) | 数据处理方法、装置、设备、可读存储介质及程序产品 | |
| CN115130406B (zh) | 基于uvm的fc协议验证平台装置及方法 | |
| CN114185280B (zh) | 基于嵌入式系统的储能电站半实物实时仿真架构搭建方法 | |
| CN117849596B (zh) | 面向向量精简的分布式自动测试向量生成方法和系统 | |
| CN109218071B (zh) | 一种nfv环境下的拨测方法及装置 | |
| CN115967638A (zh) | 一种设备仿真模拟系统、方法、设备及存储介质 | |
| CN118760560A (zh) | 异构集成电路模块的api生成方法、装置、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room a-522, 188 Yesheng Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Patentee after: Shanghai Suiyuan Technology Co.,Ltd. Country or region after: China Address before: Room a-522, 188 Yesheng Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Patentee before: SHANGHAI ENFLAME TECHNOLOGY Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |