CN107608836A - 一种sata链路最优值调整的测试方法 - Google Patents
一种sata链路最优值调整的测试方法 Download PDFInfo
- Publication number
- CN107608836A CN107608836A CN201710790057.XA CN201710790057A CN107608836A CN 107608836 A CN107608836 A CN 107608836A CN 201710790057 A CN201710790057 A CN 201710790057A CN 107608836 A CN107608836 A CN 107608836A
- Authority
- CN
- China
- Prior art keywords
- ctle
- values
- link
- optimal
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010998 test method Methods 0.000 title claims description 10
- 238000012360 testing method Methods 0.000 claims abstract description 36
- 238000002474 experimental method Methods 0.000 claims description 3
- 238000007689 inspection Methods 0.000 claims description 2
- 238000004088 simulation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 4
- 230000005713 exacerbation Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
本发明公开了SATA链路最优值调整的测试方法，包括以下步骤：1)针对长SATA链路，采用Intel CQC工具，提供仿真CTLE建议值；2)测试：根据仿真CTLE建议值调整CTLE上下限找到BER出现Error的临界点，找到最大CTLE临界值和最小CTLE临界值，取最大CTLE临界值和最小CTLE临界值的中心点为最优CTLE值；3)将最优CTLE值写入BIOS、更新BIOS,将更新后的BIOS输送给SIT测试工程师；4)采用更新后的BIOS，针对整机系统加到常用的几款硬盘中，根据硬盘的SPEC对比找到驱动能力相对较差的硬盘，启动OS下reboot设定次数以上，检查测试结果是否有error出现，如没有error出现，则认定该最优CTLE值可用于生产。能够提升链路信号完整性和质量，避免物理层信号链路error问题及掉盘问题。
Description
技术领域
本发明涉及服务器测试技术领域，尤其涉及一种SATA链路最优值调整的测试方法。
背景技术
在服务器主板设计中，SATA链路通常用于接SATA硬盘，SATA GEN3链路不同于PCIEGEN3和SAS GEN3链路,因为PCIE GEN3和SAS GEN3链路会自带自适应功能，也就是他们的信号链路传输中，芯片端的加重均衡会自动调整到最优值，而无需手动调整，但SATA链路则不同，它没有自适应的功能，如果芯片内默认的参数无法满足链路要求，则需要手动调节最优值。
通常SIV测试会在SATA链路TX测试中采用治具连接，而非终端接硬盘测试，同样RX测试采用Bert，loop back测试SATA GEN3，也同样不需要终端接硬盘，即保证主板到硬盘连接器端，以满足SATA协议规范，即表示满足设计要求。例如在用Bert测试RX链路时，通常我们测到是O Error时就认为链路是没有问题的，但是实际上并没有将RX链路性能调整到最优。
另外该方法并不是接上硬盘测的全体统链路，通常对于长链路来说，会出现发送接收的加重均衡参数设置不合理，不能够将SATA链路的加重均衡参数调整到最优，如果遇到驱动能力差的硬盘终端，出现链路信号质量差甚至物理层信号链路error问题，导致发生掉盘。
发明内容
本发明的目的就是为解决现有技术存在的上述问题，提供一种SATA链路最优值调整的测试方法；本发明通过测试CTLE值找到O Error的分布，然后根据正态分布，找到最优的CTLE值，使得链路Margin裕量调整到最大，提升链路信号完整性和质量，避免物理层信号链路error问题及掉盘问题，特别是长链路存在的发送接收的加重均衡参数设置不合理，不能够将SATA链路的加重均衡参数调整到最优，容易出现链路信号质量差甚至物理层信号链路error问题，导致发生掉盘的问题。
本发明解决技术问题的技术方案为：
一种SATA链路最优值调整的测试方法，包括以下步骤：
1)针对长SATA链路，采用Intel CQC工具，提供仿真CTLE建议值；
2)测试：根据仿真CTLE建议值调整CTLE上下限找到BER出现Error的临界点，找到最大CTLE临界值和最小CTLE临界值，取最大CTLE临界值和最小CTLE临界值的中心点为最优CTLE值；
3)将最优CTLE值写入BIOS、更新BIOS,将更新后的BIOS输送给SIT测试工程师；
4)采用更新后的BIOS，针对整机系统加到常用的几款硬盘中，根据硬盘的SPEC对比找到驱动能力相对较差的硬盘，启动OS下reboot设定次数以上，检查测试结果是否有error出现，如没有error出现，则认定该最优CTLE值可用于生产。
所述步骤1)的CTLE建议值采用Intel SISTAI工具仿真得到:采用PDA算法，根据目标眼图尺寸大小，调整TX端加重，RX端均衡，针对实验链路仿真得到CTLE结果。
所述步骤2)测试时将仿真CTLE建议值提供给SIV测试工程师,测试工程师采用Bert测试工具进行BER测试。
所述步骤2)根据正态分布，找到最优的CTLE值。
针对长SATA链路中需要调整CTLE值的链路，通过遍历CTLE值找到O Error的分布，然后根据正态分布，找到最优的CTLE值。
本发明的有益效果：
1、本发明针对长SATA链路需要调整CTLE值的链路，根据仿真CTLE建议值调整CTLE上下限找到BER出现Error的临界点，找到最大CTLE临界值和最小CTLE临界值,本发明哪个提升链路信号完整性和质量，避免物理层信号链路error及掉盘问题，特别是长链路存在的发送接收的加重均衡参数设置不合理，不能够将SATA链路的加重均衡参数调整到最优，容易出现链路信号质量差甚至物理层信号链路error问题，导致发生掉盘的问题。
2、本发明根据CTLE特性，将测试结果0Error分布的CTLE值视为正态分布，取最大CTLE临界值和最小CTLE临界值的中心点为最优CTLE值，使得系统链路Margin裕量最大。
3、本发明的方法简单易用，能够提升系统稳定性和可靠性。
附图说明
图1为根据分布为正态分布，取CTLE中间值，通过测试找到的最优CTLE值。
具体实施方式
为了更好地理解本发明，下面结合附图来详细解释本发明的实施方式。
一种SATA链路最优值调整的测试方法，包括以下步骤：
1)针对长SATA链路，由SI工程师采用Intel CQC工具，提供仿真CTLE建议值。
在用Bert测试RX链路时，通常我们测到是O Error时就认为链路是没有问题的，但是实际上并没有将RX链路性能调整到最优，因此由SI仿真给出CTLE推荐值，采用IntelSISTAI工具仿真得到CTLE值，Intel SISTAI工具采用的是PDA(概率数据关联)算法，可根据目标眼图尺寸大小，调整TX端加重(pre/post cursor)，RX端均衡(CTLE)，针对该实验链路中，仿真出的CTLE结果为6；
2)将仿真CTLE建议值提供给SIV测试工程师,测试工程师采用Bert测试工具进行BER测试，根据仿真CTLE建议值调整CTLE上下限找到BER出现Error的临界点，找到最大CTLE临界值和最小CTLE临界值，取最大CTLE临界值和最小CTLE临界值的中心点为最优CTLE值；
根据正态分布，找到最优的CTLE值。
因为CTLE为连续时间线性均衡器，会针对链路中损耗较大的高频分量进行放大，降低系统的信噪比，使得整体的低频分量与高频分量相匹配，整个频谱得到均衡，最终眼图睁开，但是CTLE不是越大越好，越大会放大高频噪声，根据CTLE的该特性，在最大和最小的CTLE临界值之间，链路margin是呈现正态分布，取中间值即为最优值；根据分布为正态分布，取CTLE取值的中间值，如图1所示，则通过测试找到最优的CTLE值8.42db。
针对长SATA链路需要调整CTLE值的链路，可通过遍历CTLE值找到O Error的分布，然后根据正态分布，找到最优的CTLE值，使得链路Margin裕量调整到最大，提升链路信号完整性质量，避免物理层信号链路error问题及掉盘问题出现。
3)将最优CTLE值输送给BIOS工程师，由BIOS工程师将最优CTLE值写入BIOS、更新BIOS,将更新后的BIOS输送给SIT测试工程师；
4)SIT采用更新后的BIOS，针对整机系统加到常用的几款硬盘中，根据硬盘的SPEC对比找到驱动能力相对较差的硬盘，启动OS下reboot 500次以上，检查测试结果是否有link CRC error出现，如没有error出现，则认定该最优CTLE值可用于生产。
按以上步骤，本发明针对长链路需要调整CTLE值的链路，根据仿真得到的CTLE推荐值，通过仿真得到的CTLE推荐值、调整CTLE上下限找到BER出现Error的临界点，找到最大CTLE临界值和最小CTLE临界值，然后根据正态分布，找到最优的CTLE值，使得链路Margin裕量调整到最大，提升链路信号完整性质量，确保链路信号完整性质量，同时避免物理层信号链路error问题及掉盘问题出现。
实施例上述虽然结合附图对发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
Claims (5)
1.一种SATA链路最优值调整的测试方法，其特征是，包括以下步骤：
1)针对长SATA链路，采用Intel CQC工具，提供仿真CTLE建议值；
2)测试：根据仿真CTLE建议值调整CTLE上下限找到BER出现Error的临界点，找到最大CTLE临界值和最小CTLE临界值，取最大CTLE临界值和最小CTLE临界值的中心点为最优CTLE值；
3)将最优CTLE值写入BIOS、更新BIOS,将更新后的BIOS输送给SIT测试工程师；
4)采用更新后的BIOS，针对整机系统加到常用的几款硬盘中，根据硬盘的SPEC对比找到驱动能力相对较差的硬盘，启动OS下reboot设定次数以上，检查测试结果是否有error出现，如没有error出现，则认定该最优CTLE值可用于生产。
2.如权利要求1所述的一种SATA链路最优值调整的测试方法，其特征是，所述步骤1)的CTLE建议值采用Intel SISTAI工具仿真得到:采用PDA算法，根据目标眼图尺寸大小，调整TX端加重，RX端均衡，针对实验链路仿真得到CTLE结果。
3.如权利要求1所述的一种SATA链路最优值调整的测试方法，其特征是，所述步骤2)测试时将仿真CTLE建议值提供给SIV测试工程师,测试工程师采用Bert测试工具进行BER测试。
4.如权利要求1所述的一种SATA链路最优值调整的测试方法，其特征是，所述步骤2)根据正态分布，找到最优的CTLE值。
5.如权利要求4所述的一种SATA链路最优值调整的测试方法，其特征是，针对长SATA链路中需要调整CTLE值的链路，通过遍历CTLE值找到O Error的分布，然后根据正态分布，找到最优的CTLE值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710790057.XA CN107608836B (zh) | 2017-09-05 | 2017-09-05 | 一种sata链路最优值调整的测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710790057.XA CN107608836B (zh) | 2017-09-05 | 2017-09-05 | 一种sata链路最优值调整的测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107608836A true CN107608836A (zh) | 2018-01-19 |
| CN107608836B CN107608836B (zh) | 2020-08-25 |
Family
ID=61057191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710790057.XA Active CN107608836B (zh) | 2017-09-05 | 2017-09-05 | 一种sata链路最优值调整的测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107608836B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107832175A (zh) * | 2017-11-16 | 2018-03-23 | 郑州云海信息技术有限公司 | 一种sata ctle调优的方法 |
| CN109542503A (zh) * | 2018-11-06 | 2019-03-29 | 郑州云海信息技术有限公司 | 一种优化存储链路兼容性的方法及系统 |
| CN109669893A (zh) * | 2018-12-10 | 2019-04-23 | 广东浪潮大数据研究有限公司 | 一种ctle参数的自动配置方法及系统 |
| CN110377971A (zh) * | 2019-06-27 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种芯片驱动eq值最优值确定方法及装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103929340A (zh) * | 2014-04-18 | 2014-07-16 | 浪潮电子信息产业股份有限公司 | 一种fpga链路参数的分析方法 |
| CN105471787A (zh) * | 2015-11-23 | 2016-04-06 | 硅谷数模半导体（北京）有限公司 | 信号采样处理方法和系统 |
| CN105577592A (zh) * | 2015-12-31 | 2016-05-11 | 浪潮(北京)电子信息产业有限公司 | 一种ctle值遍历优化方法及装置 |
| US20160162379A1 (en) * | 2014-12-09 | 2016-06-09 | Intel Corporation | Sata receiver equalization margin determination/setting method and apparatus |
| US20170244581A1 (en) * | 2014-12-12 | 2017-08-24 | Intel Corporation | Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction |
-
2017
- 2017-09-05 CN CN201710790057.XA patent/CN107608836B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103929340A (zh) * | 2014-04-18 | 2014-07-16 | 浪潮电子信息产业股份有限公司 | 一种fpga链路参数的分析方法 |
| US20160162379A1 (en) * | 2014-12-09 | 2016-06-09 | Intel Corporation | Sata receiver equalization margin determination/setting method and apparatus |
| US20170244581A1 (en) * | 2014-12-12 | 2017-08-24 | Intel Corporation | Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction |
| CN105471787A (zh) * | 2015-11-23 | 2016-04-06 | 硅谷数模半导体（北京）有限公司 | 信号采样处理方法和系统 |
| CN105577592A (zh) * | 2015-12-31 | 2016-05-11 | 浪潮(北京)电子信息产业有限公司 | 一种ctle值遍历优化方法及装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107832175A (zh) * | 2017-11-16 | 2018-03-23 | 郑州云海信息技术有限公司 | 一种sata ctle调优的方法 |
| CN109542503A (zh) * | 2018-11-06 | 2019-03-29 | 郑州云海信息技术有限公司 | 一种优化存储链路兼容性的方法及系统 |
| CN109542503B (zh) * | 2018-11-06 | 2022-02-18 | 郑州云海信息技术有限公司 | 一种优化存储链路兼容性的方法及系统 |
| CN109669893A (zh) * | 2018-12-10 | 2019-04-23 | 广东浪潮大数据研究有限公司 | 一种ctle参数的自动配置方法及系统 |
| CN110377971A (zh) * | 2019-06-27 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种芯片驱动eq值最优值确定方法及装置 |
| CN110377971B (zh) * | 2019-06-27 | 2022-07-08 | 苏州浪潮智能科技有限公司 | 一种芯片驱动eq值最优值确定方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107608836B (zh) | 2020-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107608836A (zh) | 一种sata链路最优值调整的测试方法 | |
| JP4843800B2 (ja) | 信号伝送装置及び方法 | |
| US7903746B2 (en) | Calibrating parameters in a storage subsystem with wide ports | |
| CN104583988B (zh) | 用于降低互连中的信号失真的装置和方法 | |
| US9923740B2 (en) | System aware transmitter adaptation for high speed serial interfaces | |
| KR20140052920A (ko) | 조절 가능한 유한 임펄스 응답 송신기 | |
| JP5407226B2 (ja) | 信号伝送システム評価装置、信号伝送システム評価プログラム、信号伝送システム設計方法 | |
| JP6691284B2 (ja) | 情報処理装置、ストレージシステムおよび通信制御プログラム | |
| JP5833132B2 (ja) | ２つの電子装置間の信号伝送のマッチング方法及びコンピュータシステムと周辺装置を有する装置 | |
| EP2991234A1 (en) | Method, apparatus, and system for configuring high-speed serial bus parameter | |
| CN107807867A (zh) | 测试通信链路稳定性的方法及装置 | |
| US8331431B2 (en) | Signal transmission apparatus and method of controlling the apparatus | |
| US10298420B1 (en) | System and method to enhance feed-forward equalization in a high-speed serial interface | |
| US6898746B2 (en) | Method of and apparatus for testing a serial differential/mixed signal device | |
| CN109165046A (zh) | 一种板载sata参数优化方法及装置 | |
| CN106021151A (zh) | 一种信号增强板、信号增强方法以及系统 | |
| US9928325B2 (en) | Information processing device and waveform verification method | |
| US7299380B2 (en) | Testing a receiver connected to a reference voltage signal | |
| CN114492291B (zh) | 高速串行链路的设计方法、装置、电子设备及存储介质 | |
| CN112350785B (zh) | 一种检验serdes通信链路性能的方法及系统 | |
| US8368419B2 (en) | Assessment of on-chip circuit based on eye-pattern asymmetry | |
| US10698855B1 (en) | Differential pair contact resistance asymmetry compensation system | |
| CN109542658A (zh) | 一种基于sas3.0的信号眼图偏移纠正方法与系统 | |
| US8018992B2 (en) | Performing adaptive external equalization | |
| US11757685B1 (en) | System level optimization for training a high-speed data communication interface |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200724 Address after: 215100 No. 1 Guanpu Road, Guoxiang Street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province Applicant after: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd. Address before: 450018 Henan province Zheng Dong New District of Zhengzhou City Xinyi Road No. 278 16 floor room 1601 Applicant before: ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |