CN115421928B - 减少芯片产生的电磁干扰的装置、方法和电子设备 - Google Patents
减少芯片产生的电磁干扰的装置、方法和电子设备 Download PDFInfo
- Publication number
- CN115421928B CN115421928B CN202211373465.2A CN202211373465A CN115421928B CN 115421928 B CN115421928 B CN 115421928B CN 202211373465 A CN202211373465 A CN 202211373465A CN 115421928 B CN115421928 B CN 115421928B
- Authority
- CN
- China
- Prior art keywords
- signal
- interface
- idle state
- idle
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000000737 periodic effect Effects 0.000 claims abstract description 42
- 238000012360 testing method Methods 0.000 claims description 25
- 230000005284 excitation Effects 0.000 claims description 17
- 238000004590 computer program Methods 0.000 claims description 15
- 238000001228 spectrum Methods 0.000 claims description 12
- 238000004458 analytical method Methods 0.000 claims description 6
- 230000005670 electromagnetic radiation Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000003595 spectral effect Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012942 design verification Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
本申请涉及电子线路技术领域,提供一种减少芯片产生的电磁干扰的装置、方法和电子设备。该装置包括:判断单元,其判断芯片的接口处于空闲状态;以及第一信号施加单元,其对处于所述空闲状态的所述接口施加空闲信号,其中,所述空闲信号具有至少两种码元。该装置在芯片的接口处于空闲状态时,对接口施加具有至少两种码元的空闲信号,因此,接口在空闲状态时不会被始终施加具有固定电平的信号,避免了接口在反复进入空闲状态时产生周期性码元,从而降低芯片的电磁干扰。
Description
技术领域
本申请涉及电子线路技术领域,尤其涉及减少芯片产生的电磁干扰的装置、方法和电子设备。
背景技术
芯片的接口用于传输信号。例如,接口处于非空闲状态时,芯片中的处理电路向接口施加待传输的数字信号或者通过接口读取外部的数字信号;当接口处于空闲(idle))状态时,接口被施加固定电平信号(例如,高电平信号),从而节省芯片的耗能。
应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
在芯片处于重负载模式的情况下,接口会反复进入短时空闲状态,由此,接口会被反复回到固定电平,比如高电平,从而使接口的电磁干扰变得较为严重。
例如,当芯片处于重负载模式时,接口的状态可以是“读-空闲-读-空闲-写-空闲-写-空闲……”,由此,接口会出现的数据流例如可能是:x1y1x1y1…,或者,xy11xy11xy11xy11等。在该数据流中,1表示空闲状态时施加在接口的高电平信号对应的码元,连续的1的数量可以由空闲状态的持续时间决定。此外,x和y表示接口进行读操作或写操作时在接口传输的信号的码元,该码元可以是1或者0,1表示高电平,0表示低电平。在该数据流中,一次读操作和一次写操作对应的码元的数量可以由该接口对应的协议来决定。
在上述的例子中,接口的数据流中会反复出现x1、y1或xy1等周期性码型(码型是指,一个或多个码元的组合形式),这样的周期性码型导致接口的数据流呈现一定的周期性,而这种时域上的周期性会导致信号在频域上的能量集中在某些频率点上,从而导致在这些频率点上的能量集中,产生较为严重的电磁干扰。
为了解决至少上述技术问题或类似的技术问题,本申请实施例提供一种减少芯片产生的电磁干扰的装置、方法和电子设备。该装置在芯片的接口处于空闲状态时,对接口施加具有至少两种码元的空闲信号,因此,接口在空闲状态时不会被始终施加具有固定电平的信号,避免了接口在反复进入空闲状态时产生周期性码元,从而降低芯片的电磁干扰。
本申请实施例提供一种减少芯片产生的电磁干扰的装置,所述装置包括:
判断单元,其判断芯片的接口处于空闲状态;以及
第一信号施加单元,其对处于所述空闲状态的所述接口施加空闲信号,其中,所述空闲信号具有至少两种码元。
本申请实施例还提供一种减少芯片产生的电磁干扰的方法,所述方法包括:
判断芯片的接口处于空闲状态;以及
对处于所述空闲状态的所述接口施加空闲信号,其中,所述空闲信号具有至少两种码元。
本申请实施例的有益效果在于:在芯片的接口处于空闲状态时,对接口施加具有至少两种码元的空闲信号,因此,接口在空闲状态时不会被始终施加具有固定电平的信号,避免了接口在反复进入空闲状态时产生周期性码元,从而降低芯片的电磁干扰。
参照后文的说明和附图,详细公开了本申请的特定实施方式,指明了本申请的原理可以被采用的方式。应该理解,本申请的实施方式在范围上并不因而受到限制。在所附权利要求的条款的范围内,本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用,与其它实施方式中的特征相组合,或替代其它实施方式中的特征。
应该强调,术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在,但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1是本申请的减少芯片产生的电磁干扰的装置的一个示意图;
图2是本申请的减少芯片产生的电磁干扰的方法的一个示意图;
图3是电子设备的一个示意图。
具体实施方式
参照附图,通过下面的说明书,本申请的前述以及其它特征将变得明显。在说明书和附图中,具体公开了本申请的特定实施方式,其表明了其中可以采用本申请的原则的部分实施方式,应了解的是,本申请不限于所描述的实施方式,相反,本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。下面结合附图对本申请的各种实施方式进行说明。这些实施方式只是示例性的,不是对本申请的限制。
在本申请实施例中,术语“第一”、“第二”、“上”、“下”等用于对不同元素从称谓上进行区分,但并不表示这些元素的空间排列或时间顺序等,这些元素不应被这些术语所限制。术语“和/或”包括相关联列出的术语的一种或多个中的任何一个和所有组合。术语“包含”、“包括”、“具有”等是指所陈述的特征、元素、元件或组件的存在,但并不排除存在或添加一个或多个其他特征、元素、元件或组件。
在本申请实施例中,单数形式“一”、“该”等包括复数形式,应广义地理解为“一种”或“一类”而并不是限定为“一个”的含义;此外术语“所述”应理解为既包括单数形式也包括复数形式,除非上下文另外明确指出。此外术语“根据”应理解为“至少部分根据……”,术语“基于”应理解为“至少部分基于……”,除非上下文另外明确指出。
第一方面的实施例
本申请第一方面的实施例提供一种减少芯片产生的电磁干扰的装置。
图1是本申请的减少芯片产生的电磁干扰的装置的一个示意图。
如图1所示,减少芯片产生的电磁干扰的装置100可以应用于芯片1,从而减少芯片1的产生的电磁干扰。其中,芯片1可以是数字芯片,芯片1的接口1A可以传输数字信号,例如,芯片1可以通过信号线将待发送的数字信号施加到接口1A,或者,通过接口1A接收到的来自芯片1外部的数字信号可以通过信号线传输给芯片1内部的其它单元。
如图1所示,减少芯片产生的电磁干扰的装置100包括:判断单元11和第一信号施加单元12。
在至少一个实施例中,判断单元11判断芯片1的接口1A是否处于空闲状态。例如,空闲状态是指:接口1A没有从芯片1的外部接收到(例如,读取)外来信号,或者,芯片1中没有待发送的信号施加到接口1A上。判断单元11进行判断的具体方法,可以参考相关技术。
判断单元11判断接口1A是否处于空闲状态,在判断为处于空闲状态时,第一信号施加单元12施加的空闲信号具有至少两种码元。该两种码元例如是1和0,其中,1表示高电平信号,0表示低电平信号。
通过第一方面的实施例,在芯片1的接口1A处于空闲状态时,对接口1A施加具有至少两种码元的空闲信号,因此,接口1A在空闲状态时不会被始终施加具有固定电平的信号,避免了接口1A在反复进入空闲状态时产生周期性码元,从而降低芯片1产生的电磁干扰。与之相对的是,在现有技术中,空闲状态的接口始终被施加高电平信号(即,固定的码元1),因此,接口在反复进入空闲状态时,接口的数据流中容易出现周期性码元,从而产生较强的电磁干扰。
在至少一个实施例中,在判断单元11判断为接口1A处于短时空闲状态的情况下,第一信号施加单元12向接口1A施加空闲信号。其中,短时空闲状态是指:空闲状态的持续时间小于阈值。例如,在判断单元11检测出空闲状态对应的码元个数小于预定值m时,判断为该空闲状态是短时空闲状态,否则判断为该空闲状态时长时空闲状态。
在该至少一个实施例中,第一信号施加单元12可以对处于短时空闲状态的接口1A施加空闲信号,从而避免短时空闲状态带来的较强的电磁干扰。对接口1A处于长时空闲状态的情况,可以由第一信号施加单元12或者其它单元向接口1A施加用于使芯片1节省功耗的信号(例如,固定的0或者1),这样,长时空闲状态下,接口1A上会出现若干连续的0或者1,这种连续的0或者1很难形成周期性码型或者其周期长度很长从而产生的电磁辐射影响较小。
本申请通过对短时空闲状态的接口施加具有至少两种码元的空闲信号,对长时空闲状态的接口施加使芯片节省功耗的信号,由此,既可以满足降低芯片的电磁辐射的要求,又能够满足节省芯片的功耗的要求。例如,上述的预定值m值越大,电磁辐射的降低效果越显著,m值越小,节省功耗的效果越显著。
在下面的说明中,以短时空闲状态为例对空闲信号进行说明,对应于“在判断为短时空闲状态时,向接口施加空闲信号”的情况。但是,本申请不限于此,该说明同样适用于“在判断为空闲状态(而不必是短时空闲状态)时,就施加该空闲信号”的情况,此时,短时空闲状态将被替换为空闲状态。
在至少一个实施例中,第一信号施加单元12所施加的空闲信号的码元可以在该至少两种码元中随机变化,例如,空闲信号可以是伪随机信号。由此,接口1A每次从非空闲状态(例如,读状态或写状态)返回到空闲状态(例如,短时空闲状态)时,接口1A的信号的码元是随机的,因此,接口在反复进入空闲状态时,接口1A的数据流中出现周期性码元的概率降低。
例如,接口1A的空闲状态(例如,短时空闲状态)可以是“读-空闲-读-空闲-写-空闲-写-空闲……”,由此,接口1A会出现的数据流例如可能是:x1y0x0y1…,或者,xy01xy00xy10xy01等。可见,接口1A的数据流中出现周期性码元的概率降低。
在至少另一个实施例中,第一信号施加单元12所施加的空闲信号的码元与该空闲状态(例如,短时空闲状态)前在接口1A中传输的最后一个信号的码元相同,也就是说,当空闲状态(例如,短时空闲状态)前读或写的最后一个信号的码元为0时,该空闲状态(例如,短时空闲状态)下接口1A被施加的空闲信号为0,当空闲状态(例如,短时空闲状态)前读或写的最后一个信号的码元为1时,该空闲状态下接口1A被施加的空闲信号为1。由此,空闲状态(例如,短时空闲状态)下接口1A的码元能够与空闲状态(例如,短时空闲状态)前的最后一个码元保持一致,从而降低了在接口1A上出现周期性码型的概率。
例如,接口1A的空闲状态(例如,短时空闲状态)可以是“读-空闲-读-空闲-写-空闲-写-空闲……”,由此,接口1A会出现的数据流例如可能是:x(x)y(y)x(x)y(y)…,或者,xy(yy)yx(xx)xy(yy)yx(xx)等。其中,括号中的x或y表示空闲信号的码元。可见,接口1A的数据流中出现周期性码元的概率降低。
如图1所示,在至少一个实施例中,减少芯片产生的电磁干扰的装置100还可以包括测试单元13。
测试单元13可以对基于激励信号在接口1A上生成的测试信号进行时频分析,得到该测试信号的频谱信息,并且,根据该频谱信息判断该接口1A是否满足预定的电磁干扰(EMI)要求。
在本申请中,该激励信号可以是施加在实际的芯片1上的真实的电信号,由此,该测试信号是接口1A产生的真实信号。此外,本申请不限于此,也可以在芯片1的设计验证阶段,对设计验证时的仿真模块(例如,基于寄存器传输级RTL编程语言的仿真模块)输入该激励信号,使该仿真模块基于芯片1的电路结构,模拟接口1A上生成的信号,作为该测试信号。
该激励信号可以包括如下激励信号中的至少一种:
芯片的内建自我测试(Built In Self Test)激励信号,该激励信号针对芯片的某些预定功能而设置,例如,测试内存(memory)的MBIST激励信号;
周期性激励信号,该周期性激励信号可以用于直接模拟电磁干扰实测场景中最坏(worse)情况下产生周期性码元等情况,例如,针对内存(memory)的DQ 线,可以采用一个时间段(例如,一个burst)内用0x5555,0xAAAA,0x3333和0xCCCC作为激励信号进行重复读写,从而生成测试信号;
随机状态下的数据流的激励信号,该激励信号能够用于模拟该芯片在日常使用场景中的随机状态下输出信号的逻辑位变化情况,例如,该激励信号可以模拟允许空闲(idle),允许满负荷运作等随机状态。
关于上述各激励信号的说明,可以参考相关技术。
在本申请中,可以输入上述激励信号中的任一种,或者先后输入任意两种,或者先后输入上述三种激励信号,由此,能够针对该接口在各种工作模式下对应的测试信号进行模拟。此外,本申请可以不限于此,输入的激励信号也可以是其它类型。
在至少一个实施例中,测试单元13进行的时频分析例如可以是傅里叶变换等。通过时频分析所获得的频谱信息(即,电磁辐射信息)例如可以是:信号在频域的功率谱密度(Power Spectral Density,PSD),功率谱密度用于表示信号在不同频点的功率密度。此外,频谱信息也可以是用来反映电磁干扰程度的其它信息,本申请不限于功率谱密度。
测试单元13可以对获取的频谱信息进行分析,判断接口1A是否满足预定的电磁干扰(EMI)要求。例如,测试单元13可以根据频谱信息分析频域的功率谱密度,判断其中是否存在离散的尖峰频率辐射点:如果不存在离散的尖峰频率辐射点,则判断为该电磁辐射信息满足预定的电磁干扰要求;如果存在离散的尖峰频率辐射点,可以进一步分析该离散的尖峰频率辐射点,比如,将该离散的尖峰频率辐射点的幅度(即,功率密度)与该芯片的上一代芯片的输出信号的频谱信息作比较,如果该幅度低于或等于上一代芯片的输出信号的频谱信息中同一频率辐射点的幅度,则判断为该芯片满足预定的电磁干扰要求,否则,则判断为该电磁辐射信息不满足预定的电磁干扰要求,又比如,可以将该离散的尖峰频率辐射点的幅度(即,功率密度)与预设的阈值作比较,如果该幅度低于或等于预设的阈值,则判断为该电磁辐射信息满足预定的电磁干扰要求,否则,则判断为该芯片不满足预定的电磁干扰要求。
如图1所示,减少芯片产生的电磁干扰的装置100还可以包括第二信号施加单元14。
在接口1A处于非空闲状态时,第二信号施加单元14可以向接口1A传输的信号中插入随机码元。
在非空闲状态下,接口1A传输的信号中有可能具有周期性码元。例如,接口1A的一路信号为01010101,其中,01周期性地出现,0表示低电平,1表示高电平,因此,该段信号具有周期性码元,01表示一组周期性码元,该一组周期性码元具有2个码元;又例如,一段信号中各比特的数据为xy01xy01xy01xy01,其中,x是0或1,y是0或1,xy01周期性地出现,因此,该段信号具有周期性码元,xy01表示一组周期性码元,该一组周期性码元具有4个码元;再例如,一段信号中各比特的数据为001000101110,其中,不存在周期性出现的码元,所以,该段信号不具有周期性码元。当接口的信号具有周期性码元时,会产生较强的电磁辐射。
在至少一个实施例中,第二信号施加单元14可以向接口1A传输的具有周期性码元的信号中插入该随机码元,由此,能够打乱周期性码元的周期性,从而降低接口的电磁辐射。
例如,在接口1A传输的信号中具有周期性码元,一组周期性码元中具有T个码元,第二信号施加单元14可以每隔R组该周期性码元插入W组随机码元,其中,该一组随机码元中可以包括S个码元,R、S、T、W均为自然数,S可以等于T或者S小于T或者S大于T。其中,S越大,电磁辐射的降低效果越显著;W越大,电磁辐射的降低效果越显著;R越小,电磁辐射的降低效果越显著。
在一个实例中,例如,在高清多媒体接口(HDMI)和数字视频接口(DVI)等视频接口使用的最小化传输差分信号传输技术(TMDS)中,在消隐期(Blanking Period)会传输四组固定的周期性码元0010101011,1101010100,0010101010,1101010101分别代表四种状态00,01,10,11来同步行场信息;各组周期性码元含有充分的01变换并且在消隐期内是不间断地循环发送,所以,这些周期性码元带来了极大的电磁干扰。比如接口在传输0010101011时,传输链路上的数据流为0010101011 0010101011 0010101011…,当第二信号施加单元14向其中插入随机码元时,如果R和W都取1,则传输链路上的数据流成为0010101011xyzabcdefg0010101011xyazbacdefg,测试后发现,电磁辐射改善了5个分贝(dB),如果将R取1,W取3,电磁辐射将改善11个分贝(dB)。
在本申请中,可以在测试单元13判断为接口1A不满足预定的电磁干扰(EMI)要求的情况下,第二信号施加单元14才向非空闲状态下的接口1A传输的信号中插入随机码元。此外,在测试单元13判断为接口1A满足预定的电磁干扰(EMI)要求的情况下,第二信号施加单元14可以不向接口1A传输的信号中插入随机码元。
在本申请的至少一个实施例中,判断单元11、第一信号施加单元12和第二信号施加单元14中的至少一者可以是芯片1的一部分。
例如,在芯片1的前端设计阶段,使用寄存器传输级(RTL,Register TransferLevel)等硬件描叙语言(例如,VHDL/Verilog/System Verilog等)来对具有判断单元11、第一信号施加单元12和第二信号施加单元14中的至少一者的芯片1的电路进行描述并进行逻辑综合,从而设计该芯片1。
此外,本申请不限于此,判断单元11、第一信号施加单元12和第二信号施加单元14中的至少一者可以独立于芯片1的电路单元或模块。
通过第一方面的实施例,在芯片1的接口1A处于短时空闲状态时,对接口1A施加具有至少两种码元的空闲信号,因此,接口1A在短时空闲状态时不会被始终施加具有固定电平的信号,避免了接口1A在反复进入短时空闲状态时产生周期性码元,从而降低芯片1产生的电磁干扰;此外,通过对非空闲状态下接口传输的信号中插入随机码元,能够进一步降低芯片1产生的电磁干扰。
第二方面的实施例
本申请第二方面的实施例提供一种减少芯片产生的电磁干扰的方法,与第一方面的实施例的减少芯片产生的电磁干扰的装置对应。该减少芯片产生的电磁干扰的方法应用于芯片。
图2是本申请第二方面的实施例的减少芯片产生的电磁干扰的方法的一个示意图。如图2所示,该减少芯片产生的电磁干扰的方法包括:
操作21、判断芯片的接口处于空闲状态;以及
操作22、对处于所述空闲状态的所述接口施加空闲信号。
在操作22的至少一个实施例中,空闲信号的码元在至少两种码元中随机变化。
在操作22的至少另一个实施例中,空闲信号的码元与所述空闲状态前在所述接口中传输的最后一个信号的码元相同。
在至少一个实施例中,在操作21判断出的空闲状态的持续时间小于阈值的情况下(即,空闲状态为短时空闲状态),操作22对处于该空闲状态(即,短时空闲状态)的接口施加该空闲信号。
如图2所示,该减少芯片产生的电磁干扰的方法还包括:
操作23、对基于激励信号在所述接口上生成的测试信号进行时频分析,得到所述测试信号的频谱信息;以及
操作24、根据所述频谱信息判断所述接口是否满足预定的电磁干扰要求。
如图2所示,该减少芯片产生的电磁干扰的方法还包括:
操作25、在该接口不满足所述预定的电磁干扰要求的情况下,在所述接口处于非空闲状态时,向所述接口传输的信号中插入随机码元。
在操作25中,向接口传输的具有周期性码元的信号中插入所述随机码元,其中,在具有所述周期性码元的所述信号中,每隔R组所述周期性码元插入至少一组所述随机码元,其中,R为自然数。
其中,一组随机码元的长度大于或等于一组所述周期性码元的长度。
通过第二方面的实施例,在芯片1的接口1A处于空闲状态时,对接口1A施加具有至少两种码元的空闲信号,因此,接口1A在空闲状态时不会被始终施加具有固定电平的信号,避免了接口1A在反复进入空闲状态时产生周期性码元,从而降低芯片1产生的电磁干扰;此外,通过对非空闲状态下接口传输的信号中插入随机码元,能够进一步降低芯片1产生的电磁干扰。
第三方面的实施例
第三方面的实施例提供一种电子设备,该电子设备具有第一方面的实施例所述的减少芯片产生的电磁干扰的装置100。
该电子设备例如可以是计算机、服务器、工作站、膝上型计算机、智能手机,等等;但本申请实施例不限于此。
图3是电子设备的一个示意图。如图3所示,电子设备300可以包括:处理器(例如中央处理器CPU)310和存储器320;存储器320耦合到中央处理器310。其中该存储器320可存储各种数据;此外还存储信息处理的程序321,并且在处理器310的控制下执行该程序321。
在一些实施例中,减少芯片产生的电磁干扰的装置100的功能被集成到处理器310中实现。其中,处理器310被配置为实现如第二方面的实施例所述的方法。
在一些实施例中,减少芯片产生的电磁干扰的装置100与处理器310分开配置,例如可以将减少芯片产生的电磁干扰的装置100配置为与处理器310连接的芯片,通过处理器310的控制来实现减少芯片产生的电磁干扰的装置100的功能。
此外,如图3所示,电子设备300还可以包括:输入输出(I/O)设备330和显示器340等;其中,上述部件的功能与现有技术类似,此处不再赘述。值得注意的是,电子设备300也并不是必须要包括图3中所示的所有部件;此外,电子设备300还可以包括图3中没有示出的部件,可以参考相关技术。
本申请的实施例还提供一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现第二方面的实施例中的方法。
本申请的实施例还提供一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现第二方面的实施例中的方法。
本申请的实施例还提供一种计算机程序产品,所述计算机程序产品包括计算机程序,所述计算机程序被处理器执行时实现第二方面的实施例中的方法。
本申请各实施例的技术方案中对数据的获取、存储、使用、处理等均符合国家法律法规的相关规定。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完图全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述的具体实施例,对本申请的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本申请的具体实施例而已,并不用于限定本申请的保护范围,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (16)
1.一种减少芯片产生的电磁干扰的方法,其特征在于,所述方法包括:
判断芯片的接口处于空闲状态;以及
对处于所述空闲状态的所述接口施加空闲信号,
其中,所述空闲信号具有至少两种码元,
在所述空闲状态下:
在所述空闲状态的持续时间小于阈值的情况下,对处于所述空闲状态的所述接口施加所述空闲信号;并且
在所述空闲状态的持续时间不小于所述阈值的情况下,对处于所述空闲状态的所述接口施加具有固定码元的信号。
2.如权利要求1所述的方法,其特征在于,
所述空闲信号的码元在所述至少两种码元中随机变化。
3.如权利要求1所述的方法,其特征在于,
所述空闲信号的码元与所述空闲状态前在所述接口中传输的最后一个信号的码元相同。
4.如权利要求1所述的方法,其特征在于,所述方法还包括:
对基于激励信号在所述接口上生成的测试信号进行时频分析,得到所述测试信号的频谱信息;以及
根据所述频谱信息判断所述接口是否满足预定的电磁干扰(EMI)要求。
5.如权利要求4所述的方法,其特征在于,所述方法还包括:
在所述接口不满足所述预定的电磁干扰(EMI)要求的情况下,在所述接口处于非空闲状态时,向所述接口传输的信号中插入随机码元。
6.如权利要求5所述的方法,其特征在于,
向所述接口传输的具有周期性码元的信号中插入所述随机码元,
其中,在具有所述周期性码元的所述信号中,
每隔R组所述周期性码元插入至少一组所述随机码元,其中,R为自然数。
7.如权利要求6所述的方法,其特征在于,
一组所述随机码元的长度大于或等于一组所述周期性码元的长度。
8.一种减少芯片产生的电磁干扰的装置,其特征在于,所述装置包括:
判断单元,其判断芯片的接口处于空闲状态;以及
第一信号施加单元,其对处于所述空闲状态的所述接口施加空闲信号,
其中,
所述空闲信号具有至少两种码元,
在所述空闲状态下:
在所述空闲状态的持续时间小于阈值的情况下,所述第一信号施加单元对处于所述空闲状态的所述接口施加所述空闲信号;并且
在所述空闲状态的持续时间不小于所述阈值的情况下,所述第一信号施加单元对处于所述空闲状态的所述接口施加具有固定码元的信号。
9.如权利要求8所述的装置,其特征在于,
所述空闲信号的码元在所述至少两种码元中随机变化。
10.如权利要求8所述的装置,其特征在于,
所述空闲信号的码元与所述空闲状态前在所述接口中传输的最后一个信号的码元相同。
11.如权利要求8所述的装置,其特征在于,所述装置还包括测试单元:
所述测试单元对基于激励信号在所述接口上生成的测试信号进行时频分析,得到所述测试信号的频谱信息,并且,根据所述频谱信息判断所述接口是否满足预定的电磁干扰(EMI)要求。
12.如权利要求11所述的装置,其特征在于,所述装置还包括第二信号施加单元,
在所述接口处于非空闲状态时,所述第二信号施加单元向所述接口传输的信号中插入随机码元。
13.如权利要求12所述的装置,其特征在于,
所述第二信号施加单元向所述接口传输的具有周期性码元的信号中插入所述随机码元,
其中,在具有所述周期性码元的信号中,
每隔R组所述周期性码元插入至少一组所述随机码元,其中,R为自然数。
14.如权利要求13所述的装置,其特征在于,
一组所述随机码元的长度大于或等于一组所述周期性码元的长度。
15.一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求1至7中的任一项所述的方法。
16.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现权利要求1至7中的任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211373465.2A CN115421928B (zh) | 2022-11-04 | 2022-11-04 | 减少芯片产生的电磁干扰的装置、方法和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211373465.2A CN115421928B (zh) | 2022-11-04 | 2022-11-04 | 减少芯片产生的电磁干扰的装置、方法和电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115421928A CN115421928A (zh) | 2022-12-02 |
CN115421928B true CN115421928B (zh) | 2023-01-31 |
Family
ID=84207198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211373465.2A Active CN115421928B (zh) | 2022-11-04 | 2022-11-04 | 减少芯片产生的电磁干扰的装置、方法和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115421928B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1234707A (zh) * | 1998-04-07 | 1999-11-10 | 日本电气株式会社 | 移动通信系统、通信控制方法、及其所用基站和移动台 |
CN114578719A (zh) * | 2020-11-30 | 2022-06-03 | 无锡小天鹅电器有限公司 | 一种抗干扰方法、装置、设备及计算机可读存储介质 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5608755A (en) * | 1994-10-14 | 1997-03-04 | Rakib; Selim | Method and apparatus for implementing carrierless amplitude/phase encoding in a network |
JP5657242B2 (ja) * | 2009-12-09 | 2015-01-21 | 株式会社東芝 | 半導体装置及びメモリシステム |
CN103346804B (zh) * | 2013-07-30 | 2016-12-28 | 哈尔滨工业大学 | 基于fpga的irig-b码编码译码系统及其编码译码方法 |
CN108631898B (zh) * | 2018-04-17 | 2019-04-09 | 孙驰 | 一种光纤串行数据通信方法 |
CN112738259A (zh) * | 2020-12-31 | 2021-04-30 | 广州航天海特系统工程有限公司 | 一种以太网数据传输方法、装置、设备及存储介质 |
-
2022
- 2022-11-04 CN CN202211373465.2A patent/CN115421928B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1234707A (zh) * | 1998-04-07 | 1999-11-10 | 日本电气株式会社 | 移动通信系统、通信控制方法、及其所用基站和移动台 |
CN114578719A (zh) * | 2020-11-30 | 2022-06-03 | 无锡小天鹅电器有限公司 | 一种抗干扰方法、装置、设备及计算机可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN115421928A (zh) | 2022-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102222420B1 (ko) | 메모리 물리 계층 인터페이스를 훈련하기 위한 통합 제어기 | |
KR101758175B1 (ko) | 메모리 컨트롤러를 사용하는 로버스트한 메모리 링크 테스팅 | |
US8365133B2 (en) | Testing apparatus, testing method, and program | |
US9330031B2 (en) | System and method for calibration of serial links using a serial-to-parallel loopback | |
KR100780962B1 (ko) | 다이나믹 odt 모드 테스트 방법 및 그 방법을 사용하는odt 모드 테스트 회로 | |
US20080133155A1 (en) | Method and apparatus to generate circuit energy models with multiple clock gating inputs | |
US7596730B2 (en) | Test method, test system and assist board | |
US5323401A (en) | Optimization of test stimulus verification | |
US5826061A (en) | System and method for modeling metastable state machine behavior | |
US11929902B2 (en) | PCIe signal bandwidth determining method, apparatus and device | |
CN113014339A (zh) | PCIe外插卡接收通道的质量测试方法、装置及设备 | |
CN108957301B (zh) | 用于可测试芯片的测试方法、装置及可测试芯片内置电路 | |
CN108120917B (zh) | 测试时钟电路确定方法及装置 | |
CN103809112A (zh) | 从命令行测试集成电路的系统、方法和计算机程序产品 | |
CN115421928B (zh) | 减少芯片产生的电磁干扰的装置、方法和电子设备 | |
TWI682184B (zh) | 單一可現場規劃閘陣列中多排組數位刺激響應之技術 | |
US6505149B1 (en) | Method and system for verifying a source-synchronous communication interface of a device | |
US7840924B2 (en) | Apparatus, method, and program for verifying logic circuit operating with multiple clock signals | |
EP2772861A1 (en) | Semiconductor test device and semiconductor test method | |
CN117112447A (zh) | 一种数据传输方法、装置、电子设备及可读存储介质 | |
KR19990066413A (ko) | 고속 테스트 기능의 램버스 주문형 집적 회로 및그를 이용한테스트 방법 | |
CN105871358B (zh) | 展频时脉产生方法及装置 | |
US6879927B1 (en) | Communication interface for virtual IC tester | |
US20060080054A1 (en) | System and method for generating jitter analysis diagrams | |
CN115510784B (zh) | 芯片的电磁干扰分析方法及其装置、电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |