CN113014339B

CN113014339B - PCIe外插卡接收通道的质量测试方法、装置及设备

Info

Publication number: CN113014339B
Application number: CN202110192785.7A
Authority: CN
Inventors: 刘铁军; 张晶威; 韩大峰
Original assignee: Shandong Yingxin Computer Technology Co Ltd
Current assignee: Shandong Yingxin Computer Technology Co Ltd
Priority date: 2021-02-20
Filing date: 2021-02-20
Publication date: 2022-12-09
Anticipated expiration: 2041-02-20
Also published as: CN113014339A

Abstract

本发明公开了一种PCIe外插卡接收通道的质量测试方法、装置、设备及计算机可读存储介质，通过移除待测PCIe外插卡的接收通道的接收端处连接的PCIe设备，而将接收通道的接收端连接对地端接电阻，继而利用信号发生设备向待测PCIe外插卡的接收通道的发送端发送PCIe测试码型后，利用高速示波器获取接收通道的接收端的第一信号波形，根据PCIe测试码型和第一信号波形分析得到接收通道的质量测试结果，从而无需PCIe设备实现信号回环，消除了PCIe设备故障对PCIe外插卡接收通道质量测试的影响，实现了对PCIe外插卡接收通道有针对性的质量检测。

Description

PCIe外插卡接收通道的质量测试方法、装置及设备

技术领域

本发明涉及PCIe信号测试技术领域，特别是涉及一种PCIe外插卡接收通道的质量测试方法、装置、设备及计算机可读存储介质。

背景技术

PCIe(peripheral component interconnect express)是一种高带宽串行点对点计算机扩展总线，被广泛的应用于计算机的IO扩展领域。由于采用了点对点的差分串行方式，相对于并行总线来说，PCIe总线可以提供更高的传输速率。计算机外设中有高速数据传输需求的设备大多采用了PCIe的接口形式，如显卡、网卡、数据采集卡和FPGA加速卡等。而这些PCIe设备通过PCIe外插卡(Add-in Card)连接到主板(System Board)。

对于PCIe中高速信号的测试，PCIe协会的测试规范中(PCI ExpressArchitecture PHY Test Specification)定义了的标准的一致性测试方法。其中对PCIe外插卡和主板的质量测试需要采用不同的方法和标准。其中，在对PCIe外插卡的接收通道(Layout)进行质量测试时，是通过信号发生器产生PRBS(伪随机比特序列)码型发送至待测PCIe外插卡的接收通道，通过PCIe一致性测试夹具(可选Compliance Base Board(CBB)或Compliance Load Board(CLB))连接待测PCIe外插卡接收通道的接收端和信号发生器的接收端，从而利用待测PCIe外插卡上连接的PCIe设备内部的回环模式(loopback)，信号发生器对比发送端和接收端的码型，计算误码率，实现待测PCIe外插卡接收通道的质量检测。

上述测试方法可以同时测得PCIe外插卡接收通道的质量和PCIe外插卡上连接的PCIe设备接收端的信号处理能力，但是当测得故障时，无法定位故障是出现在PCIe外插卡的接收通道还是出在PCIe设备的接收端。

发明内容

本发明的目的是提供一种PCIe外插卡接收通道的质量测试方法、装置、设备及计算机可读存储介质，用于实现针对PCIe外插卡接收通道的质量检测。

为解决上述技术问题，本发明提供一种PCIe外插卡接收通道的质量测试方法，包括：

利用信号发生设备向待测PCIe外插卡的接收通道的发送端发送PCIe测试码型；

利用高速示波器获取所述接收通道的接收端的第一信号波形；

根据所述PCIe测试码型和所述第一信号波形分析得到所述接收通道的质量测试结果；

其中，所述接收通道的接收端未连接PCIe设备，且所述接收通道的接收端连接对地端接电阻；所述第一信号波形包括时钟信号波形和差分数据信号波形。

可选的，所述信号发生设备具体为主板。

可选的，所述利用信号发生设备向待测PCIe外插卡的接收通道的发送端发送PCIe测试码型，具体为：

利用所述信号发生设备向所述接收通道的发送端分别发送多种PCIe测试码型。

可选的，所述根据所述PCIe测试码型和所述第一信号波形分析得到所述接收通道的质量测试结果，具体为：

当所述第一信号波形通过至少一个所述PCIe测试码型的测试时，确定所述接收通道的质量测试结果为合格，否则确定所述接收通道的质量测试结果为不合格。

可选的，所述对地端接电阻具体为50欧姆的对地端接电阻。

可选的，所述根据所述PCIe测试码型和所述第一信号波形分析得到所述接收通道的质量测试结果，具体包括：

调用SIG-Test软件分析得到所述第一信号波形的波形参数；

将所述第一信号波形的波形参数与所述PCIe测试码型的波形参数进行对比，得到所述第一信号波形和所述PCIe测试码型的波形的相似度；

若所述相似度大于等于预设阈值，则确定所述接收通道的质量测试结果为合格；

若所述相似度小于预设阈值，则确定所述接收通道的质量测试结果为不合格；

其中，所述波形参数包括波形的眼宽和波形的眼高。

可选的，还包括：

所述接收通道的质量测试结果为不合格时，依次获取所述接收通道的各转接点处的第二信号波形；

根据所述PCIe测试码型和所述第二信号波形分析定位所述接收通道的故障点。

为解决上述技术问题，本发明还提供一种PCIe外插卡接收通道的质量测试装置，包括：

发送单元，用于利用信号发生设备向待测PCIe外插卡的接收通道的发送端发送PCIe测试码型；

第一获取单元，用于获取所述接收通道的接收端的第一信号波形；

第一分析单元，用于根据所述PCIe测试码型和所述第一信号波形分析得到所述接收通道的质量测试结果；

为解决上述技术问题，本发明还提供一种PCIe外插卡接收通道的质量测试设备，包括：

存储器，用于存储指令，所述指令包括上述任意一项所述PCIe外插卡接收通道的质量测试方法的步骤；

处理器，用于执行所述指令。

为解决上述技术问题，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意一项所述PCIe外插卡接收通道的质量测试方法的步骤。

本发明所提供的PCIe外插卡接收通道的质量测试方法，通过移除待测PCIe外插卡的接收通道的接收端处连接的PCIe设备，而将接收通道的接收端连接对地端接电阻，继而利用信号发生设备向待测PCIe外插卡的接收通道的发送端发送PCIe测试码型后，利用高速示波器获取接收通道的接收端的第一信号波形，根据PCIe测试码型和第一信号波形分析得到接收通道的质量测试结果，从而无需PCIe设备实现信号回环，消除了PCIe设备故障对PCIe外插卡接收通道质量测试的影响，实现了对PCIe外插卡接收通道有针对性的质量检测。

本发明还提供了一种PCIe外插卡接收通道的质量测试装置、设备及计算机可读存储介质，具有上述有益效果，在此不再赘述。

附图说明

为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种PCIe外插卡接收通道的质量测试方法的流程图；

图2为本发明实施例提供的一种PCIe外插卡接收通道的质量测试装置的结构示意图；

图3为本发明实施例提供的一种PCIe外插卡接收通道的质量测试设备的结构示意图。

具体实施方式

本发明的核心是提供一种PCIe外插卡接收通道的质量测试方法、装置、设备及计算机可读存储介质，用于实现针对PCIe外插卡接收通道的质量检测。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的一种PCIe外插卡接收通道的质量测试方法的流程图。

如图1所示，本发明实施例提供的PCIe外插卡接收通道的质量测试方法包括：

S101：利用信号发生设备向待测PCIe外插卡的接收通道的发送端发送PCIe测试码型。

S102：利用高速示波器获取接收通道的接收端的第一信号波形。

S103：根据PCIe测试码型和第一信号波形分析得到接收通道的质量测试结果。

其中，接收通道的接收端未连接PCIe设备，且接收通道的接收端连接对地端接电阻；第一信号波形包括时钟信号波形和差分数据信号波形。

在具体实施中，将待测PCIe外插卡的接收通道的接收端处的PCIe设备(通常是一颗BGA封装的芯片)移除，在空出来的PCB焊盘中，将接收通道的所有PCIe接收引脚焊接对地端接电阻。对地端接电阻可以采用50欧姆的对地端接电阻。待测PCIe外插卡的接收通道为差分数据通道，而时钟信号来源于信号发生设备，在测试时仅将差分数据引脚连接对地端接电阻，而将时钟信号波形和差分数据信号波形同时导出以进行检测。本发明实施例提供的PCIe外插卡接收通道的质量测试方法可以基于测试主机实现，通过测试主机连接信号发生设备和高速示波器，在连接好测试主机、信号发生设备、高速示波器和待测PCIe外插卡后，通过在测试主机上运行预先编写的测试脚本实现自动化测试。

对于步骤S101来说，信号发生设备可以采用信号发生器，也可以采用主板。可以理解的是，利用主板作为信号发生设备，可以模拟待测PCIe外插卡的实际应用场景，有利于得到更准确的测试结果。

步骤S101具体可以为：利用信号发生设备向接收通道的发送端分别发送多种PCIe测试码型。例如，PCIe测试码型具体可以包括PCIe Gen1码型、PCIe Gen2码型和PCIe Gen3码型。

对于步骤S102来说，将待测PCIe外插卡接收通道的接收端的差分数据引脚和时钟引脚连接到高速示波器，从而通过高速示波器获取待测PCIe外插卡接收通道第一信号波形，该第一信号波形包括时钟信号波形和差分数据信号波形。具体来说，是逐次将待测PCIe外插卡接收通道的接收端的时钟引脚REFCLK以及差分数据引脚PCIE_RX_DP/DN<0-15>中的一组差分数据信号接入高速示波器，分别获取各差分数据通道的第一信号波形。

若采用多种PCIe测试码型对待测PCIe外插卡接收通道进行测试，则步骤S103具体为：

当第一信号波形通过至少一个PCIe测试码型的测试时，确定接收通道的质量测试结果为合格，否则确定接收通道的质量测试结果为不合格。

步骤S103具体可以包括：

调用SIG-Test软件分析得到第一信号波形的波形参数；

将第一信号波形的波形参数与PCIe测试码型的波形参数进行对比，得到第一信号波形和PCIe测试码型的波形的相似度；

若相似度大于等于预设阈值，则确定接收通道的质量测试结果为合格；

若相似度小于预设阈值，则确定接收通道的质量测试结果为不合格；

其中，波形参数包括波形的眼宽和波形的眼高。

本发明实施例提供的PCIe外插卡接收通道的质量测试方法，通过移除待测PCIe外插卡的接收通道的接收端处连接的PCIe设备，而将接收通道的接收端连接对地端接电阻，继而利用信号发生设备向待测PCIe外插卡的接收通道的发送端发送PCIe测试码型后，利用高速示波器获取接收通道的接收端的第一信号波形，根据PCIe测试码型和第一信号波形分析得到接收通道的质量测试结果，从而无需PCIe设备实现信号回环，消除了PCIe设备故障对PCIe外插卡接收通道质量测试的影响，实现了对PCIe外插卡接收通道有针对性的质量检测。

在上述实施例的基础上，本发明实施例提供的PCIe外插卡接收通道的质量测试方法还可以包括：

接收通道的质量测试结果为不合格时，依次获取接收通道的各转接点处的第二信号波形；

根据PCIe测试码型和第二信号波形分析定位接收通道的故障点。

在实际应用中，当确定接收通道的质量测试结果为不合格时，可以通过依次获取接收通道的各转接点处的第二信号波形，根据PCIe测试码型和第二信号波形分析各第二信号波形的信号质量的方式定位接收通道的故障点，信号发生设备发送PCIe测试码型的方式和波形检测方式可以参考上述实施例。

上文详述了PCIe外插卡接收通道的质量测试方法对应的各个实施例，在此基础上，本发明还公开了与上述方法对应的PCIe外插卡接收通道的质量测试装置、设备及计算机可读存储介质。

图2为本发明实施例提供的一种PCIe外插卡接收通道的质量测试装置的结构示意图。

如图2所示，本发明实施例提供的PCIe外插卡接收通道的质量测试装置包括：

发送单元201，用于利用信号发生设备向待测PCIe外插卡的接收通道的发送端发送PCIe测试码型；

第一获取单元202，用于获取接收通道的接收端的第一信号波形；

第一分析单元203，用于根据PCIe测试码型和第一信号波形分析得到接收通道的质量测试结果；

进一步的，本发明实施例提供的PCIe外插卡接收通道的质量测试装置还可以包括：

第二获取单元，用于接收通道的质量测试结果为不合格时，依次获取接收通道的各转接点处的第二信号波形；

第二分析单元，用于根据PCIe测试码型和第二信号波形分析定位接收通道的故障点。

由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

如图3所示，本发明实施例提供的PCIe外插卡接收通道的质量测试设备包括：

存储器310，用于存储指令，所述指令包括上述任意一项实施例所述的PCIe外插卡接收通道的质量测试方法的步骤；

处理器320，用于执行所述指令。

其中，处理器320可以包括一个或多个处理核心，比如3核心处理器、8核心处理器等。处理器320可以采用数字信号处理DSP(Digital Signal Processing)、现场可编程门阵列FPGA(Field－Programmable Gate Array)、可编程逻辑阵列PLA(Programmable LogicArray)中的至少一种硬件形式来实现。处理器320也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器CPU(CentralProcessing Unit)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器320可以集成有图像处理器GPU(Graphics Processing Unit)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器320还可以包括人工智能AI(Artificial Intelligence)处理器，该AI处理器用于处理有关机器学习的计算操作。

存储器310可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器310还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器310至少用于存储以下计算机程序311，其中，该计算机程序311被处理器320加载并执行之后，能够实现前述任一实施例公开的PCIe外插卡接收通道的质量测试方法中的相关步骤。另外，存储器310所存储的资源还可以包括操作系统312和数据313等，存储方式可以是短暂存储或者永久存储。其中，操作系统312可以为Windows。数据313可以包括但不限于上述方法所涉及到的数据。

在一些实施例中，PCIe外插卡接收通道的质量测试设备还可包括有显示屏330、电源340、通信接口350、输入输出接口360、传感器370以及通信总线380。

本领域技术人员可以理解，图3中示出的结构并不构成对PCIe外插卡接收通道的质量测试设备的限定，可以包括比图示更多或更少的组件。

本申请实施例提供的PCIe外插卡接收通道的质量测试设备，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如上所述的PCIe外插卡接收通道的质量测试方法，效果同上。

需要说明的是，以上所描述的装置、设备实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本发明各个实施例所述方法的全部或部分步骤。

为此，本发明实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如PCIe外插卡接收通道的质量测试方法的步骤。

该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器ROM(Read-OnlyMemory)、随机存取存储器RAM(Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

本实施例中提供的计算机可读存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的PCIe外插卡接收通道的质量测试方法的步骤，效果同上。

以上对本发明所提供的一种PCIe外插卡接收通道的质量测试方法、装置、设备及计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、设备及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims

1.一种PCIe外插卡接收通道的质量测试方法，其特征在于，包括：

其中，所述接收通道的接收端未连接PCIe设备，且所述接收通道的接收端连接对地端接电阻；所述第一信号波形包括时钟信号波形和差分数据信号波形；

所述接收通道的接收端未连接PCIe设备，且所述接收通道的接收端连接对地端接电阻，具体为：将所述接收通道的接收端处的PCIe设备移除，在空出来的PCB焊盘中，将所述接收通道的所有PCIe接收引脚焊接对地端接电阻；

所述根据所述PCIe测试码型和所述第一信号波形分析得到所述接收通道的质量测试结果，具体包括：调用SIG-Test软件分析得到所述第一信号波形的波形参数；将所述第一信号波形的波形参数与所述PCIe测试码型的波形参数进行对比，得到所述第一信号波形和所述PCIe测试码型的波形的相似度；若所述相似度大于等于预设阈值，则确定所述接收通道的质量测试结果为合格；若所述相似度小于预设阈值，则确定所述接收通道的质量测试结果为不合格；其中，所述波形参数包括波形的眼宽和波形的眼高。

2.根据权利要求1所述的质量测试方法，其特征在于，所述信号发生设备具体为主板。

3.根据权利要求1所述的质量测试方法，其特征在于，所述利用信号发生设备向待测PCIe外插卡的接收通道的发送端发送PCIe测试码型，具体为：

4.根据权利要求3所述的质量测试方法，其特征在于，所述根据所述PCIe测试码型和所述第一信号波形分析得到所述接收通道的质量测试结果，具体为：

5.根据权利要求1所述的质量测试方法，其特征在于，所述对地端接电阻具体为50欧姆的对地端接电阻。

6.根据权利要求1所述的质量测试方法，其特征在于，还包括：

7.一种PCIe外插卡接收通道的质量测试装置，其特征在于，包括：

8.一种PCIe外插卡接收通道的质量测试设备，其特征在于，包括：

存储器，用于存储指令，所述指令包括权利要求1至6任意一项所述PCIe外插卡接收通道的质量测试方法的步骤；

处理器，用于执行所述指令。

9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至6任意一项所述PCIe外插卡接收通道的质量测试方法的步骤。