CN107844393A - 一种M．2 PCIe测试治具的速率切换方法 - Google Patents

一种M．2 PCIe测试治具的速率切换方法 Download PDF

Info

Publication number
CN107844393A
CN107844393A CN201711103705.6A CN201711103705A CN107844393A CN 107844393 A CN107844393 A CN 107844393A CN 201711103705 A CN201711103705 A CN 201711103705A CN 107844393 A CN107844393 A CN 107844393A
Authority
CN
China
Prior art keywords
pcie
signal
oscillograph
pulse
gen3
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711103705.6A
Other languages
English (en)
Inventor
吴忠良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201711103705.6A priority Critical patent/CN107844393A/zh
Publication of CN107844393A publication Critical patent/CN107844393A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种M．2 PCIe测试治具的速率切换方法，涉及M．2PCIe接口测试技术，本发明从主板或者待测背板的M．2PCIe port的lane0输入100MHz的1ms时长的脉冲，触发速率切换，每一次脉冲触发一次速率的切换，切换顺序为PCIe Gen1‑>Gen2 ‑3.5dB‑>Gen2 ‑6dB‑>Gen3 P0‑>Gen3 P1‑>…‑>Gen3 P10‑>Gen1，形成循环。为M．2 PCIe接口的测试提供了极大地便利，节省资源和时间，提高了工作效率。

Description

一种M．2 PCIe测试治具的速率切换方法
技术领域
本发明涉及M．2PCIe接口测试技术，尤其涉及一种M．2 PCIe测试治具的速率切换方法。
背景技术
M．2接口，是Intel推出的一种替代MSATA新的接口规范。M．2是Intel带领制定的新一代接口标准，具有体积更小，接口更快的特点。而M．2 接口的SSD 又分为SATA和PCI-E两种，SATA3.0通道的理论带宽是6Gb/s，主板M．2接口走PCI-E通道传输通道带宽为10Gb/s。
目前服务器主板或者M．2PCIe背板在测试PCIe M．2接口信号时，要使用专门的测试治具PCI Expresss M．2 Host Test Adapter。M．2接口。M．2PCIe接口测试治具共有4对Lane加一对差分clock信号，每对lane又包括条Tx lane和一条Rx lane。每一条lane又包括P和N。
M．2PCIe接口测试治具在现有技术方案中，并不能直接切换PCIe的速率，在主板或背板上的M．2接口在开机后默认的是PCIe Gen1的信号，治具引出信号，示波器抓取波形进行测试。但是由于无法切换速率。
因此，不能测试PCIe Gen2和Gen3的信号，存在缺陷，而且Gen2和Gen3是目前使用较多的信号，必须进行测试。
发明内容
为了解决以上技术问题，本发明提出了一种M．2 PCIe测试治具的速率切换方法，是一种实现M．2PCIe测试治具PCIe信号速率的切换方法，为M．2 PCIe接口的测试提供了极大地便利。
本发明的技术方案是：
一种M．2 PCIe测试治具的速率切换方法，
从主板或者待测背板的M．2PCIe port的lane0输入100MHz的1ms时长的脉冲，触发速率切换，每一次脉冲触发一次速率的切换，切换顺序为PCIe Gen1(默认)->Gen2 -3.5dB->Gen2 -6dB->Gen3 P0->Gen3 P1->…->Gen3 P10->Gen1，形成循环。
从主板或者待测背板的M．2 PCIe port的lane0输入100MHz的1ms时长的脉冲，脉冲的来源：使用示波器 Fast Edge通道。
该通道可以输出为正脉冲为+0.3V，负脉冲为-0.14V,频率为1kHz的方波信号。虽然频率只有1kHz，但是能够触发速率的切换，满足测试的要求。我们通过SMA cable引出该脉冲连接到测试治具，通过手动接通和断开来完成一次切换。
该方法的实现步骤如下：
1）、待测主板或待测背板的M．2PCIe接口连接到测试治具，测试治具的Tx lane0的信号线P和N分别 通过SMA-SMA cable连接到示波器的CH3和CH4,clock信号的P和N分别连接到示波器的CH1和CH2，这两组为待测的信号；
2）、测试治具的Rxlane0的信号线P通过一根SMA cabel连接到示波器的 Fast Edge接口，准备进行速率切换，Rxlane0的信号线N必须连接一个50欧姆的端接电阻；
3）、PCIe速率切换方法，给系统上电开机，示波器运行Run，待有信号出现，调整信号完整显示，可以看到当前的信号是默认的PCIe Gen1信号，抓取其波形信号；通过手动通断连接到示波器的Fast Edge的SMA cable，可以看到PCIe 速率已经切换到PCIe Gen2 -3.5dB，保存相应的波形信号。
本发明的有益效果是
过合理利用现有的示波器设备，利用PCIe的协议原理，物理上只需一根SMA就可以完成PCIe M．2测试治具的PCIe速率切换，操作简单易行实用，为M．2 PCIe接口的测试提供了极大地便利，节省资源和时间，提高了工作效率。
附图说明
图1是测试治具连接测试的示意图。
具体实施方式
下面对本发明的内容进行更加详细的阐述：
PCIe信号的各版本的速率包括：
1、PCIe 1.0（即PCIe Gen1）,速率为2.5Gb/s；
2、PCIe 2.0（即PCIeGen2）,速率为5Gb/s，包含Gen2 -3.5dB和-6dB两种加重；
3、PCIe 3.0（即PCIe Gen3）,速率为8Gb/s，包含P0、P1、…、P10。
本发明的目标是测试PCIe Gen1、Gen2 -3.5dB和-6dB和Gen3 P7。
该方法的实现步骤如下：
1）、待测主板或待测背板的M．2PCIe接口连接到测试治具，测试治具的Tx lane0的信号线P和N分别 通过SMA-SMA cable连接到示波器的CH3和CH4,clock信号的P和N分别连接到示波器的CH1和CH2，这两组为待测的信号。如图1所示。
2）、测试治具的Rxlane0的信号线P通过一根SMA cabel连接到示波器的 FastEdge接口，准备进行速率切换，Rxlane0的信号线N必须连接一个50欧姆的端接电阻，否则无法完成速率切换。
3）、PCIe速率切换方法，给系统上电开机，示波器运行Run，待有信号出现，调整信号完整显示，可以看到当前的信号是默认的PCIe Gen1信号，抓取其波形信号。通过手动通断连接到示波器的Fast Edge的SMA cable，可以看到PCIe 速率已经切换到PCIe Gen2 -3.5dB，保存相应的波形信号。
通过同样方法可以切换到待测Gen2 -6dB和PCIe Gen3 P7,分别抓取相应波形完成PCIe 信号的测试。
通过合理利用现有的示波器设备，利用PCIe的协议原理，合理利用示波器的FastEdge通道的方波信号，只实用SMA cable和端接电阻，即可实现PCIe速率的切换，克服了目前测试治具的缺陷，操作上简单易行，节省了成本。
本发明能够使信号完整性测试工程师针对目前的PCIe M．2接口的测试治具不能切换PCIe信号速率的缺陷，使用简单有效的方法即可完成测试，相对目前的方案，基本需不需要增加任何成本，完成PCIe速率切换和测试。节省了成本，提高了工作效率。

Claims (4)

1.一种M．2 PCIe测试治具的速率切换方法，其特征在于，
从主板或者待测背板的M．2PCIe port的lane0输入100MHz的1ms时长的脉冲，触发速率切换，每一次脉冲触发一次速率的切换，切换顺序为PCIe Gen1->Gen2 -3.5dB->Gen2 -6dB->Gen3 P0->Gen3 P1->…->Gen3 P10->Gen1，形成循环。
2.根据权利要求1所述的方法，其特征在于，
脉冲的来源：使用示波器 Fast Edge通道；该通道输出为正脉冲为+0.3V，负脉冲为-0.14V,频率为1kHz的方波信号；通过SMA cable引出该脉冲连接到测试治具，通过手动接通和断开来完成一次切换。
3.根据权利要求2所述的方法，其特征在于，
该方法的实现步骤如下：
1）、待测主板或待测背板的M．2PCIe接口连接到测试治具，测试治具的Tx lane0的信号线P和N分别 通过SMA-SMA cable连接到示波器的CH3和CH4,clock信号的P和N分别连接到示波器的CH1和CH2，这两组为待测的信号；
2）、测试治具的Rxlane0的信号线P通过一根SMA cabel连接到示波器的 Fast Edge接口，准备进行速率切换，Rxlane0的信号线N必须连接一个50欧姆的端接电阻；
3）、PCIe速率切换方法，给系统上电开机，示波器运行Run，待有信号出现，调整信号完整显示，可以看到当前的信号是默认的PCIe Gen1信号，抓取其波形信号；通过手动通断连接到示波器的Fast Edge的SMA cable，可以看到PCIe 速率已经切换到PCIe Gen2 -3.5dB，保存相应的波形信号。
4.根据权利要求3所述的方法，其特征在于，
通过同样方法可以切换到待测Gen2 -6dB和PCIe Gen3 P7,分别抓取相应波形完成PCIe 信号的测试。
CN201711103705.6A 2017-11-10 2017-11-10 一种M．2 PCIe测试治具的速率切换方法 Pending CN107844393A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711103705.6A CN107844393A (zh) 2017-11-10 2017-11-10 一种M．2 PCIe测试治具的速率切换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711103705.6A CN107844393A (zh) 2017-11-10 2017-11-10 一种M．2 PCIe测试治具的速率切换方法

Publications (1)

Publication Number Publication Date
CN107844393A true CN107844393A (zh) 2018-03-27

Family

ID=61682558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711103705.6A Pending CN107844393A (zh) 2017-11-10 2017-11-10 一种M．2 PCIe测试治具的速率切换方法

Country Status (1)

Country Link
CN (1) CN107844393A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109828872A (zh) * 2018-12-28 2019-05-31 曙光信息产业(北京)有限公司 信号测试装置及方法
CN111812373A (zh) * 2020-06-28 2020-10-23 浪潮电子信息产业股份有限公司 一种PCIe主板信号自动测试装置
CN113014339A (zh) * 2021-02-20 2021-06-22 山东英信计算机技术有限公司 PCIe外插卡接收通道的质量测试方法、装置及设备
CN113295946A (zh) * 2021-05-11 2021-08-24 深圳市精泰达科技有限公司 PCIe测试治具码型自动切换方法及其装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090125279A1 (en) * 2007-11-14 2009-05-14 Intel Corporation Circuitry and methods for time domain channel de-embedding
CN102377614A (zh) * 2010-08-27 2012-03-14 鸿富锦精密工业（深圳）有限公司 Pci-e切换开关测试系统及方法
CN106933711A (zh) * 2017-03-13 2017-07-07 郑州云海信息技术有限公司 一种PCIe3．0 Tx信号自动测量方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090125279A1 (en) * 2007-11-14 2009-05-14 Intel Corporation Circuitry and methods for time domain channel de-embedding
CN102377614A (zh) * 2010-08-27 2012-03-14 鸿富锦精密工业（深圳）有限公司 Pci-e切换开关测试系统及方法
CN106933711A (zh) * 2017-03-13 2017-07-07 郑州云海信息技术有限公司 一种PCIe3．0 Tx信号自动测量方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
孙灯亮: "PCIe 3.0Tx信号品质一致性测试方法和步骤", 《新浪博客》 *
孙青淼: "《电工技能训练项目化教程》", 30 August 2016 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109828872A (zh) * 2018-12-28 2019-05-31 曙光信息产业(北京)有限公司 信号测试装置及方法
CN111812373A (zh) * 2020-06-28 2020-10-23 浪潮电子信息产业股份有限公司 一种PCIe主板信号自动测试装置
CN113014339A (zh) * 2021-02-20 2021-06-22 山东英信计算机技术有限公司 PCIe外插卡接收通道的质量测试方法、装置及设备
CN113295946A (zh) * 2021-05-11 2021-08-24 深圳市精泰达科技有限公司 PCIe测试治具码型自动切换方法及其装置

Similar Documents

Publication Publication Date Title
CN107844393A (zh) 一种M．2 PCIe测试治具的速率切换方法
EP3264253A1 (en) Riser card
CN109946590A (zh) 一种板卡转接设备和测试系统
CN104467763B (zh) 多路输出同步脉冲控制系统
TW200707209A (en) Testing system and testing method for link control card
CN106598639A (zh) 一种逻辑芯片的升级方法以及升级系统
CN105510811A (zh) 基于总线传输的开关矩阵测试系统
CN211062033U (zh) 测试转接器以及测试设备
CN105261278A (zh) 一种摄像头模组演示工装系统及其通信和检测方法
CN107146317A (zh) 一种闸机红外检测系统
CN113295946A (zh) PCIe测试治具码型自动切换方法及其装置
CN109583032A (zh) 一种背板端vpp地址配置电路及其设计方法
CN109739698A (zh) 一种针对sata信号质量的参数调整方法与系统
CN109358995A (zh) 一种多功能测试背板及测试方法
TW201506608A (zh) 訊號測試裝置
CN208588479U (zh) 一种使用单线总线技术的温度传感器
CN107943634A (zh) 多USB Port自动测试系统
CN202267955U (zh) 可调通讯速率串口测试器
CN107870833A (zh) Usb3.0接口测试装置
CN103207367B (zh) 印制板多路信号测试方法、系统及装置
CN209560536U (zh) PCIe型多通道转接板卡
CN202196393U (zh) 一种对服务器bios进行测试和固件烧录的装置
CN104079309A (zh) 一种k波段车载接收机的通信装置及通信方法
CN104601147B (zh) 一种定周期随机微小负脉冲产生电路
CN204539117U (zh) 一种单线可复用的通信接口电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180327

RJ01 Rejection of invention patent application after publication