CN103207367B - 印制板多路信号测试方法、系统及装置 - Google Patents

Abstract

本发明涉及数据通信领域的技术。本发明解决了现有采用多通道和/或多探头示波器测试成本非常高的问题，提供了一种印制板多路信号测试方法、系统及装置，其技术方案可概括为：首先将被测印制板的信号端通过多根等长金属导线连接测试装置，将测试装置通过同轴电缆连接示波器，示波器的探头连接被测印制板的测试点，再由测试装置对被测印制板的多路信号进行逻辑选择，并经逻辑处理和信号整合后，输出单一逻辑信号到示波器，最后由示波器在判断输入的所述单一逻辑信号有效后，对探头所测试的测试点信号进行测试处理并显示。本发明的有益效果是：降低测试成本，适用于印制板多路信号的测试。

Description

印制板多路信号测试方法、系统及装置

技术领域

本发明涉及数据通信领域的技术，特别涉及采用示波器进行印制板信号完整性测试的技术。

背景技术

随着网络时代的到来，人们对网络设备的需求也越来越大，不管是路由器、交换机、语音设备都被大量的运用在各个场合。网络设备的产量正在飞快增长。当然，用户对网络设备的稳定性，质量也都提出了更高的要求。因此，对于网络设备的生产厂商，如何实现低成本、高效率、高质量的印制板的信号完整性测试成为了产品质量的有力保证。

印制板的信号完整性测试根据信号线的多少可分为单路信号完整性测试和多路信号完整性组合测试。对于多路信号组合测试早期常用的方法是使用逻辑分析仪来完成测试，但是由于逻辑分析仪受带宽限制，对多路高速信号的处理已经无能为力。因此，当前对多路信号的测试大都使用有多个探头加多路通道的高速示波器。其测试步骤如下：1，由测试工程师使用多个探头在印制板上找到相应的多路信号送到示波器进行采集；2，使用示波器的逻辑触发功能对信号的有效性进行判断，再在示波器上进行数据的呈现和记录。完成上述测试过程需要具备多个通道以及多个探头的示波器。由于多通道示波器本身昂贵，且示波器的一个单端探头也价值不菲，带来了高昂的测试成本，同时进行多路信号组合测试也需要不断的更换印制板的测试点，测试效率较低。

发明内容

本发明提供一种使用单一探头示波器的印制板多路信号测试方法，克服目前采用多通道和/或多探头示波器测试成本非常高的缺点。

本发明提供一种使用单一探头示波器的印制板多路信号测试系统，克服目前采用多通道和/或多探头示波器测试成本非常高的缺点。

本发明还提供一种印制板多路信号测试装置，配合单一探头示波器对被测印制板进行测试，克服目前采用多通道和/或多探头示波器测试成本非常高的缺点。

为达到上述目的，本发明的技术方案是这样实现的：

一种印制板多路信号测试方法，包括：

将被测印制板的信号端通过多根等长金属导线连接测试装置，将测试装置通过同轴电缆连接示波器，示波器的探头连接被测印制板的测试点；

测试装置对被测印制板的多路信号进行逻辑选择，并经逻辑处理和信号整合后，输出单一逻辑信号到示波器；

示波器在判断输入的所述单一逻辑信号有效后，对探头所测试的测试点信号进行测试处理并显示。

优选地，所述将被测印制板的信号端通过多根等长金属导线连接测试装置的方法为，将连接被测印制板的信号端的多根等长金属导线通过焊接固定在测试装置上。

优选地，测试装置对被测印制板的多路信号进行逻辑选择的方法为，测试用户根据测试时序逻辑，利用测试装置在被测印制板的多路信号中选择需逻辑处理的信号。

一种印制板多路信号测试系统，包括：被测印制板、测试装置和具备至少一个探头的示波器；所述被测印制板的信号端通过多根等长金属导线连接测试装置，测试装置通过同轴电缆连接示波器，示波器的探头连接被测印制板的测试点；

所述测试装置，用于对被测印制板的多路信号进行逻辑选择，并经逻辑处理和信号整合后，输出单一逻辑信号到示波器；

所述示波器，用于接收由测试装置输入的所述单一逻辑信号，并判断所述单一逻辑信号有效后，对探头所测试的测试点信号进行处理并显示。

优选地，所述金属导线的直径大于8mil。

优选地，所述同轴电缆的阻抗为50欧姆。

优选地，所述多路信号为多路控制信号。

一种印制板多路信号测试装置，包括：多路信号接收单元、逻辑选择单元、逻辑处理单元和信号发送单元；

所述多路信号接收单元，用于接收被测电路板的多路信号；

所述逻辑选择单元，用于根据测试用户的测试时序逻辑，对被测印制板的多路信号进行逻辑选择；

所述逻辑处理单元，用于根据逻辑选择单元的逻辑选择结果，将所述多路信号进行整合为单一逻辑信号；

所述信号发送单元，用于发送所述单一逻辑信号到示波器。

优选地，所述信号发送单元还用于在发送所述单一逻辑信号之前，对所述单一逻辑信号进行整形处理。

优选地，所述整形处理是指信道的滤波和/或阻抗的匹配。

本发明的有益效果是，通过上述示波器使用单一探头的印制板多路信号测试方法、系统及装置，可以仅采用单一探头的示波器对印制板的多路信号进行测试，可以在有限的示波器探头和通道下测试更多路的信号，也无需频繁更换多路信号的连接，在降低测试成本同时，提高了测试效率，保证了测试质量。

附图说明

图1是本发明印制板多路信号测试装置的结构框图。

图2是本发明实施例中被测设备的连接示意图。

图3是本发明实施例的测试流程图。

具体实施方式

下面结合实施例及附图，详细描述本发明的技术方案。

本发明的印制板多路信号测试方法为：首先将被测印制板的信号端通过多根等长金属导线连接测试装置，将测试装置通过同轴电缆连接示波器，示波器的探头连接被测印制板的测试点，测试装置对被测印制板的多路信号进行逻辑选择，并经逻辑处理和信号整合后，输出单一逻辑信号到示波器，最后示波器在判断输入的所述单一逻辑信号有效后，对探头所测试的测试点信号进行处理并显示。

本发明的印制板多路信号测试系统包括被测印制板、测试装置和具备至少一个探头的示波器，其中，被测印制板的信号端通过多根等长金属导线连接测试装置，测试装置通过同轴电缆连接示波器，示波器的探头连接被测印制板的测试点；所述测试装置，用于对被测印制板的多路信号进行逻辑选择，并经逻辑处理和信号整合后，输出单一逻辑信号到示波器；所述示波器，用于接收由测试装置输出的所述单一逻辑信号，并判断所述单一逻辑信号有效后，对探头所测试的测试点信号进行处理并显示。

本发明印制板多路信号测试装置的结构框图参见图1。本发明的印制板多路信号测试装置包括多路信号接收单元、逻辑选择单元、逻辑处理单元和信号发送单元；其中，所述多路信号接收单元，用于接收被测电路板的多路信号；所述逻辑选择单元，用于根据测试用户的测试时序逻辑，将所述需要逻辑处理的多路信号进行逻辑选择；所述逻辑处理单元，用于根据逻辑选择单元的逻辑选择结果，将所述多路信号进行整合为单一逻辑信号；所述信号发送单元，用于发送所述单一逻辑信号到示波器。

本发明中，被测印制板与测试装置连接的金属导线的直径大于8mil，以避免连接的稳定性，且成本较低。另外，测试装置与示波器连接的同轴电缆的阻抗一般为50欧姆。而且本发明中被测装置输入到测试装置的多路信号为多路控制信号。由于采集的信号只是用于下一部分的逻辑处理，不需要保证良好的信号质量，因此可以采用多根等长导线做探头，代替示波器探头对需要进行逻辑处理的逻辑处理信号进行采集，不使用专用的示波器探头。

实施例

本发明以一个包括控制器以及和控制器连接的存储器的被测印制板为例，对本发明印制板多路信号测试方法进行详细说明。本实施例中被测印制板的主要连接示意图参见图2，本发明实施例的测试方法流程图参见图3。

本实施例的被测印制板使用LOCAL_BUS总线做控制器与FLASH存储器之间的数据传输，使用LOCAL_BUS总线做数据传输的FLASH存储器主要分为控制总线、地址线ADD和数据线DATA，控制总线又主要包括片选CS、读有效RD及写有效WD三个控制信号；当片选CS信号为低电平时，表示可以对该FLASH存储器进行操作；当写有效WD信号和片选CS信号同时为低电平时，表示可以对该FLASH存储器进行写操作；当读有效RD信号和片选CS信号同时为低电平时，表示可以对该FLASH存储器进行读操作；地址线ADD和控制总线配合使用，用于选择FLASH存储器的内部地址空间；数据线DATA为双向信号，和控制总线配合使用，用于控制器和FLASH存储器之间的数据交互。当需要使用示波器测试控制器发送给FLASH存储器的某一地址ADD和某一数据DATA信号时，由FLASH存储器的操作逻辑和图2的物理连接可以看出，需要该示波器4个或5个探头和通道。

本发明实施例的测试流程图参见图3，本发明实施例使用单一探头示波器测试上述被测电路板的多路信号，比现有技术可以节约多个示波器的探头，具体测试过程如下：

步骤1.将被测印制板的信号端通过多根等长金属导线连接测试装置，将测试装置通过同轴电缆连接示波器，示波器的探头连接被测印制板的测试点；

这里可以采用3根等长导线作为探头固定需要进行逻辑处理的信号：片选CS、读有效RD及写有效WD，将上述被测印制板的信号端通过3根等长金属导线连接测试装置的方法为：将连接被测印制板的信号端的多根等长金属导线通过焊接固定在测试装置上。再使用示波器的探头连接被测印制板的测试点：数据线DATA或地址线ADD；

步骤2.被测印制板上电，用户根据需要测试的时序逻辑，测试装置的逻辑选择单元选择需要逻辑处理的信号的处理逻辑；

本例中这里选择的处理逻辑为：片选CS和读有效RD同时为低电平，当两者同时为低电平时，表示对该FLASH存储器进行读操作；

步骤3.控制器发出读取FLASH存储器的命令，此时测试装置的多路信号接收单元通过金属导线采集到需逻辑处理的信号：片选CS、读有效RD，示波器专用探头采集真正需要测试的有效信号：数据DATA或地址线ADD,；

步骤4.测试装置的逻辑处理单元将采集到的逻辑信号：片选CS、读有效RD两个控制信号进行逻辑处理，并整合成单一逻辑信号，通过信号发送单元的信号整形处理，传输给示波器进行显示；

这里信号发送单元在传输整合处理后的的单一逻辑信号时，对其进行整形处理，包括根据高速信号理论进行信道的滤波及阻抗匹配等处理；

步骤5.测试用户通过时序图判断示波器显示的逻辑信号是否满足要求即是否有效，若是则进入步骤6，若不是则回到步骤3被测印制板请求控制器再次发送读取FLASH存储器的命令；

步骤6.测试用户选择示波器显示其示波器探头采集的有效信号，根据显示的有效信号进行处理和记录。

还可以包括以下步骤：

步骤7.测试用户确定是否需要对逻辑处理信号在测试装置的逻辑选择单元进行逻辑更改，如需要，则在逻辑选择单元进行逻辑更改；如不需要，则测试结束。

Claims (9)

1.印制板多路信号测试方法，其特征在于，包括：

将被测印制板的信号端通过多根等长金属导线连接测试装置，将测试装置通过同轴电缆连接示波器，示波器的探头连接被测印制板的测试点；

测试装置对被测印制板的多路信号进行逻辑选择，并经逻辑处理和信号整合后，输出单一逻辑信号到示波器，所述逻辑选择是指测试用户根据测试时序逻辑，利用测试装置在被测印制板的多路信号中选择需逻辑处理的信号；

示波器判断输入的所述单一逻辑信号有效后，对探头所测试的测试点信号进行测试处理并显示。

2.如权利要求1所述的印制板多路信号测试方法，其特征在于，所述将被测印制板的信号端通过多根等长金属导线连接测试装置的方法为，将连接被测印制板的信号端的多根等长金属导线通过焊接固定在测试装置上。

3.印制板多路信号测试系统，其特征在于，包括：被测印制板、测试装置和具备至少一个探头的示波器；所述被测印制板的信号端通过多根等长金属导线连接测试装置，测试装置通过同轴电缆连接示波器，示波器的探头连接被测印制板的测试点；

所述测试装置，用于对被测印制板的多路信号进行逻辑选择，并经逻辑处理和信号整合后，输出单一逻辑信号到示波器，所述逻辑选择是指测试用户根据测试时序逻辑，利用测试装置在被测印制板的多路信号中选择需逻辑处理的信号；

所述示波器，用于接收由测试装置输入的所述单一逻辑信号，并判断所述单一逻辑信号有效后，对探头所测试的测试点信号进行处理并显示。

4.如权利要求3所述的印制板多路信号测试系统，其特征在于，所述金属导线的直径大于8mil。

5.如权利要求3或4所述的印制板多路信号测试系统，其特征在于，所述同轴电缆的阻抗为50欧姆。

6.如权利要求3或4所述的印制板多路信号测试系统，其特征在于，所述多路信号为多路控制信号。

7.印制板多路信号测试装置，其特征在于，包括：多路信号接收单元、逻辑选择单元、逻辑处理单元和信号发送单元；

所述多路信号接收单元，用于接收被测电路板的多路信号；

所述逻辑选择单元，用于根据测试用户的测试时序逻辑，对被测印制板的多路信号进行逻辑选择；

所述逻辑处理单元，用于根据逻辑选择单元的逻辑选择结果，将所述多路信号进行整合为单一逻辑信号；

所述信号发送单元，用于发送所述单一逻辑信号到示波器。

8.如权利要求7所述的印制板多路信号测试装置，其特征在于，所述信号发送单元还用于在发送所述单一逻辑信号之前，对所述单一逻辑信号进行整形处理。

9.如权利要求8所述的印制板多路信号测试装置，其特征在于，所述整形处理是指信道的滤波和/或阻抗的匹配处理。