CN109100556A - 一种基于pci接口的多通道通用示波卡 - Google Patents

Abstract

本发明公开了一种基于PCI接口的多通道通用示波卡，通用示波卡插入上位机的PCI卡槽中，通用示波卡包括：PCI接口电路建立FPGA和上位机之间的通信连接；FPGA分别和至少两条模拟接收通道中的每一条模拟接收通道电连接；FPGA用于通过PCI接口接收用户通过上位机传输的第一控制指令，以及第二控制指令；模拟接收通道用于根据控制参数对外部输入的信号进行并行处理；获取处理后的数据后，并行发送至FPGA；FPGA具体用于当确定数据满足预设的触发条件时，按照预设的触发方式，将数据存储至外部的存储器，其中不同模拟接收通道处理后的数据存储至存储器的不同位置；且当检测到上位机读取数据指令，从存储器中读取数据后，传送给上位机，以便上位机对数据进行并行显示。

Description

一种基于PCI接口的多通道通用示波卡

技术领域

本发明涉及电子测试测量领域，具体涉及一种基于PCI接口的多通道通用示波卡。

背景技术

示波器是电子测量领域中，应用最广泛的测量仪器之一。无论在科研、实验、生产调试、维修中，还是在其他需要观察信号波形的学科领域中，示波器都是必不可少的测量工具。为了便于测试数据的存储、处理和计算，传统的模拟示波器逐渐被数字示波器所取代。然而数字示波器对信号的存储、处理和计算能力始终是有限的，在很多场合下，人们需要海量数据存储，复杂处理功能和深入的计算能力。因此，数字示波器逐步扩展出许多计算机接口，借助计算机的强大功能，提升自身功能。然而数字示波器与计算机的连接往往是间接而繁琐的，为用户的操作带来许多不便。另一方面，实际中所需观测的信号往往不止一路，人们在观测信号本身特征的同时，还关心信号间的时序关系和延时特征。而通过现有技术，实现起来比较繁琐，而且成本较高。

发明内容

本发明实施例的目的在于提供一种基于PCI接口的多通道通用示波卡，用以解决现有示波器对信号的存储、处理和计算能力有限，数字示波器与计算机连接繁琐的问题。

为实现上述目的，本发明实施例的技术方案提供了一种基于PCI接口的多通道通用示波卡，该通用示波卡插入上位机的外部设备互联(PeripheralComponentInterconnect，简称PCI)卡槽中，该基于PCI接口的多通道通用示波卡包括：PCI接口电路、现场可编程门阵列FPGA以及至少两条模拟接收通道；

PCI接口电路建立FPGA和上位机之间的通信连接；

FPGA分别和至少两条模拟接收通道中的每一条模拟接收通道电连接；

FPGA用于通过PCI接口接收用户通过上位机传输的第一控制指令，第一控制指令用于指示FPGA开启至少两条模拟接收通道中的一条或两条以上模拟接收通道；

以及通过PCI接口接收用户通过上位机传输的第二控制指令，第二控制指令用于指示FPGA分别传输控制参数至根据第一控制指令所开启的一条或两条以上模拟接收通道；

一条或两条以上模拟接收通道用于根据控制参数对外部输入的信号进行并行处理；

获取处理后的数据后，并行发送至FPGA；

FPGA具体用于当确定数据满足预设的触发条件时，按照预设的触发方式，将数据存储至外部的存储器，其中不同模拟接收通道处理后的数据存储至存储器的不同位置；

且当检测到上位机读取数据指令，从存储器中读取数据后，传送给上位机，以便上位机对数据进行并行显示，其中预设的触发方式与预设的触发条件对应。

本发明实施例具有如下优点：将通用示波卡插入PCI卡槽中，利用通用示波卡实现数字示波器对信号的处理功能。通用示波卡中包括至少两条模拟接收通道，每一条模拟接收通道可以单独处理一个输入信号。而且至少两条模拟接收通道都可以同步处理信号，并行发送至FPGA后由FPGA对处理后的数据进行存储。在FPGA接收到上位机发送的读取指令后，将数据发送至上位机，致使上位机可以进行并行显示。从而便于用户根据并行显示的波形进行比对，判断信号之间的时序和时延特性,大大提升用户体验。使用时，只要将示波卡插入上位机的PCI卡槽即可，省去了示波器和计算机连接繁琐的麻烦，为用户的操作提供便利，为用户的实验平台节省空间，而且降低成本。

本发明实施例还提供了一种基于PCI接口的多通道通用示波卡系统，该系统包括：一台上位机和至少一个基于PCI接口的多通道通用示波卡，即可以一机多卡。通用示波卡为如上文所介绍的示波卡；

上位机包括与通用示波卡数量相同的卡槽；通用示波卡插入上位机的插槽中；且每一个通用示波卡包含一个与示波卡对应的ID信息；

上位机根据与示波卡对应的ID信息，选择对应的示波卡并发送控制指令，以便示波卡响应控制指令，并将采集的数据以波形的形式显示在上位机上。

本发明实施例具有如下优点：系统中包括一台上位机和至少一个基于PCI接口的多通道通用示波卡，可以实现一机多卡。也就是说，计算机可以同时选择一个通用示波卡执行工作，也可以选择多个通用示波卡同时执行工作。而每一个通用示波卡又包括至少两条模拟接收通道，当开启至少两条模拟接收通道时，实际上还可以并行处理多路输入信号后，通过计算机进行同步展示。大大提升了工作效率，降低工作成本，同时还可以提供多路信号间的时序和时延信息，提升用户体验度。

附图说明

图1为本发明实施例提供的一种基于PCI接口的多通道通用示波卡结构示意图；

图2为本发明实施例提供的以两条模拟接收通道为例，每一条模拟接收通道分别与FPGA连接的结构示意图；

图3为本发明实施例提供的FPGA内部工作流程示意图。

具体实施方式

以下实施例用于说明本发明，但不用来限制本发明的范围。

实施例1

本发明实施例1提供了一种基于PCI接口的多通道通用示波卡结构示意图。该通用示波卡插入到上位机的PCI卡槽中，具体如图1所示：该通用示波卡可以包括：PCI接口电路、现场可编程门阵列FPGA以及至少两条模拟接收通道，图1中示出的为包括n条模拟接收通道，n为大于或者等于2的正整数。

PCI接口电路建立FPGA和上位机之间的通信连接，FPGA分别和至少两条模拟接收通道中的每一条模拟接收通道电连接。

FPGA用于通过PCI接口接收用户通过上位机传输的第一控制指令，第一控制指令用于指示FPGA开启至少两条模拟接收通道中的一条或两条以上模拟接收通道；以及通过PCI接口接收用户通过上位机传输的第二控制指令，第二控制指令用于指示FPGA分别传输控制参数至根据第一控制指令开启的一条或两条以上模拟接收通道。可选的，在FPGA通过PCI接口接收用户通过上位机传输的第二控制指令时，第二控制指令可以但不限于只有一条。例如，在当前时刻，FPGA通过PCI接口接收用户通过上位机传输的第一个第二控制指令，用于指示FPGA传输某些控制参数至模拟接收通道。而在下一时刻，FPGA仍然可以通过PCI接口接收用户通过上位机传输的另一条第二控制指令，用于指示FPGA传输其他控制参数或者不同数值的控制参数至模拟接收通道。

当然，也可以在某一时间段内，FPGA根据第二控制指令传输的控制参数均作用在第一控制指令所开启的同一条或多条模拟接收通道上；而在其他时间段，FPGA根据第二控制指令传输的控制参数则作用在其他模拟接收通道上。具体的限定则需要根据实际情况决定，这里不做过多说明。例如，在第一时间段内，FPGA根据第一条第一控制指令，选择A通道，然后根据3条第二控制指令分别在第一时间段内的不同时刻传输参数1、参数3和参数2。或者，在第二时间段内，根据第二条第一控制指令，选择B通道。然后根据2条第二控制指令，分别在第二时间段内的不同时刻传输参数3和参数2。这里举例说明的是，根据每一条第二控制指令，只传输一种参数的情况。

两条或者多条模拟接收通道用于根据控制参数对外部输入的信号进行并行处理；获取处理后的数据后，并行发送至FPGA；

FPGA具体用于当确定数据满足预设的触发条件时，按照预设的触发方式，将数据存储至外部的存储器，其中不同模拟接收通道处理后的数据存储至存储器的不同位置；且当检测到上位机读取数据指令，从存储器中读取数据后，传送给上位机，以便上位机对数据进行并行显示，其中预设的触发方式与预设的触发条件对应。

示波卡通过插槽插入上位机中，用户可以通过上位机输入指令来选择示波卡中的一条或者多条模拟接收通道同步并行接收输入信号，然后反馈处理后的数据至FPGA，当FPGA确定数据满足预设的触发条件时，按照预设的触发方式，将数据存储至外部存储器的相应位置。当检测到上位机的读取数据指令时，将相应位置的数据发送至上位机，以便于上位机能够对数据进行并行显示。其并行显示的目的主要是为了方便用户查看。具体而言，假设用户希望对比查看两个波形是否同步，时序是否正确，或者是否是一个波形和另一个波形之间是否存在预设的延时等。或者希望确定两个波形之间是否有差异等。那么，用户可以通过计算机输入指令至FPGA，便于FPGA选择所关心的多条模拟接收通道分别对输入的信号进行相应的处理。

可选的，具体如图2所示，图2为以两条模拟接收通道为例，每一条模拟接收通道与FPGA连接的结构示意图，并同时示出了模拟通道和FPGA及上位机等之间的连接关系，以及信号流向。

每一条模拟接收通道具体可以包括：信号幅度控制装置、信号采集装置。图2中“粗箭头”指向示意了信号流向，“细箭头”指向示意出了配置参数的流向。

FPGA分别和信号幅度控制装置、信号采集装置以及存储器电连接。

控制参数包括：信号幅度调整参数和采样时钟信号的频率；

信号幅度控制装置用于根据信号幅度调整参数对输入信号幅度进行调整，获取调整后的信号；信号采集装置用于，根据采样时钟信号的频率，对调整后的信号进行采集，获取采集的数据。其中，采样时钟信号为FPGA输出的采样时钟信号。

在一个具体的例子中，PCI接口电路由PCI金手指，PCI9054芯片及配置EEPROM存储器组成。EEPROM可由多款芯片实现，如93CS56,等，PCI接口实现上位机和FPGA直接的快速数据通信。

可选的，信号幅度控制装置具体包括：信号接口、档位选择器、压控放大器以及数字模拟转换器DAC。

FPGA分别与档位选择器以及DAC电连接；信号接口与档位选择器连接；档位选择器与压控放大器电连接；DAC与压控放大器电连接；

信号接口用于接收外部输入的输入信号。

信号幅度参数包括：档位量程参数和/或放大倍数。档位选择器用于，根据档位量程参数选择档位量程后，将信号接口输入的输入信号经过已选择的档位量程对应的通道输出；和/或，DAC用于，将放大倍数转换为电压信号作用于压控放大器上；

压控放大器用于，根据电压信号对档位选择器输出的信号进行放大。

可选的，压控放大器具体包括：低噪声高速运算放大器和压控增益放大器。低噪声高速运算放大器用于对档位选择器输出的信号进行第一级放大；压控增益放大器，用于对经过低噪声高速运算放大器进行第一级放大后的信号进行第二级增益放大。

可选的，档位选择器包括：达林顿管、继电器和分压网络；

达林顿管一端与FPGA电连接，另一端与继电器电连接；分压网络包括：低量程通道和高量程通道；

达林顿管用于根据档位量程参数驱动继电器开关，以便切换分压网络中的低量程通道或者高量程通道。

可选的，信号采集装置包括：低失真差分放大器、滤波器、模拟数字转换器(Analogtodigital converter，简称ADC)以及缓冲器；低失真差分放大器用于将压控放大器进行放大后的信号转换为差分信号；滤波器用于对差分信号进行滤波；ADC用于将经过滤波后的差分信号转换为数字信号；缓冲器用于对数字信号进行缓冲后输入至FPGA。ADC具体用于：根据FPGA输出的采样时钟信号，对差分信号进行AD转换。

以上，仅仅是从硬件的角度描述了通用示波卡中各功能部件的组成，及具体的连接关系。下文将对示波卡的工作原理做详细介绍，具体包括：

用户首先通过上位机上的上位机软件中的人机交互界面，输入第一控制指令，第一控制指令实际就是用于指示FPGA选择至少两条模拟接收通道中的一条或两条以上模拟接收通道开启。然后，再输入第二控制指令，而这第二控制指令中携带控制参数，实际是用于指示FPGA分别传输控制参数至一条或两条以上模拟接收通道。具体看用户选择开启的模拟接收通道的条数。

控制参数就是用户希望对输入信号进行调整的参数，例如输入信号的测量档位、幅度、采样频率、触发方式、记录方式以及存储位置等参数。上位机软件将用户的操作转化为第一控制指令或第二控制指令经PCI接口传达给FPGA。FPGA根据第一控制指令选择开启的模拟接收通道后，根据第二控制指令对开启的模拟接收通道的控制信号幅度控制装置、信号采集装置以及存储器等执行相应的操作。当收到上位机的读取数据指令时，将采集到的信号上传到上位机，以便上位机可以实时的显示。

而第一控制指令和第二控制指令等均以关键字的形式体现，例如，模拟接收通道以数字编码的形式体现。假设有4条模拟接收通道，开启1和2模拟接收通道，关闭3和4模拟接收通道。那么，关键字设定为1100，依次类推，希望开启的则设定为1，否则设定为0。而信号采集时以触发方式关键字和触发特征关键字形式体现。采样频率同样以采样率关键字形式体现，档位量程参数同样以档位关键字形式体现，放大倍数以放大倍数关键字形式体现。具体的关键字形式为事先设定好的。例如，放大增益倍数为10倍，那么增益关键字就可以设定为10。档位量程希望设定为低档位量程，则可以将与其对应的档位关键字设定为01等等。如果是存在触发方式和触发条件时，则可以以两个关键字同时出现的形式体现，例如1-1，2-2等等，前面的1代表触发方式，后面的1代表触发条件的表现形式。

如上，信号幅度控制单元由信号接口、档位选择器、压控放大器以及DAC组成。输入信号一般为模拟信号，通过信号接口馈入，FPGA可以根据档位量程参数调整档位选择器中的档位量程。其中，档位选择器由达林顿管，继电器，分压网络组成。输入信号进入端口后，首先经过一个分压网络。FPGA通过达林顿管驱动继电器开关，切换分压通道。分压网络共有两个通道，当输入电压在-0.5V～0.5V范围内，继电器切换到低量程通道，将原输入信号引入后级。当输入电压超过-0.5V～0.5V范围时，由继电器切换到高量程通道，将分压后的信号引入后级。第二级继电器则选择直流耦合方式或经过电容隔直电路的交流耦合方式输出信号。

档位选择器选择相应的量程通道输出信号后，则需要经过压控放大器进行放大处理。而压控放大器主要是由两级放大器级联组成，其中第一级放大器采用低噪声高速运算放大器，放大倍数是1。第一级放大器主要作用是实现前后级电路的电气隔离。而第二级放大器采用的是增益放大器，而具体放大的增益倍数则是由DAC输出的电压决定的。具体的，用户在最初的情况下，实际上已经输入了此时该放大的放大倍数。但是输入的形式为数字信号的形式输入的，因此需要经过DAC将该数字信号转换为电压信号后再作用在增益放大器上，实现对信号进行放大。例如由ADR510产生1V电压作为DAC的参考电压，DAC的输出电压作为增益放大器AD603的正端输入，另外1V电平经过分压产生的500mV电平作为AD603的增益负端输入。经AD603放大后的信号VOUT输出给信号采集单元。

在经过压控放大器放大后，输出的信号则会进入信号采集装置中，便于信号采集装置进行信号采集。

具体的，信号采集装置可以由低失真差分放大器、滤波器、高速ADC以及缓冲器组成。低失真差分放大器可以为AD8138。高速ADC可以为AD9215，它可以实现最高100MHz的采样速率，10bit的数据分辨率。低失真差分放大器将经过压控放大器放大后的单端输出信号转换为差分信号，滤波器将差分信号进行滤波，本实施例中采用低通滤波器。而ADC则在FPGA输出的采样时钟的控制下，实现信号的高速模数转换，即将经过滤波后的差分信号进行模数转换，转换为数字信号。并经过缓冲器后输入至FPGA中。具体采集时可以采用单次采集或者是连续采集。而确定单次采集还是连续采集，则是由上位机指令确定。采集的结果将暂时存入1k容量FIFO中。FPGA对当前信号采集装置采集的信号判断是否满足触发条件。不同的触发方式，对应不同的触发条件。触发方式可以包括：外部触发信号，输入信号电平触发，输入信号脉宽触发，输入信号斜率触发等。那么相应的，具体的触发条件可以包括：对于外部触发信号方式，其触发条件可以选择为外部信号高电平触发，低电平触发，上升沿触发，下降沿触发。对于输入信号电平触发方式，其触发条件可以选择为：输入信号高于某设定幅值触发，和/或输入信号低于某设定幅值触发。对于输入信号脉宽触发方式，其触发条件可以选择为：输入信号在某一幅值时的信号时间宽度，大于某一时间触发或小于某一时间触发。对于输入信号斜率触发方式，其触发条件可以选择为：输入信号波形在某设定幅值间距内的斜率高于某值时触发或低于某值时触发。

当满足设定的触发条件时，则将信号存入到外部的RAM中。当外部RAM存满时，当FPGA接收到上位机发来的读取数据的指令后，将用户所指定的RAM空间数据传送至上位机显示窗口中进行展示。以便于上位机可以随时读取并在显示屏上显示。实际上触发方式和触发条件均是用户事先选择好的。

当然，如果设置的采样方式为单次采样，那么本次信号的采集功能结束。如果采样方式设置为连续采集，那么则延迟预设时长后，上位机再次启动一次数据读取指令。重复启动数据读取指令，及后续的执行操作。使用户所指定的RAM空间数据依次在上位机显示窗口中进行展示。具体的延迟时长，可以由上位机显示窗口中信号的刷新速度决定。理论上，假设示波卡的存储器采用1M空间的RAM，因此上位机显示窗口最大显示点数为1M。但是，由于通常显示器的分辨率无法支持这么多点同时在显示窗口上显示，因此往往只选取存储空间中的一段进行显示。而通常1K个显示点已足够清晰地在窗口中描绘出信号波形，因此本方案默认显示点数为1K个点。当前显示波形可以是紧邻触发点的信号波形，也可以是触发点一段时间之后的信号，显示波形距离触发点的时间由显示波形的位移决定。当连续采集信号时，窗口中信号不断滚动刷新，刷新速度需设置小于屏幕的刷新率。

数据存储路径决定了当前窗口显示数据的存放路径及存放格式。当用户选择单次采集时，上位机通过PCI接口对显示波形控制所指定空间的存储器对应的地址进行数据读取，然后将读取的数据依次显示在窗口中。当用户选择连续采集时，上位机连续不断地对显示波形控制所指定空间的存储器对应的地址进行数据读取，读取频率为显示波形控制中设定的刷新率。图3给出了FPGA内部的工作流程，具体工作流程已经在上文中做了详细介绍，这里不做过多赘述。

需要说明的是，当触发条件为外部触发时，该示波卡中还应该包括外部信号接口和光电耦合器。外部信号接口用于接收外部触发信号，而光电耦合器则用于将任意电平的外部触发信号转化为TTL电平，保证了FPGA的稳定接收。从外部信号接口馈入大于0.7V的电信号，都可以使光电耦合器导通，扩大了触发信号的电平范围，同时保护FPGA免受高电压信号的损坏。

实际上，用户打开上位机软件后，可以将默认的参数写入FPGA中的相应寄存器位置，以初始化示波卡。之后用户可以根据显示的需要，调整上述介绍的各个功能模块参数，上位机实时的将其修改后的关键字写入相应的存储位置，然后再执行后续操作。而这个过程，主要是为了给用户一个调整各个参数的依据，而非必须执行的步骤。

本发明实施例提供的一种基于PCI接口的多通道通用示波卡，将通用示波卡插入PCI卡槽中，利用通用示波卡实现数字示波器对信号的处理功能。通用示波卡中包括至少两条模拟接收通道，每一条模拟接收通道可以单独处理一个输入信号。而且，当开启两条及以上模拟接收通道时，两条及以上模拟接收通道可以同步处理信号，并行发送至FPGA后由FPGA对处理后的数据进行存储。在FPGA接收到上位机发送的读取指令后，将数据发送至上位机，致使上位机可以根据读取的数据进行并行显示。从而便于用户可以根据并行显示的波形进行比对，大大提升用户体验。

另外，将信号幅度控制装置、信号采集装置、存储器以及FPGA等均集成在示波卡上，而示波卡插在上位机的卡槽中，用户可以在交互界面上输入参数，用以FPGA根据参数调整信号幅度控制装置、信号采集装置等设置，进而间接调整测量档位，放大信号的幅度，改变采样频率，调整示波卡执行连续采集或者单次采集，并将采集到的信号以波形的形式显示在图形界面上。信号的档位和信号放大等调整更加灵活，调整范围更广泛。而且采样频率也可以灵活调整。示波卡采集的信号可以通过上位机进行实时显示。响应速度和幅度分辨率达到或超越现有示波器水平，而且成本低廉，功耗低。计算机就可以实现示波器的功能，节省用户试验平台的空间。同时，只要示波卡插入上位机的PCI卡槽即可，省去了示波器和计算机连接繁琐的麻烦，为用户的操作提供便利。

实施例2

上文中，仅仅是一个通用示波卡为例，对示波卡的结构及其工作原理做了详细的介绍。实际上，本申请还可以包括一种基于PCI接口的多通道通用示波卡系统，该系统可以包括至少一个如上的基于PCI接口的多通道通用示波卡及上位机。上位机包括与通用示波卡数量相同的卡槽；通用示波卡插入上位机的插槽中；且每一个通用示波卡包含一个与示波卡对应的ID信息；用户首先通过上位机，输入与示波卡对应的信息，比如直接输入示波卡的ID，或者如果ID不好熟记，则可以用相应的数字和ID建立一个映射关系。这样上位机根据用户输入的数字，匹配与该数字对应的示波卡ID。然后，根据ID选择相应的示波卡工作，即向该示波卡发送控制指令。

在一个具体例子中，用户输入示波卡的ID，上位机匹配与该ID对应的示波卡工作。与ID对应的示波卡执行相应的控制指令，并将采集的数据以波形的形式显示在上位机上。具体的执行过程同实施例1相同或相似。

当有多个示波卡时，可以通过上位机选择的ID相关信息，实现第一一个或多个示波卡同时工作后，并输入相同参数至已选择的示波卡中的模拟接收通道工作。在下一时刻，也可以根据上述方式选择其他示波卡执行上述步骤。然而，两次选择的示波卡输入的参数可以相同或不同。或者，也可以选择一个示波卡的一条或多条模拟接收通道工作。即，一机多卡时可以进行灵活设定，更加便于用户工作。大大提升用户的体验度。

虽然，上文中已经用一般性说明及具体实施例对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。

Claims (10)

1.一种基于PCI接口的多通道通用示波卡，其特征在于，所述通用示波卡插入上位机的PCI卡槽中，所述通用示波卡包括：

PCI接口电路、现场可编程门阵列FPGA以及至少两条模拟接收通道；

所述PCI接口电路建立所述FPGA和上位机之间的通信连接；

所述FPGA分别和所述至少两条模拟接收通道中的每一条模拟接收通道电连接；

所述FPGA用于通过所述PCI接口接收用户通过上位机传输的第一控制指令，所述第一控制指令用于指示所述FPGA开启所述至少两条模拟接收通道中的一条或两条以上模拟接收通道；

以及通过所述PCI接口接收用户通过上位机传输的第二控制指令，所述第二控制指令用于指示所述FPGA分别传输控制参数至根据第一控制指令开启的所述一条或两条以上模拟接收通道；

所述一条或两条以上模拟接收通道用于根据所述控制参数对外部输入的信号进行并行处理；

获取处理后的数据后，并行发送至所述FPGA；

所述FPGA具体用于当确定所述数据满足预设的触发条件时，按照预设的触发方式，将所述数据存储至外部的存储器，其中不同模拟接收通道处理后的数据存储至存储器的不同位置；

且当检测到上位机读取数据指令，从所述存储器中读取所述数据后，传送给上位机，以便所述上位机对所述数据进行并行显示，其中所述预设的触发方式与所述预设的触发条件对应。

2.根据权利要求1所述的通用示波卡，其特征在于，所述每一条模拟接收通道均包括：

信号幅度控制装置、信号采集装置以及存储器；

所述信号幅度控制装置、信号采集装置以及存储器分别和所述FPGA电连接；

所述控制参数包括：信号幅度调整参数和采样时钟信号的频率；

所述信号幅度控制装置用于根据所述信号幅度调整参数对输入信号幅度进行调整，获取调整后的信号；

所述信号采集装置用于，根据所述采样时钟信号的频率，对所述调整后的信号进行采集，获取采集的数据。

3.根据权利要求2所述的通用示波卡，其特征在于，信号幅度控制装置具体包括：信号接口、档位选择器、压控放大器以及数字模拟转换器DAC；

所述FPGA分别与所述档位选择器以及所述DAC电连接；所述信号接口与所述档位选择器连接；

所述DAC与所述压控放大器电连接；

所述信号接口用于接收外部输入的输入信号；

所述信号幅度参数包括：档位量程参数和/或放大倍数；

所述档位选择器用于，根据所述档位量程参数选择档位量程后，将所述信号接口输入的输入信号经过已选择的档位量程对应的通道输出；

和/或，

所述DAC用于，将所述放大倍数转换为电压信号作用于所述压控放大器上；

所述压控放大器用于，根据所述电压信号对所述档位选择器输出的信号进行放大。

4.根据权利要求3所述的通用示波卡，其特征在于，所述压控放大器具体包括：低噪声高速运算放大器和压控增益放大器；

所述低噪声高速运算放大器用于对所述档位选择器输出的信号进行第一级放大；

所述压控增益放大器，用于对所述经过所述低噪声高速运算放大器进行第一级放大后的信号进行第二级增益放大。

5.根据权利要求2所述的通用示波卡，其特征在于，所述信号采集装置包括：低失真差分放大器、滤波器、模拟数字转换器ADC以及缓冲器；

所述低失真差分放大器用于将所述压控放大器进行放大后的信号转换为差分信号；

所述滤波器用于对所述差分信号进行滤波；

所述ADC用于将经过滤波后的差分信号转换为数字信号；

所述缓冲器用于对所述数字信号进行缓冲后输入至所述FPGA。

6.根据权利要求5所述的通用示波卡，其特征在于，所述ADC具体用于：根据所述FPGA输出的采样时钟信号，对所述差分信号进行模拟数字AD转换。

7.根据权利要求1-6任一项所述的通用示波卡，其特征在于，所述控制指令以关键字形式体现。

8.根据权利要求1-6任一项所述的通用示波卡，其特征在于，预设的触发方式包括：外部信号触发、输入信号电平触发、输入信号脉宽触发或者输入信号斜率触发。

9.据权利要求8所述的通用示波卡，其特征在于，当所述预设的触发方式为外部信号触发时，所述通用示波卡还包括：外部信号接口和光电耦合器；

所述外部信号接口与所述光电耦合器电连接；所述光电耦合器与所述FPGA电连接；

所述外部信号接口用于接收外部触发信号；所述光电耦合器用于将所述外部触发信号转换为TTL电平信号。

10.一种基于PCI接口的多通道通用示波卡系统，其特征在于，所述系统包括一台上位机和至少一个基于PCI接口的多通道通用示波卡，所述通用示波卡为如权利要求1-9任一项所述的示波卡；

所述上位机包括与所述通用示波卡数量相同的卡槽；所述通用示波卡插入所述上位机的插槽中；且每一个通用示波卡包含一个与示波卡对应的ID信息；

所述上位机根据与示波卡对应的ID信息，选择对应的示波卡并发送控制指令，以便所述示波卡响应所述控制指令，并将采集的数据以波形的形式显示在上位机上。