CN109222955A

CN109222955A - 一种基于fpga的植入式神经信号采集装置

Info

Publication number: CN109222955A
Application number: CN201810988151.0A
Authority: CN
Inventors: 王常勇; 周瑾; 徐葛森; 韩久琦; 柯昂; 张华亮
Original assignee: Institute of Pharmacology and Toxicology of AMMS
Current assignee: Institute of Pharmacology and Toxicology of AMMS; Academy of Military Medical Sciences AMMS of PLA
Priority date: 2018-08-28
Filing date: 2018-08-28
Publication date: 2019-01-18

Abstract

本发明公开了属于生物信号处理、模拟电子技术领域的一种基于FPGA的植入式神经信号采集装置，该装置主要由植入式微电极、信号采集板、加速度姿态传感器模块、数字电位器、数模转换模块、模数转换模块、拨码开关、FPGA控制模块、以太网接口芯片、RJ45接口、SFP+光模块、USB控制芯片、SDRAM存储器、FLASH存储器和上位机所组成。本发明采用FPGA多重启动重配置技术可以定义采集装置中FPGA控制模块完成的功能任务序列，避免多次烧写FPGA；采用FPGA控制数字电位器和模数转换器技术可以改变模数转换器的采样频率、模拟滤波器的带宽、截止频率；采用软件补偿技术补偿不同通道数字脑神经信号在LVDS传输线缆和SDRAM存储器传输的相位延迟，确保128路的脑神经信号之间的同步性。

Description

一种基于FPGA的植入式神经信号采集装置

技术领域

本发明涉及FPGA技术、生物信号处理技术、模拟电子技术领域，特别涉及一种基于FPGA的植入式神经信号采集装置。

背景技术

准确、可靠、稳定的生物神经信号的采集是开展生物体行为研究的重要前提，对这些生物神经信号研究可以用于诊断生物体组织器官的病变，具有重要的临床应用价值。

神经信号采集装置一般由采集电极、模拟前端放大器、模数转换器、微控制器和数据发送装置所组成。目前较为成熟的神经信号采集装置一般把植入式微电极、模拟前端放大器、模数转换器、微控制器和数据发送装置都集成到一块电路板，这种方案具有结构简单，维护方便等优点，但是这种信号采集方案功能一般比较固定，只适合特定场合下神经信号采集。如果采集的对象不同，这种方案便不再适用，需要重新做硬件，造成研发成本高，原有硬件资源浪费。因此，研究“积木化”、可拆卸、可组装的神经信号采集装置具有重要的实际应用价值。

现场可编程门阵列(FPGA)是可重新编程的硅芯片，FPGA可以像“积木”一样实现所有的数字逻辑电路功能，通过对FPGA重新编程可以动态改变FPGA实现的电路功能，因此，利用FPGA技术可以实现“积木化”、可拆卸、可组装的神经信号采集装置，增强了神经信号采集装置各模块的应用范围，降低了硬件成本，缩短了研发周期。

发明内容

本发明的目的是实现“积木化”、可拆卸、可组装的神经信号采集装置各模块，提高神经信号采集装置的适应性，降低硬件成本和缩短研发周期的问题，提出了一种基于FPGA的植入式神经信号采集装置，该装置采用模块化的设计思想将植入式微电极、信号采集板、FPGA控制模块和上位机分开设计，各模块之间采用标准的接口，方便扩展。

本发明的装置包括植入式微电极、信号采集板、加速度姿态传感器模块、数字电位器、数模转换模块、模数转换模块、拨码开关、FPGA控制模块、以太网接口芯片、RJ45接口、SFP+光模块、USB控制芯片、SDRAM存储器、FLASH存储器和上位机。

所述植入式微电极植入试验对象的大脑，可同步采集128路的脑神经信号，通过模拟信号接插件和信号采集板相连接；所述信号采集板通过LVDS总线和FPGA控制模块相连接；所述FPGA控制模块完成数字电位器、数模转换模块、模数转换模块、SDRAM存储器、FLASH存储器的控制；所述拨码开关和FPGA控制模块、上位机相连接，通过不同的拨码开关状态定义FPGA控制模块和上位机之间的不同通信方式，FPGA控制模块和上位机之间的通信方式有以太网、光纤和USB三种；所述上位机进行通过拨码开关定义的通信方式向FPGA控制模块传递控制参数信息；所述FPGA控制模块通过拨码开关定义的通信方式向上位机发送采集的数字脑神经信号。

所述信号采集板包括模拟信号接插件、模拟放大滤波器、放大器带宽选择器、多路选择开关、模数转换器和单端转差分芯片；所述模拟放大滤波器的放大倍数、滤波器截止频率、带宽由数字电位器和放大器带宽选择器进行设置；所述放大器带宽选择器、多路选择开关均通过单端转差分芯片与FPGA控制模块相连接，FPGA控制模块通过单端转差分芯片实现放大器带宽选择器、多路开关的控制；所述多路选择开关还通过模数转换器与单端转差分芯片相连接。

所述FPGA控制模块通过SPI接口与数字电位器相连接；所述FPGA控制模块还通过SPI接口控制数模转换模块，数模转换模块产生的频率可调的模拟正弦波信号传到信号采集板的模拟信号接插件，完成信号采集板的自闭环测试、采集阻抗测量，数模转换模块还可实时地重建采集的神经信号的模拟波形；所述FPGA控制模块还与SDRAM存储器相连接，FPGA控制模块通过LVDS接口接收采集板发送的数字神经信号缓存到SDRAM存储器中，然后通过拨码开关定义的通信方式发送给上位机；所述FPGA控制模块还与FLASH存储器相连接，FLASH存储器存储FPGA烧写的多重配置文件信息，实现FPGA控制模块的功能任务序列的定义，FLASH存储器还可以存储上位机发送的控制参数信息。

所述加速度姿态传感器模块用于采集被试验对象的加速度和姿态信息，其通过模数转换模块和FPGA控制模块相连接。

所述上位机通过拨码开关定义的通信方式传递给FPGA控制模块控制参数，控制信号采集板中的模拟放大滤波器的放大倍数、滤波器截止频率、带宽，模数转换器的采样频率，SDRAM存储器缓冲区大小，模拟神经信号捕捉比较门限，数字神经信号传输的相位补偿值等控制参数，实现对FPGA控制模块和信号采集板的控制；所述上位机还可以通过拨码开关定义的通信方式在线烧写FPGA控制模块的多重配置文件。

本发明的装置工作过程包括植入式微电极阻抗测量流程、模拟神经信号复现流程和正常测量流程三种。植入式微电极阻抗测量流程用于测量植入式微电极的阻抗，模拟神经信号复现流程完成采集的原始神经信号的实时复现，正常测量流程完成神经信号的采集。该三大流程分别对应FPGA控制模块的三种配置文件，上位机通过以太网接口芯片、RJ45接口将三种配置文件烧写到FLASH存储器的三个起始地址不同的地址空间，当FPGA控制模块完成植入式微电极阻抗测量流程后，自动加载模拟神经信号复现流程，模拟神经信号复现流程完成后再启动正常测量流程。

植入式微电极阻抗测量流程如下：上位机通过拨码开关定义的通信方式向FPGA控制模块发送采集阻抗测量信号的频率，FPGA控制模块控制数模转换模块产生相应频率的模拟正弦信号后，连接到信号采集板的模拟信号接插件，从而完成植入式微电极阻抗测量。

模拟神经信号复现流程如下：上位机向FPGA控制模块传递模拟神经信号捕捉比较门限和噪声抑制参数，FPGA控制模块根据这些参数控制数模转换模块完成模拟神经信号的实时动态复现。

正常测量流程如下：上位机通过拨码开关定义的通信方式向FPGA控制模块传递信号采集板中模拟放大滤波器的放大倍数、滤波器截止频率、带宽参数，模数转换器的采样频率参数，FPGA控制模块通过控制数字电位器完成模拟放大滤波器的放大倍数、滤波器截止频率、带宽的设置，FPGA控制模块通过动态配置内部数字锁相环(DCM)改变模数转换器的采样频率，通过这种方式可以支持可变采样率、可变带宽的模拟神经信号采集。

信号采集板的参数设置好后，上位机通过拨码开关定义的通信方式发送给FPGA控制模块控制指令，FPGA控制模块通过单端转差分芯片将LVDS控制信号转换为差分的TTL信号，控制信号采集板的多路开关和模数转换器依次完成多路模拟神经信号的采集。信号采集板中模数转换器的转换结果通过单端转差分芯片通过LVDS接口传递给FPGA控制模块，FPGA控制模块将数字神经信号缓存在SDRAM存储器中，然后通过拨码开关定义的通信方式发送到上位机进行存储和显示，为了确保不同通路之间神经信号采集的同步性，FPGA控制模块根据上位机传递的数字神经信号传输的相位补偿值动态调整LVDS线和SDRAM存储器带来不同通道的数字神经信号的相位延迟。

加速度姿态传感器模块通过模数转换模块和FPGA控制模块相连接，加速度姿态传感器模块用于采集被试验对象的加速度和姿态信息，通过采集被试验对象的加速度和姿态信息，可以建立被试验对象的加速度和姿态信息与神经信号之间的对应关系。

当需要动态改变FPGA控制模块的功能时，上位机还可以通过拨码开关定义的通信方式在线烧写FPGA控制模块的多重配置文件，FLASH存储器存储烧写FPGA控制模块的多重配置文件，实现FPGA控制模块功能任务序列的定义。FLASH存储器还可以存储上位机发送的整套控制参数信息，当装置上电后，可以使用上次掉电的参数进行。

有益结果：本发明采用FPGA多重启动重配置技术可以定义采集装置中FPGA控制模块完成的功能任务序列，避免多次烧写FPGA；根据采集神经信号的大小采用拨码开关定义FPGA控制模块和上位机之间的通信方式，增强了设备的适应性和灵活性；采用自闭环在线方法完成植入式微电极的阻抗测量，解决了植入式微电极阻抗自动测量的问题；采用FPGA控制数字电位器和模数转换器技术可以改变模数转换器的采样频率、模拟滤波器的带宽、截止频率，解决了神经信号采集装置中模拟前端放大器的灵活配置问题；采用数字低电压差分信号LVDS对数字脑神经信号进行传输使通信距离达到数米；采用软件补偿技术补偿不同通道数字脑神经信号在LVDS传输线缆和SDRAM存储器传输的相位延迟，确保128路的脑神经信号之间的同步性；采用高速USB 2.0、以太网和光纤数据传输技术提高了数字脑神经信号处理和通信的实时性，并可完成FPGA控制模块的动态在线重配置。

附图说明

图1为本发明一种基于FPGA的植入式神经信号采集装置总体框图。

图2为本发明一种基于FPGA的植入式神经信号采集装置工作状态转移图。

图3为植入式微电极阻抗测量状态机转移图。

图4为模拟神经信号复现算法框图。

图5为正常测量流程状态机转移图。

图6为信号采集板中模拟放大滤波器的原理图。

具体实施方式

下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解的是，本发明的保护范围并不受具体实施方式的限制。

图1为本发明一种基于FPGA的植入式神经信号采集装置总体框图，包括植入式微电极、信号采集板、加速度姿态传感器模块、数字电位器、数模转换模块、模数转换模块、拨码开关、FPGA控制模块、以太网接口芯片、RJ45接口、SFP+光模块、USB控制芯片、SDRAM存储器、FLASH存储器和上位机。所述信号采集板由模拟信号接插件、模拟放大滤波器、放大器带宽选择器、多路选择开关、模数转换器和单端转差分芯片所组成。所述植入式微电极植入试验对象的大脑，可同步采集128路的脑神经信号，通过模拟信号接插件和信号采集板相连接；所述信号采集板通过LVDS总线和FPGA控制模块相连接；所述数字电位器和FPGA控制模块相连接；所述加速度姿态传感器模块通过模数转换模块和FPGA控制模块相连接；所述FPGA控制模块通过数模转换模块和信号采集板中的模拟信号接插件相连接；所述拨码开关和FPGA控制模块、上位机相连接；所述上位机通过拨码开关定义的通信方式发送给FPGA控制模块的控制参数缓存在FPGA内部存储器中，FPGA控制模块发送给上位机的测量数据缓存在SDRAM存储器中；所述FPGA控制模块还和SDRAM存储器、FLASH存储器相连接。在信号采集板中，所述模拟信号接插件和模拟放大滤波器相连接；所述模拟放大滤波器通过多路选择开关和模数转换器相连接；所述单端转差分芯片和放大器带宽选择器、多路开关、模数转换器相连接。

图2是本发明一种基于FPGA的植入式神经信号采集装置工作状态转移图，该装置分三大流程，即植入式微电极阻抗测量流程、模拟神经信号复现流程和正常测量流程。植入式微电极阻抗测量流程用于测量植入式微电极的阻抗，模拟神经信号复现流程完成采集的原始神经信号的实时复现，正常测量流程完成神经信号的采集。该三大流程分别对应FPGA控制模块的三种配置文件，上位机通过以太网接口芯片、RJ45接口将三种配置文件烧写到FLASH存储器的三个起始地址不同的地址空间，当FPGA控制模块完成植入式微电极阻抗测量流程后，自动加载模拟神经信号复现流程，模拟神经信号复现流程完成后再启动正常测量流程。

图3为植入式微电极阻抗测量状态机转移图，植入式微电极阻抗测量流程工作过程如下：

(1)装置上电后，当FPGA控制模块收到上位机发送的植入式微电极阻抗测量命令后进入参数设置子状态机，在参数设置子状态机中上位机设置阻抗测量输入信号的频率和阻抗测量的通道数参数，然后通过拨码开关定义的通信方式传递给FPGA控制模块；

(2)参数设置子状态机参数设置完成后，FPGA控制模块控制设备进入数字正弦信号读取状态，读取ROM正弦表的数据，并通过控制状态机把ROM正弦表中的数据发送给数模转换模块，产生的模拟正弦信号输入到信号采集板中的模拟信号接插件。

(3)最后，FPGA控制模块通过LVDS接口获得信号采集板中模数转换器转换后的峰值电压和峰值电流，在阻抗计算状态中完成植入式微电极的阻抗计算，然后设备进入植入式微电极阻抗测量空闲状态。

图4为模拟神经信号复现算法框图，模拟神经信号复现流程的工作过程如下：

(1)装置上电后，上位机通过拨码开关定义的通信方式向FPGA控制模块发送模拟神经信号复现命令，然后上位机向FPGA控制模块发送模拟神经信号复现流程中的模拟神经信号捕捉比较门限、增益和噪声抑制量参数信息，FPGA控制模块开始启动模拟神经信号复现流程；

(2)信号采集板通过LVDS接口将数字神经信号发送给FPGA控制模块，FPGA控制模块首先对信号采集板发送的数字神经信号经过单极点高通滤波处理，然后再经过噪声抑制过程，噪声抑制过程首先将数字神经信号扩大16倍，然后判断扩大16倍后的数字神经信号的正负，如果扩大16倍后的数字神经信号为正，将扩大16倍后的数字神经信号减去上位机设置的噪声抑制量再经过溢出处理后输出，如果扩大16倍后的数字神经信号为负，将扩大16倍后的数字神经信号加上上位机设置的噪声抑制量再经过溢出处理后输出；

(3)FPGA控制模块根据上位机设置的模拟神经信号捕捉比较门限和增益参数，将噪声抑制过程后的数字信号进行比较放大后路发送给数模转换器完成模拟神经信号的实时复现。

图5为正常测量流程状态机转移图。正常测量流程的工作过程如下：

(1)装置上电后，上位机通过拨码开关定义的通信方式在线烧写配置控制模块的程序，完成FPGA控制模块功能定义；

(2)上位机通过拨码开关定义的通信方式向FPGA控制模块发送正常测量流程命令，FPGA控制模块控制设备进入正常测量流程；

(3)在正常测量流程中，设备首先进入数字电位器控制子状态机，根据被采集神经信号的特征，上位机通过拨码开关定义的通信方式将信号采集板中模拟放大滤波器的放大倍数、滤波器截止频率、带宽等参数信息发送到FPGA控制模块的内部存储器中，FPGA控制模块差分SPI接口发送给单端转差分芯片，并通过放大器带宽选择器完成信号采集板模拟放大滤波器的放大倍数、滤波器截止频率、带宽的设置；

(4)其次，设备进入模数转换器工作模式设置状态机，上位机通过拨码开关定义的通信方式将信号采集板中模数转换器的采样频率写入到FPGA控制模块的内部存储器中，FPGA控制模块通过单端转差分芯片完成信号采集板中模数转换器的采样频率设置、工作模式设置，FPGA控制模块通过控制DCM输出的时钟动态改变每通道模拟放大滤波器输出信号的采样率，FPGA控制模块控制DCM输出的内部时钟为f_fpga，每通道模拟放大滤波器输出信号的采样率f_sample，二者之间的关系为f_fpga＝Mf_sample，M代表FPGA控制模块控制DCM输出的内部时钟为f_fpga是完成每通道模拟放大滤波器输出信号采样率的M倍；

(5)再次，设备进入第1路模数转换器读取子状态机，在该子状态机中完成数字神经信号的读取并将数字神经信号缓存到SDRAM存储器中。SDRAM存储器可以存储数据大小计算方法如下：假设数字神经信号的采样率为30ksample/s，每个采样点的数据包的大小为142字节(包括8字节帧头、4字节帧时间计数、128字节通道数字神经信号、2字节校验和)，数据的速率为4.26Mbyte/s，对于256MB的SDRAM存储器，可以存储60秒的数字神经信号。假设拨码开关选择的FPGA控制模块和上位机之间通信方式为光纤接口，光纤接口传输速度为100MByte/s，因此FPGA控制模块每存储23.47s的数字神经信号。当第1路模数转换器读取子状态机结束后，依次进入下1路模数转换器读取子状态机，一共有N路模数转换器读取子状态机，N代表采集通道的数量；

(6)最后，设备进入数据发送子状态机，在数字神经信号数据发送数据之前，FPGA控制模块根据上位机设置数字神经信号传输和SDRAM的相位补偿值对数字神经信号相位进行调整，确保不同通道神经信号之间同步，调整后的多路同步数字神经信号通过拨码开关定义的通信方式发送给上位机，上位机对多路同步数字神经信号进行存储和显示。

另外，该装置中加速度姿态传感器模块通过模数转换模块和FPGA控制模块相连接，加速度姿态传感器模块可用于采集被试验对象的加速度和姿态信息，通过采集被试验对象的加速度和姿态信息，可以建立被试验对象的加速度和姿态信息与神经信号之间的对应关系。

当需要动态改变FPGA控制模块的功能时，上位机可以通过拨码开关定义的通信方式在线烧写重配置FPGA控制模块的程序，实现FPGA控制模块功能重定义。FLASH存储器可以存储上位机发送的整套控制参数信息，当装置上电后，可以使用上次掉电的参数进行运行。

图6为信号采集板中模拟放大滤波器的原理图，原理图中模拟放大滤波器增益为带宽为中心频率为K_p代表模拟放大滤波器的增益，B代表模拟放大滤波器的带宽，代表模拟放大滤波器的中心频率，可调电阻R₁、R₃用数字电位器来替代，通过改变R₁、R₃的大小，可以改变模拟放大滤波器的带宽、中心频率和增益。图中，C代表电容C₁、C₂的电容值，R₁、R₃代表由数字电位器组成的可变电阻，数字电位器的阻值可由FPGA控制模块改变。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的实施方法，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims

1.一种基于FPGA的植入式神经信号采集装置，其特征在于，包括植入式微电极、信号采集板、加速度姿态传感器模块、数字电位器、数模转换模块、模数转换模块、拨码开关、FPGA控制模块、以太网接口芯片、RJ45接口、SFP+光模块、USB控制芯片、SDRAM存储器、FLASH存储器和上位机；所述植入式微电极与信号采集板相连接；所述信号采集板通过LVDS总线与FPGA控制模块相连接；所述FPGA控制模块用于完成数字电位器、数模转换模块、模数转换模块、SDRAM存储器、FLASH存储器的控制；所述拨码开关和FPGA控制模块、上位机相连接，通过不同的拨码开关状态定义FPGA控制模块和上位机之间的不同通信方式，FPGA控制模块和上位机之间的通信方式有以太网、光纤和USB三种。

2.根据权利要求1所述的一种基于FPGA的植入式神经信号采集装置，其特征在于，所述信号采集板包括模拟信号接插件、模拟放大滤波器、放大器带宽选择器、多路选择开关、模数转换器和单端转差分芯片；所述模拟放大滤波器的放大倍数、滤波器截止频率、带宽由数字电位器和放大器带宽选择器进行设置；所述放大器带宽选择器、多路选择开关均通过单端转差分芯片与FPGA控制模块相连接，FPGA控制模块通过单端转差分芯片实现放大器带宽选择器、多路开关的控制；所述多路选择开关还通过模数转换器与单端转差分芯片相连接。

3.根据权利要求1所述的一种基于FPGA的植入式神经信号采集装置，其特征在于，

所述FPGA控制模块通过SPI接口与数字电位器相连接；

所述FPGA控制模块还通过SPI接口控制数模转换模块，数模转换模块产生的频率可调的模拟正弦波信号传到信号采集板的模拟信号接插件，完成信号采集板的自闭环测试、采集阻抗测量，数模转换模块还可实时地重建采集的神经信号的模拟波形；

所述FPGA控制模块还与SDRAM存储器相连接，FPGA控制模块通过LVDS接口接收采集板发送的数字神经信号缓存到SDRAM存储器中，然后通过拨码开关定义的通信方式发送给上位机；

所述FPGA控制模块还与FLASH存储器相连接，FLASH存储器存储FPGA烧写的多重配置文件信息，实现FPGA控制模块的功能任务序列的定义；FLASH存储器还可以存储上位机发送的控制参数信息。

4.根据权利要求1所述的一种基于FPGA的植入式神经信号采集装置，其特征在于，所述加速度姿态传感器模块用于采集被试验对象的加速度和姿态信息，其通过模数转换模块和FPGA控制模块相连接。

5.按照权利要求1所述的一种基于FPGA的植入式神经信号采集装置，其特征还在于，所述上位机通过拨码开关定义的通信方式传递给FPGA控制模块控制参数，控制信号采集板中的模拟放大滤波器的放大倍数、滤波器截止频率、带宽，模数转换器的采样频率，SDRAM存储器缓冲区大小，模拟神经信号捕捉比较门限，数字神经信号传输的相位补偿值等控制参数，实现对FPGA控制模块和信号采集板的控制；所述上位机可以通过拨码开关定义的通信方式在线烧写FPGA控制模块的多重配置文件。