CN201345098Y - 一种同时读写存储器的数据采集装置 - Google Patents

Abstract

本实用新型公开了一种同时读写存储器的数据采集装置，包括传感器、双端随机存取存储器、信号处理单元、A/D转换单元、控制逻辑、USB接口芯片，其特征在于：信号处理单元分别与传感器及A/D转换单元连接，A/D转换单元分别与信号处理单元通过写数据总线并与双端随机存取存储器相连，双端随机存取存储器接A/D转换单元，并通过读数据总线与USB接口芯片相连，控制逻辑通过读控制信号及写控制信号与该双端随机存取存储器连接，USB接口芯片分别与双端随机存取存储器的读数据总线及计算机连接。本实用新型分段缓冲存储，存储数据的同时可读取数据，避免了存储器上的读写冲突，从而减少读写数据的时间，提高了装置采集数据的速度。

Description

一种同时读写存储器的数据采集装置

技术领域

本实用新型涉及计算机、电子技术及通信领域，更具体涉及一种同时读写存储器的装置，本实用新型适用于超声波基桩检测仪、基桩工程动测仪及各种数据采集装置。

背景技术

数据采集装置广泛应用于生产及生活中。通常情况下需要采集一系列数据而不止一个数据。此时，由传感器采集到的数据先逐个缓存到存储器中，待全部数据采集完毕后再从存储器中将缓存的数据读取出来。由于必须要将数据全部写入存储器之后才能读取，数据采集的速度便受到很大限制。

现有技术中用于数据采集装置的存储器主要有静态随机存取存储器(SRAM)、双端随机存取存储器(DPRAM)和先进先出存储器(FIFO)。SRAM的读和写共用一套地址总线和数据总线，双端RAM的读和写有各自独立的地址总线和数据总线，通过选通某个地址总线可对该地址的存储空间读写数据。FIFO只能顺序写入和读取数据，因为FIFO的数据地址由内部读写指针自动加1完成。当处理器从FIFO中读取数据的时钟频率与传感器采集的数据写入FIFO的时钟频率不一致时，就会出现重复读取数据(读频率高于写频率)或漏读数据(读频率低于写频率)的情况，导致数据丢失。

若采用DPRAM作为数据采集装置的存储器，由于DPRAM的两个端口有各自的控制线，可通过两个端口对DPRAM同时进行读写操作。当同时对某一地址的存储空间进行读写时，后发出的操作请求将无效。例如，当DPRAM的一个端口接传感器，另一个端口接计算机时，若传感器采集到的数据通过第一个端口写入某一地址，而计算机刚好要通过第二个端口读取该地址存放的数据时，计算机将读不出数据，将会发生读写冲突。

超声波基桩检测仪是其中一种典型的数据采集装置。例如中岩科技有限公司生产的RSM-SY5、RSM-SY6、RSM-SY7型超声波检测仪，利用超声波透射法，用于检测桥梁、混凝土、隧道岩体的强度、完整性等。现有技术的RSM-SY5、RSM-SY6型声波检测仪有1个发射通道和2个接收通道，一次只能完成2个剖面的检测。RSM-SY5高度信息由人工进行判读，装置信号带宽38.4Kbit/s；RSM-SY6高度信息采用光电编码器自动记录，装置信号带宽2.664Mbit/s。现有技术的RSM-SY7型声波检测仪有四个可控自发自收通道，一次提升可完成6个剖面的全组合检测，并有自动计数提升装置，装置信号带宽2.664Mbit/s。使用传统的存取方式时，需等待全部数据缓存至DPRAM之后再将其读取出来，装置采集速度收到很大限制。

发明内容

本实用新型的目的是在于提供了一种同时读写存储器的数据采集装置，通过将存储器划分为多个存储空间段，进行分时分段缓冲存储，存储数据的同时可读取数据，避免了存储器上的读写冲突，从而减少了读写数据的时间，提高了装置采集数据的速度。

为解决上述技术问题，提供了一种同时读写存储器的方法，该方法包括：

A、将双端随机存取存储器(DPRAM，如IDT公司的IDT7027L)划分为2-128段存储空间段(至少2段，如可划分为32段)，这2-128段存储空间段每段对应固定的高位地址；

B、设置采样参数及双端随机存取存储器(DPRAM)的起始读/写高位地址并初始化起始读/写高位地址对应存储空间段的标识符，其中起始读高位地址与起始写高位地址应不相同，起始读高位地址对应的存储空间段的标识符为可读，起始写高位地址对应的存储空间段的标识符为可写；

C、当写高位地址对应的存储空间段的标识符为可写时，将采集的数据写入当前写高位地址对应的存储空间段；

D、采集完毕后设置当前存储空间段的标识符从可写变为可读；

E、改变当前存储空间段的写高位地址以便回到步骤C进行下次存储；

F、当读高位地址对应的存储空间段的标识符为可读时，读取读高位地址对应的存储空间段中的数据；

G、读取完毕后设置所述存储空间段的标识符为可写；及

H、改变当前存储空间段的读高位地址以便回到步骤F进行下次读取。

一种实现同时读写存储器方法的数据采集装置，该数据采集装置包括传感器、双端随机存取存储器(DPRAM)、信号处理单元、A/D转换单元、控制逻辑、USB接口芯片及计算机。信号处理单元分别与传感器及A/D转换单元连接，将传感器采集到的信号(通常为模拟信号)放大、滤波，输出至A/D转换单元。A/D转换单元分别与信号处理单元、通过写数据总线并与双端随机存取存储器(DPRAM)相连，用于将模拟信号转换为数字信号。存储器接A/D转换单元，并通过读数据总线与USB接口芯片相连，用于缓存采集的数据。该存储器分为2-128存储空间段，每段存储空间段有固定的高位地址，用于区分不同存储空间段。控制逻辑通过读控制总线及写控制总线与该存储器连接，用于向标识符为可写的其中一段存储空间段中写入采集数据及从标识符为可读的一段存储空间段中读取数据。USB接口芯片分别与存储器的数据总线及计算机连接，用来完成大部分的USB协议控制工作，将缓存于存储器的并行数据格式转为通用的USB格式，再传输至计算机。

本实用新型与现有技术相比，具有以下优点和效果：本实用新型通过将存储器划分为多个存储空间段，进行分时分段缓冲存储，存储数据的同时可读取数据，避免了存储器上的读写冲突，从而减少读写数据的时间，提高了装置采集数据的速度。在盛博恊同科技有限公司的工控机LX-3160平台上测试根据本实用新型的其中一个实施例建构的数据采集装置，实验数据表明：当未采用本实用新型的方法，而先采集数据，待数据全部采集完毕后再读取数据时，装置数据采集速度为4.4Mbit/s。采用本实用新型的同时读写存储器的方法，对存储器进行分时分段缓冲存储时，装置数据采集速度可达到14.4Mbit/s，为原有数据采集速度的3倍多。可见，应用本实用新型的装置数据采集速度较现有技术有很大提高，且不会发生读写冲突，本实用新型装置升级、功能扩展简单，可应用于多种数据采集装置，具有很好的应用前景。

附图说明

图1为根据本实用新型的一个实施例的数据采集装置的结构示意框图。其中：106-传感器(声波换能器)；114-控制逻辑(复杂可编程逻辑器件(CPLD)EPM1270)；110-信号处理单元；112-A/D转换单元(AnalogDevice公司的A/D芯片ADS804)；116-双端随机存取存储器(DPRAM)(IDT公司的IDT7027L)；128-USB接口芯片(Philips公司的ISP1581)；132-计算机。

图2为根据本实用新型的一个实施例的双端随机存取存储器(DPRAM)的地址空间示意框图。其中：212-写地址指针；214-读地址指针；210-0号存储空间段；208-2号存储空间段……206-30号存储空间段；204-31号存储空间段。

图3为根据本实用新型的一个实施例的由数据采集装置执行的操作过程的详细流程图。

图4为一种信号处理单元电路结构示意图。

具体实施方式

以下将对本实用新型的实施例给出详细的说明。虽然本实用新型将结合实施例进行阐述，但应理解这并非意指将本实用新型限定于这些实施例。相反，在本实用新型各种范围内所定义的可选项，可修改项和等同项。结合附图和具体实施例对本实用新型的技术方案进行详细的说明，以使本实用新型的特性和优点更为明显。

本文描述的实施例将结合通常概念上计算机可执行的指令进行描述。计算机可执行的指令指可被一台或多台计算机或其它类似设备执行的计算机可用的媒介，如程序模块。通常来说，程序模块包括执行特定任务、或对特定抽象数据类型进行操作的例行程序、对象、组件，数据结构等等。程序模块的功能可根据不同实施例的需求进行组合或拆分。通过具体实例，但非限制，计算机可用的媒介可包括计算机存储媒介及通信媒介。计算机存储媒介包括易失性的及非易失性的、可移除的及不可移除的，可实施于任何方法或技术的媒介，用于存储信息，如计算机可读指令、数据结构、程序模块及其它数据。计算机存储媒介包括，但不仅限于，随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、闪存存储器及其它存储器技术、只读压缩光盘(CD-ROM)、数字多用途光盘(DVD)及其它光学存储技术、盒式磁带、磁性碟片存储器及其它磁性存储器，及其它可用来存储信息的媒介。

通信媒介可为一调制数据信号中的计算机可读的指令、数据结构、程序模块及其它数据，调制数据信号包括任何信息传递媒介，如载波或其它传输机制。术语“调制数据信号”表示为了将信息加载在某个信号上，将此信号的某种或多种特性进行了设置或改变。例如，但不仅限于，通信媒介可包括有线媒介及无线媒介。有线媒介如有线网络、直线连接。无线媒介如声波、射频(RF)、红外及其它。上述任意组合同样也应包含在计算机可读媒介的范围内。

此外，在以下的详细描述中，阐明了大量的具体细节。然而，本领域技术人员将理解，没有这些具体细节，同样可以实施。在另外的一些实例中，对于大家熟知的方案、流程、元件和电路未作详细描述，以便于凸显本发明之主旨。

请参阅图3，其中显示根据的一个实施例的使用分时分段缓冲存储技术同时读写存储器的方法的流程图300。操作过程300可以程序的形式实现，该程序可用一种或多种形式的编程语言，如汇编性语言或解释性语言来编写，且该程序可作为一独立的程序，也可作为模块、组件、子程序及其它可被计算机执行的形式。下面将按步骤描述该流程图。一种同时读写存储器的方法，其步骤是：

A、将双端随机存取存储器116(DPRAM，如IDT公司的IDT7027L)划分为2或4或8或16或32或64或128段存储空间段302(至少2段，如可划分为32段)，这32段存储空间段每段对应固定的高位地址，以使读写地址指针能指向不同存储空间段，从而避免了读写冲突。在步骤划分存储空间段302中，程序开始，初始化装置各部件，如控制逻辑114、信号处理单元110、A/D转换单元112、双端随机存取存储器(DPRAM)116、USB接口芯片128等，装置准备工作。此时双端随机存取存储器(DPRAM)116被划分为32个存储空间段，每段对应固定的高位地址。

B、设置采样参数304及设置双端随机存取存储器(DPRAM)的起始读/写高位地址306并初始化起始读/写高位地址对应存储空间段的标识符308，其中起始读高位地址与起始写高位地址应不相同，起始读高位地址对应的存储空间段的标识符为可读，起始写高位地址对应的存储空间段的标识符为可写。在本步骤设置采样参数304中，计算机发出指令设置采样参数，如采样点数等。在一个实施例中，数据采集装置操作屏幕上会出现一系列对话框，用户通过选择相应选项或者输入具体参数便可正确设置采样参数。在本步骤设置起始读/写高位地址306中，设置双端随机存取存储器(DPRAM)的起始读/写高位地址，其中起始读高位地址与起始写高位地址应不相同。步骤初始化双端随机存取存储器(DPRAM)起始读/写高位地址对应存储空间段的标识符308中，初始化起始读/写高位地址对应存储空间段的标识符。起始读高位地址对应的存储空间段的标识符为可读，起始写高位地址对应的存储空间段的标识符为可写。

C、当写高位地址对应的存储空间段的标识符为可写时，将采集的数据写入当前写高位地址对应的存储空间段312。可同时对双端随机存取存储器(DPRAM)进行读和写操作，步骤310至步骤316为写操作，步骤318至步骤324为读操作。当数据采集装置开始采集数据时，传感器工作，将被测参量转换为电信号，电信号经信号处理及A/D转换后，可写入双端随机存取存储器(DPRAM)。在步骤查看写高位地址对应的存储空间段的标识符310中，当写高位地址对应的存储空间段的标识符为可写时，则流程图转至步骤将采集数据写入当前写高位地址对应的存储空间段312，否则将回到步骤查看写高位地址对应的存储空间段的标识符310。

D、当当前存储空间段写满，采集完毕后，设置当前存储空间段的标识符从可写变为可读314。

E、改变当前存储空间段的写高位地址316，以便下次存储。

F、当读高位地址对应的存储空间段的标识符为可读时，计算机读取读高位地址对应的存储空间段中的数据320。在将采集的数据写入当前写高位地址对应的存储空间段的同时，可对选定的双端随机存取存储器(DPRAM)存储空间段进行数据读取。步骤查看读高位地址对应的存储空间段的标识符318中，当读高位地址对应的存储空间段的标识符为可读时，则流程图转至步骤读取读高位地址对应的存储空间段中的数据320，否则将回到步骤查看读高位地址对应的存储空间段的标识符318。

G、数据读取完毕后，设置所述存储空间段的标识符为可写322。

H、改变双端随机存取存储器(DPRAM)当前存储空间段的读高位地址324，以便下次读取。随后流程图回到步骤查看写高位地址对应的存储空间段的标识符310或查看读高位地址对应的存储空间段的标识符318进行下一轮循环。

请参阅图1，其中显示本实用新型的一个实施例的一种实现同时读写存储器方法的数据采集装置100的结构示意框图，数据采集装置100可实现同时读写存储器且不发生读写冲突。如图1所示，该数据采集装置100包括传感器106、控制逻辑114、信号处理单元110、A/D转换单元112、双端随机存取存储器(DPRAM)116、USB接口芯片128以及计算机132。以下将详细说明图示各装置、单元以及模块的功能以及工作方式和连接关系是：

数据采集装置100可接收传感器106采集到的信号108作为输入信号。根据本实用新型的不同实施例，可采用不同类型的传感器，以适用于不同领域的应用要求。传感器106将被测参量的信息按照一定的规律转换成为电信号，以满足被测参量信息的传输、处理、存储、显示、记录和控制等要求。在其中一个实施例中，数据采集装置100为超声波基桩检测装置，传感器106为声波换能器。传感器106输出的信号108通常为模拟量，需要经过模拟/数字转换(A/D转换)才能被计算机处理。

如图1所示，传感器106输出的模拟信号108首先经过信号处理单元110放大、滤波，然后经A/D转换单元112转换为数字信号，再缓存至双端随机存取存储器(DPRAM)116。

信号处理单元110分别与传感器106及A/D转换单元112连接，其详细结构如图4所示。请参阅图4，信号处理单元110由限幅保护电路402、放大电路404、带通滤波器电路406及信号调整电路408按顺序串联组成(本领域的普通技术人员均能制备)。其中限幅保护电路402与传感器106连接，用于防止输入传感器106的高压脉冲传入到后续单元而损坏器件，可采用两个方向相反的稳压二极管并联组成，利用稳压二极管的稳压特性，将输入电压限制在-2V~+2V之间。放大电路404与限幅保护电路402连接，放大电路404采用第一级Analog Device公司的高输入阻抗、低增益误差、低非线性失真的可编程增益仪表放大器AD526与第二级Analog Device公司的低增益误差、低偏置电流的可编程增益通用放大器AD524串联组成，用于将输入模拟信号108放大至A/D转换单元112可用的幅值范围。带通滤波器电路406与放大电路404连接，可采用二阶巴特沃斯类型RC滤波器，由一低通滤波器和一高通滤波器串联组成。信号调整电路408与带通滤波器电路406连接，用于将滤波输出的-2V～+2V的信号上调2.25伏特，使A/D转换单元112的模拟输入端的单端信号幅度范围在0.25V～4.25V。

A/D转换单元112分别与信号处理单元110、通过写数据总线124并与双端随机存取存储器(DPRAM)116相连，用于将模拟信号转换为数字信号。

双端随机存取存储器(DPRAM)116有两个端口，分别对应地址总线118与122、数据总线124与126。在本实施例中，地址总线118为写地址总线，地址总线122为读地址总线，数据总线124为写数据总线，数据总线126为读数据总线。写数据总线124接A/D转换单元112，读数据总线126可接计算机132。双端随机存取存储器(DPRAM)116还有一读写控制信号120，用于设置两个端口的读写状态。

控制逻辑114用于控制双端随机存取存储器(DPRAM)116的读写时序，接双端随机存取存储器(DPRAM)116的写地址总线118、读地址总线122以及读写控制信号120。根据本实用新型的不同实施例，控制逻辑114可为复杂可编程逻辑器件(CPLD)、微控制器(MCU)、微处理器(MPU)、数字信号处理器(DSP)及类似器件。

缓存至双端随机存取存储器(DPRAM)116中的数据可通过各种通信接口传输至计算机(未图示)中进行保存、处理、显示等。本领域的普通技术人员应该理解，根据不同实施例，可选用不同通信接口，如通用的串口、USB口或专用通信接口。在本实施例中，如图1，双端随机存取存储器(DPRAM)116与计算机通过USB总线130进行数据通信，并使用专用的USB接口芯片128来完成大部分的USB协议控制工作。USB接口芯片128接双端随机存取存储器(DPRAM)116的数据总线122，将缓存于双端随机存取存储器(DPRAM)116的并行数据格式转为通用的USB格式，再传输至计算机。

现有技术通常是待传感器106采集到的全部数据缓存至双端随机存取存储器(DPRAM)116中后再进行读取，等待时间较多。若一边向双端随机存取存储器(DPRAM)116中缓存数据，一边从其中读取缓存的数据，则当同时对同一个存储地址进行读写操作时，将会发生冲突。

根据本实用新型的一个实施例，双端随机存取存储器(DPRAM)116的存储空间被分为2-128段存储空间段，进行分时分段缓冲存储。双端随机存取存储器(DPRAM)116的每一存储空间段的高位地址相同，即为该存储空间段的地址指针。另外，每一存储空间段有一标识符，可设置为可写或可读。当标识符为可写时，可向相应的存储空间段写入数据；当标识符为可读时，可从相应的存储空间段读取数据。本领域的普通技术人员可以理解，只要操作时让写地址指针和读地址指针不同时指向同一存储空间段，便可允许传感器106往双端随机存取存储器(DPRAM)116中写数据的同时，允许计算机通过USB总线130从双端随机存取存储器(DPRAM)116中读取数据。由于某一存储空间段的标识符不能同时为可写和可读，因而不可能同时对该存储空间段进行读和写操作，由此可避免冲突。由于已知当前写和读的存储空间段的位置，便知USB接下来至少能连续读取多少数据，从而使USB能进行大块数据的读取，减少应用程序与固件之间一些不必要的通信，缩短USB相邻两次读数数据的时间间隔，从而提高数据采集装置100的采集速度。

同时，数据采集装置100工作时，计算机通过USB接口芯片128将采样命令与采样参数通传递至采集装置100各部件中，如控制逻辑114、传感器106等。在本实施例中，USB接口芯片128、控制逻辑114(CPLD)以及双端随机存取存储器(DPRAM)构成DMA方式，使数据传输过程不占CPU，从而提高传输速度。

根据本实用新型的不同实施例，可采用不同厂家生产的、不同型号的器件。例如，根据实用新型的其中一个实施例，USB接口芯片128为Philips公司生产的ISP1581，控制逻辑114为复杂可编程逻辑器件(CPLD)EPM1270，A/D转换单元112为Analog Device公司生产的A/D芯片ADS804，双端随机存取存储器(DPRAM)116为IDT公司生产的32K×16容量的IDT7027L。在此实施例中，读数据总线126和读低位地址122与USB接口芯片128的通用接口(GPIF)数据总线FD[0..15]和ADR[0..8]连接。

在另一实施例中，双端随机存取存储器(DPRAM)116可用一有两个独立数据总线的FIFO取代。

请参阅图2，其中显示根据本实用新型的一个实施例的图1所示双端随机存取存储器(DPRAM)116的地址空间示意框图，下面将结合图2描述图1所示的双端随机存取存储器(DPRAM)116的工作方式。如上图2所示，双端随机存取存储器(DPRAM)116的核心部分是双端口存储阵列，左右两个端口可以共用该存储阵列，并且拥有各自的数据总线、地址总线和控制线。在本实施例中，双端随机存取存储器(DPRAM)116为IDT公司生产的IDT7027L，地址空间容量为32K×16。双端随机存取存储器(DPRAM)的地址空间被分为32段：第一段地址空间编号0，地址为0000-03FF；第二段地址空间编号1，地址为0400-07FF……第三十二段地址空间编号31，地址为FC00-FFFF。这32段地址空间每段1024比特。当然，本领域的普通技术人员可以理解，分为多少段、每一段地址空间的大小可根据具体应用来定，可相同也可不同。

当对双端随机存取存储器(DPRAM)116同时发出读写指令时，让写地址指针212和读地址指针214不在同一段地址中，就可做到往双端随机存取存储器(DPRAM)116中存入传感器106采集到的数据的同时，还可以通过USB通信接口130从双端随机存取存储器(DPRAM)116中读取数据，两者并行工作。具体来讲，当数据采集装置100初始化完毕，传感器106开始工作。当传感器106采集到稳定的信号108并经信号处理及A/D转换后，控制逻辑对双端随机存取存储器(DPRAM)116发出写命令。如图2所示，初始写地址指针指向0号存储空间段210，数据将被顺序写入0号存储空间段210的某一位置，0号存储空间段210的标识符为可写。此时可对双端随机存取存储器(DPRAM)116发出读命令，读地址指针应指向另一存储空间段，如2号存储空间段208。2号存储空间段208的数据此时可通过USB接口被计算机读取。若此时读地址指针指向0号存储空间段210时，由于0号存储空间段210的标识符为可写，不可对其进行读操作，此时读地址指针将指向下一个存储空间段，从而避免冲突。

对存储地址进行分时分段后，便不会出现同时对同一存储空间段的数据进行读写操作的情况。由于已知目前写地址和读地址空间的位置，这样便知USB接下来至少能连续读取多少数据，从而使USB能进行大块数据的读取，减少应用程序与固件之间不必要的通信。

本实用新型通过将存储器划分为多个存储空间段，进行分时分段缓冲存储，存储数据的同时可读取数据，避免了存储器上的读写冲突，比现有技术的数据采集装置采集速度提高。

虽然之前的说明和附图描述了本实用新型的较佳实施例，应当理解在不脱离所界定的本实用新型原理的精神和保护范围的前提下可以有各种增补、修改和替换。本领域技术人员应该理解，本实用新型在实际应用中可根据具体的环境和工作要求在不背离实用新型准则的前提下在形式、结构、布局、比例、材料、元素、组件及其它方面有所变化。因此，在此披露的实施例仅用于说明而非限制，本实用新型的保护范围由权利要求书中技术方案及其合法等同物界定，而不限于此前的描述。

Claims (3)

1、一种同时读写双端随机存取存储器的数据采集装置，包括传感器(106)、双端随机存取存储器(116)、信号处理单元(110)、A/D转换单元(112)、控制逻辑(114)、USB接口芯片(128)，其特征在于：信号处理单元(110)分别与传感器(106)及A/D转换单元(112)连接，A/D转换单元(112)分别与信号处理单元(110)通过写数据总线(124)并与双端随机存取存储器(116)相连，双端随机存取存储器(116)接A/D转换单元(112)，并通过读数据总线(126)与USB接口芯片(128)相连，该双端随机存取存储器(116)分为2-128存储空间段，每段存储空间段有固定的高位地址，控制逻辑(114)通过读控制信号(121)及写控制信号(120)与该双端随机存取存储器(116)连接，USB接口芯片(128)分别与双端随机存取存储器(116)的读数据总线(126)及计算机(132)连接。

2、根据权利要求1所述的一种同时读写双端随机存取存储器的数据采集装置，其特征在于：所述的信号处理单元(110)它由限幅保护电路(402)、放大电路(404)、带通滤波器电路(406)及信号调整电路(408)按顺序串联组成，限幅保护电路(402)与传感器(106)连接，放大电路(404)与限幅保护电路(402)连接。

3、根据权利要求2所述的一种同时读写双端随机存取存储器的数据采集装置，其特征在于：所述的带通滤波器电路(406)与放大电路(404)连接，信号调整电路(408)与带通滤波器电路(406)连接。

Images