CN102006129B - 基于fpga的电力线信道模拟方法及装置 - Google Patents

Abstract

基于FPGA的电力线信道模拟方法，包括将该原始模拟信号转换为原始频域信号；用FPGA构建传送原始频域信号的信道；将噪声加入信道中；将信道的传输信号转换为输出信号，向外输出该输出信号。基于FPGA的电力线信道模拟装置，包括输入端预处理模块，模拟信道，噪声模块和输出端预处理模块；输入端预处理模块、模拟信道、噪声模块和输出端预处理模块均受控于FPGA控制器；模拟信道为

。本发明是一种能直接对电力线通信设备进行测试分析实时硬件仿真系统，具有减少通信系统测试时的人力物力的投入的优点。

Description

基于FPGA的电力线信道模拟方法及装置

技术领域

本发明涉及电力线通信系统中信道生成方法及装置，具体的说，涉及电力线通信系统中一种电力线实时信道仿真器的生产方法及装置。

背景技术

随着社会的不断进步，人们对通信的需求日益增加，对通信质量的要求也越来越高。人们理想的目标是可以随时进行信息交流。通信技术的高速发展要求通信线路布线的同步，与此同时也给通信线路架设带来了很大的挑战，特别是对一些老建筑物的布线更是困难，但只要有建筑物就会有电力线，低压电力线通信因其不用布线、覆盖范围广、连接方便等特点，被业内人士认为是接入网方案中最具竞争力的技术之一。尽管PLC技术已经走出实验室，迈出了实用化的第一步，但毕竟该技术的发展时间较短，还有许多问题等待解决。

低压电力线是网络结构复杂的时变系统，其信道表现出阻抗变化大、信道频率特性不稳定、信号所受干扰强和时变性大等特点，因此信道建模对实现电力线通信及其相关技术的研究工作具有重要意义。国内外学者已在信道建模方面进行了大量研究，并在此基础上对所提出的各种电力线通信方法进行理论分析和仿真验证，由于目前电力线信道模型都是在软件仿真平台上的实现，开发的新型电力线通信设备无法在该平台上直接进行测试分析，只能把该通信系统模型搭建在信道的仿真平台上进行间接仿真，费时费力而且仿真过程也无法保证与实际通信过程完全吻合。为了能够尽快缩短电力线通信设备的研发周期，减少设备投入之前到现场的调试次数，需开发一种适用的电力线信道实时硬件仿真器，可在实验室模拟不同现场的电力线信道的各种传播特性，以方便测试人员对所设计的系统进行调试与测试。本发明采用简化的电力线信道模型，提出一种基于FPGA的低压电力线信道实时硬件仿真系统的设计方案并进行了实现。

发明内容

为克服现有技术中电力线通信设备只能在电力线信道模型的软件仿真平台上进行间接仿真、无法直接进行测试分析，费时费力且软件仿真过程无法保证与实际通信过程完全吻合的缺点，本发明提供了一种能直接对电力线通信设备进行测试分析，减少通信系统测试时的人力物力的投入的基于FPGA的电力线信道模拟方法及装置。

基于FPGA的电力线信道模拟方法，包括以下步骤：

1）、获取电力线中传输的载有信息的模拟信号作为原始模拟信号，判断原始模拟信号是时域信号还是频域信号，若是时域信号则将先将该原始模拟信号转换为原始数字信号x(n)，再将x(n)做FFT变换、形成原始频域信号；

2)、用FPGA构建传送原始频域信号的信道，所述的信道传递函数为                                                ，其中N为路径数，一般取2-5即可，

为衰减因子，

为延时因子。将所述的原始频域信号输入所述的信道中，与信道做乘积运算；

3）、用FPGA模拟电力线上的噪声干扰，将所述的噪声加入信道中，与乘积运算后的信号叠加，形成传输信号；所述的噪声由低功率的背景噪声和脉冲噪声叠加而成；所述的背景噪声为M序列为随机数，所述的背景造成由FIR带通滤波器生成，所述的FIR带通滤波器有FPGA中的IP核构建；所述的脉冲噪声由FPGA的LUT查找表查找实现；

4）、将所述的信道输出的传输信号做IFFT变换、获得初始输出时域信号，再将所述的初始输出时域信号转换为模拟信号，形成最终的输出信号，向外输出该输出信号。

进一步，步骤2）中

。

基于FPGA的电力线信道模拟装置，包括将原始信号变换为适合在模拟信道中传输的频域信号的输入端预处理模块，传输输入端预处理模块输出的频域信号的模拟信道，模拟电力线上的噪声、并将噪声加入该模拟信道中的噪声模块，和将模拟信道输出的带噪声的频域信号转换为时域信号输出的输出端预处理模块；所述的输入端预处理模块、模拟信道、噪声模块和输出端预处理模块均受控于FPGA控制器；

所述的模拟信道为

。

进一步，所述的输入端预处理模块包括A/D转换器和FFT变换单元，所述的原始信号从A/D转换单元输入，所述的FFT单元的输出端与所述的模拟信道连接；所述的A/D转换单元由LTC6912-1放大器和LTC1047A-1 ADC采样芯片组成。

进一步，所述的噪声模块包括产生低功率背景噪声的FIR带通滤波单元和产生脉冲信号的窄带噪声单元；所述的FIR带通滤波单元由FPGA的IP核构成，所述的窄带噪声单元由FPGA中的LUT查找表实现。

进一步，FIR滤波器采用11阶的奈奎斯函数，阻带截止频率

，通带截止频率

，通带截止频率

，阻带截止频率

，采样频率。

进一步，所述的脉冲信号由N个独立的正弦函数叠加形成，所述的正弦函数为

。

进一步，所述的输出端预处理模块包括D/A转换器和IFFT变换单元。

本发明所有模块采用FPGA控制实现，可以缩短开发周期，并可靠稳定。

本发明是一种能直接对电力线通信设备进行测试分析实时硬件仿真系统，具有减少通信系统测试时的人力物力的投入的优点。

附图说明

图1是实时信道仿真系统构建方案。

图2是信道中信号传输过程。

图3是A/D转换连接方式。

图4是FFT实现框图。

图5是D/A转换。

图6是D/A接口所需的通信协议。

具体实施方式

实施例一

参照图1-6

基于FPGA的电力线信道模拟方法，包括以下步骤：

1）、获取电力线中传输的载有信息的模拟信号作为原始模拟信号，判断原始模拟信号是时域信号还是频域信号，若是时域信号则将先将该原始模拟信号转换为原始数字信号x(n)，再将x(n)做FFT变换、形成原始频域信号；

2)、用FPGA构建传送原始频域信号的信道，所述的信道传递函数为

，其中N为路径数，一般取2-5即可，为衰减因子，

为延时因子。所述的原始频域信号输入所述的信道中，与信道做乘积运算；

3）、用FPGA模拟电力线上的噪声干扰，将所述的噪声加入信道中，与乘积运算后的信号叠加，形成传输信号；所述的噪声由低功率的背景噪声和脉冲噪声叠加而成；所述的背景噪声为M序列为随机数，所述的背景造成由FIR带通滤波器生成，所述的FIR带通滤波器有FPGA中的IP核构建；所述的脉冲噪声由FPGA的LUT查找表实现；

4）、将所述的信道输出的传输信号做IFFT变换、获得初始输出时域信号，再将所述的初始输出时域信号转换为模拟信号，形成最终的输出信号，向外输出该输出信号。

步骤2）中

。

实施例二

参照图1-6

基于FPGA的电力线信道模拟装置，包括将原始信号变换为适合在模拟信道中传输的频域信号的输入端预处理模块，传输输入端预处理模块输出的频域信号的模拟信道，模拟电力线上的噪声、并将噪声加入该模拟信道中的噪声模块，和将模拟信道输出的带噪声的频域信号转换为时域信号输出的输出端预处理模块；所述的输入端预处理模块、模拟信道、噪声模块和输出端预处理模块均受控于FPGA控制器；

所述的模拟信道为。

所述的输入端预处理模块包括A/D转换器和FFT变换单元，所述的原始信号从A/D转换单元输入，所述的FFT单元的输出端与所述的模拟信道连接；所述的A/D转换单元由LTC6912-1放大器和LTC1047A-1 ADC采样芯片组成。

所述的噪声模块包括产生低功率背景噪声的FIR带通滤波单元和产生脉冲信号的窄带噪声单元；所述的FIR带通滤波单元由FPGA的IP核构成，所述的窄带噪声单元由FPGA中的LUT查找表实现。

FIR滤波器采用11阶的奈奎斯函数，阻带截止频率

，通带截止频率

，通带截止频率，阻带截止频率

，采样频率

。

所述的脉冲信号由N个独立的正弦函数叠加形成，所述的正弦函数为

。

所述的输出端预处理模块包括D/A转换器和IFFT变换单元。

较为常用的低压电力线信道模型如式（1）所示，本发明简化该模型，采用式（2）模型并提供一种基于FPGA的低压电力线信道实时硬件仿真系统，系统框图如图1所示。

    （式1）

           （式2）

由式（2）可知，我们得到的信道实际上是一个频域表达式，而实际信号通常是时域上的，为使时域信号在信道中的传输过程能够用FPGA实现，我们通过对信号采样得数组

，再通过FFT变换。这样时域信号在频域信道中的传输就可以转换成频域上的点对点的数据处理，具体传输过程如图2所示。整个系统的各模块功能如下：

1、输入端预处理

输入端预处理将原始信号变换成适合在信道仿真器传输的信号。包括A/D转换和FFT变换。

1） A/D转换

A/D转换模块由LTC6912-1放大器和LTC1407A-1 ADC构成，放大器缩放输入的模拟信号，其输出连接到LTC1407A-1 ADC，放大器和ADC由FPGA控制，如图3所示。

图3给出了基于SPI的A/D通信接口，当AMP_CS为低时，SPI总线开始进行数据传输，放大器在SPI_SCK时钟信号的上升沿采集SPI_MOSI的串行数据。另外，当AD_CONV信号变高时，ADC开始采样。直到下个AD_CONV信号有效时采样结果才被送出，即保留了一个采样周期。一次通信使用了34个时钟周期。ADC在传输每个14位数据的前后使其输出保留2个时钟周期的三态状态。

2） FFT变换

对于变换长度为N的序列

其傅里叶变换可以表示如下：

          （3）

其中，

 。对于点数N较大时，须对上式进行基4或基2分解，以短点数实现长点数的变换。一般FFT实现简单框图如图4所示。

图4中，运算模块为基4模块。ROM表中存储的是

点旋转因子表。控制模块产生所有的控制信号，包括存储器1和2的读写地址、写使能、运算模块的启动信号及因子表的读地址等信号。

2  信道模拟

式（2）中，路径数

的选取不需取得太大即可满足精度要求。根据对实际电力线各参数的分析，路径数取2-5即可满足一般的要求。式中 

可用式（4）表示。 

      （4）

其中实部和虚部可预先求得存储于ROM中，并用FPGA控制来改变信道状态。

3  噪声

电力线噪声由背景噪声和脉冲噪声叠加而成。

1） 背景噪声

背景噪声主要是低功率的噪声源，随频率的增大而减小，通常可保持几秒或几分钟，有时甚至几小时不变。相关文献指出背景噪声曲线中心频率为4.2 MHz，频带宽度为8.4 MHz，其平均功率小，频谱较宽。选用其中

部分作为本发明的背景噪声，并由M序列伪随机数通过FIR带通滤波生成，FIR滤波器采用11阶的奈奎斯函数，阻带截止频率

，通带截止频率

，通带截止频率，阻带截止频率

，采样频率

。

FPGA内部有大量低成本的IP核，能够很方便地实现FIR滤波器，只需确定其系数即可。该系数可利用MATLAB的FDATool工具产生，考虑到获取的系数是小数形式，为便于在FPGA里使用，需对系数同乘16进行量化，并以二进制补码形式存储于.coe文件中。在FPGA中调用MAC FIR Filter并添加.coe文件初始化，生成的FIR IP核即可在FPGA里调用。需要注意的是，滤波器系数整体放大了16倍，其输出应右移4位以保证正确性。

2） 窄带噪声

窄带噪声部分可通过如下N个独立的正弦函数叠加来描述：

     （5）

该模型可用FPGA中的LUT查找表实现，这里不再具体说明。

4  输出端预处理

输出端预处理包括IFFT变换和D/A转换两部分组成。

1） IFFT变换

由傅里叶表达式可得其逆变换为：

        （6）

对式（6）两边分别取共轭，可得：

        （7）

对式（7）做共轭运算得：

        （8）

式（8）说明IFFT可由FFT实现，只需先求出输入序列的共轭，然后进行正常的FFT变换，输出时再增加一次共轭运算，最后进行一个

的因子对信号进行衰减，即可得到初始的时域信号。

2） D/A转换

D/A转换的实现方式如图5所示，图中DAC器件选用LTC2624 DAC。在片选信号DAC_CS置低后，FPGA传送SPI_MOSI中的数据，高位先传。LTC2624在SPI_SCK的上升沿采集输入数据（SPI_MOSI）。同时FPGA必须在DAC_CS变低后的SPI_SCK的第一个上升沿读取第一个SPI_MISO的值。传完所有的32位数据后，片选信号DAC_CS为高。

图6说明了LTC2624 DAC接口所需的通信协议。在D/A转换器的内部，SPI接口由32位的移位寄存器组成。每个32位的指令由数据值、一条指令、一个地址和无关位组成。FPGA首先传送8个无效位，随后是4位的命令。最普通的使用命令是COMMAND[3:0]=0011，这指的是立即更新DAC的输出数据值。随后，FPGA 通过4位的地址域选择一个或所有的输出通道。地址域之后，FPGA发送12位数据，4个额外的无关位紧随其后。此时，DAC即可把12位数据转换成模拟值并输出到相应的输出端。

本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举，本发明的保护范围不应当被视为仅限于实施例所陈述的具体形式，本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。

Claims (8)

1.基于FPGA的电力线信道模拟方法，包括以下步骤：

1）、获取电力线中传输的载有信息的模拟信号作为原始模拟信号，判断原始模拟信号是时域信号还是频域信号，若是时域信号则将先将该原始模拟信号转换为原始数字信号x(n)，再将x(n)做FFT变换、形成原始频域信号；

2)、用FPGA构建传送原始频域信号的信道，信道传递函数为

，其中i为路径数，c_i为衰减因子，τ_i为延时因子,N为信道传递函数模型所取的总路径数，取2-5;将所述的原始频域信号输入所述的信道中，与信道做乘积运算；

3）、用FPGA模拟电力线上的噪声干扰，将所述的噪声加入信道中，与乘积运算后的信号叠加、形成传输信号；所述的噪声由低功率的背景噪声和脉冲噪声叠加而成；所述的背景噪声为M序列为随机数，所述的背景噪声由FIR带通滤波器生成，所述的FIR带通滤波器由FPGA中的IP核构建；所述的脉冲噪声由FPGA的LUT查找表实现；

4）、将所述的信道输出的传输信号做IFFT变换、获得初始输出时域信号，再将所述的初始输出时域信号转换为模拟信号，形成最终的输出信号，向外输出该输出信号。

2.如权利要求1所述的基于FPGA的电力线信道模拟方法，其特征在于：步骤2）中exp[-j2πfτ_i]＝cos(2πft_i)-jsin(2πft_i)。

3.实现如权利要求1所述的基于FPGA的电力线信道模拟方法的模拟装置，其特征在于：包括将原始信号变换为适合在模拟信道中传输的频域信号的输入端预处理模块，传输输入端预处理模块输出的频域信号的模拟信道，模拟电力线上的噪声、并将噪声加入该模拟信道中的噪声模块，和将模拟信道输出的带噪声的频域信号转换为时域信号输出的输出端预处理模块；所述的输入端预处理模块、模拟信道、噪声模块和输出端预处理模块均受控于FPGA控制器；

所述的模拟信道为 $H\left(f\right)=\underset{i-1}{\overset{N}{\mathrm{\Σ}}}{c}_i\·\exp [-j2\mathrm{\πf}{\mathrm{\τ}}_i]$ 。

4.如权利要求3所述的基于FPGA的电力线信道模拟装置，其特征在于：所述的输入端预处理模块包括A/D转换单元和FFT变换单元，所述的原始信号从A/D转换单元输入，FFT单元的输出端与所述的模拟信道连接；所述的A/D转换单元由LTC6912-1放大器和LTC1047A-1ADC组成。

5.如权利要求4所述的基于FPGA的电力线信道模拟装置，其特征在于：所述的噪声模块包括产生低功率背景噪声的FIR带通滤波单元和产生脉冲信号的窄带噪声单元；所述的FIR带通滤波单元由FPGA的IP核构成，所述的窄带噪声单元由FPGA中的LUT(查找表)实现。

6.如权利要求5所述的基于FPGA的电力线信道模拟装置，其特征在于：FIR滤波器采用11阶的奈奎斯函数，阻带截止频率f_s1＝0.9MHz，通带截止频率f_p1＝1MHz，通带截止频率f_p2＝3MHz，阻带截止频率f_s2＝3.1MHz，采样频率F_s＝8MHz。

7.如权利要求6所述的基于FPGA的电力线信道模拟装置，其特征在于：所述的脉冲信号由N个独立的正弦函数叠加形成，所述的正弦函数为 。

8.如权利要求7所述的基于FPGA的电力线信道模拟装置，其特征在于：所述的输出端预处理模块包括D/A转换器和IFFT变换单元。

Images