CN117388806B - 基于fpga的实时可变带宽干扰信号产生方法及装置 - Google Patents

基于fpga的实时可变带宽干扰信号产生方法及装置 Download PDF

Info

Publication number
CN117388806B
CN117388806B CN202311709347.9A CN202311709347A CN117388806B CN 117388806 B CN117388806 B CN 117388806B CN 202311709347 A CN202311709347 A CN 202311709347A CN 117388806 B CN117388806 B CN 117388806B
Authority
CN
China
Prior art keywords
fpga
data
frequency domain
parallel
bandwidth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311709347.9A
Other languages
English (en)
Other versions
CN117388806A (zh
Inventor
郭亮
杨林超
刘恒良
全大英
许晴
荆丹
张子旭
全英汇
邢孟道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202311709347.9A priority Critical patent/CN117388806B/zh
Publication of CN117388806A publication Critical patent/CN117388806A/zh
Application granted granted Critical
Publication of CN117388806B publication Critical patent/CN117388806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/38—Jamming means, e.g. producing false echoes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Noise Elimination (AREA)

Abstract

本发明公开了一种基于FPGA的实时可变带宽干扰信号产生方法，包括：获取随机数序列；将随机数序列转换为多路并行数据，并基于上位机配置的带宽控制字对多路并行数据进行频域滤波处理，得到多路频域信号；对多路频域信号进行FPGA侧多路并行IFFT运算处理，并将IFFT运算后的多路并行输出数据转换为串行数据，得到干扰信号。该方法有效规避了现有技术使用MATLAB实现各个带宽数字滤波器造成的FPGA资源浪费问题，大大节约了FPGA的资源，且可通过上位机实时改变带宽控制字，从而实现实时可变带宽干扰信号的生成，提升了系统灵活性。

Description

基于FPGA的实时可变带宽干扰信号产生方法及装置
技术领域
本发明属于雷达技术领域，具体涉及一种基于FPGA的实时可变带宽干扰信号产生方法及装置。
背景技术
雷达干扰技术是针对敌方雷达的搜索、探测、跟踪目标的能力，通过干扰回波信号的手段以实现对上述雷达能力破坏或者削弱。雷达干扰样式分为压制式干扰和欺骗式干扰。压制式干扰是干扰设备向空间辐射高功率大带宽的干扰信号，这些干扰信号被敌方雷达接收并影响雷达对目标的检测与测量。欺骗式干扰是发射或转发与敌方雷达回波相似的信号，迷惑敌方雷达从而使其得到错误的信息。
针对压制干扰的硬件实现方式，传统的噪声压制干扰都是通过FPGA(FieldProgrammable Gate Array，现场可编程逻辑门阵列)+滤波器的组合方式实现，滤波器可由数字端或模拟端实现，数字端滤波器是需要通过MATLAB对各个带宽的波器系数进行配置，由FPGA侧实现，才可以生成相应带宽的干扰信号。例如，在现有的高斯白噪声干扰信号的生成方案中，对已生成的高斯白噪声干扰信号，通过FPGA侧的数字滤波器完成滤波，得到对应带宽的干扰信号。
然而，上述方法主要存在以下两个缺陷：1、对MATLAB配置滤波器系数依赖性较大，若前期没有配置相应带宽的滤波器系数，则无法提供这一带宽的干扰信号；2、针对1GHz以上的大带宽雷达干扰信号，前期需要对各个带宽滤波器系数设置，并存入ROM(Read-OnlyMemory，只读存储器)资源中，这也导致FPGA的资源浪费，且代码复用率较低，在处理大带宽的系统上，会造成系统过于繁琐、臃肿。
但是对于目前雷达干扰系统的灵活性，无法通过此方法达到实时的改变噪声干扰信号的带宽这一措施。
综上，现有方法使用MATLAB来实现各个带宽的数字滤波器，会造成FPGA的资源浪费；且现有方法无法实时更改带宽，只能对特定带宽雷达回波信号进行压制干扰，导致系统灵活性不高。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于FPGA的实时可变带宽干扰信号产生方法及装置。本发明要解决的技术问题通过以下技术方案实现：
第一方面，本发明提供了一种基于FPGA的实时可变带宽干扰信号产生方法，包括：
获取随机数序列；
将随机数序列转换为多路并行数据，并基于上位机配置的带宽控制字对多路并行数据进行频域滤波处理，得到多路频域信号；
对多路频域信号进行FPGA侧多路并行IFFT(Inverse Fast Fourier Transform，快速傅里叶逆变换)运算处理，并将IFFT运算后的多路并行输出数据转换为串行数据，得到干扰信号。
在本发明的一个实施例中，获取随机数序列包括：
基于本原特征多项式和模二加法运算，利用线性反馈移位寄存器产生串行均匀随机数序列。
在本发明的一个实施例中，串行均匀随机数序列表示为：
；
式中，表示/>级线性反馈移位寄存器输出的串行均匀随机数序列，/>表示移位索引，/>表示线性反馈系数，/>表示线性反馈移位寄存器第/>次移位状态。
在本发明的一个实施例中，基于上位机配置的带宽控制字对多路并行数据进行频域滤波处理，得到多路频域信号，包括：
获取上位机配置的带宽控制字；
利用带宽控制字计算各路并行数据的频点数目；
基于各路并行数据的频点数目将相应通道中对应频段的频点数据保存，并对通道中其余频点数据置零处理，得到多路频域信号。
在本发明的一个实施例中，利用带宽控制字计算各路并行数据的频点数目，包括：
利用上位机配置的带宽控制字计算频点总数目，计算公式为：
；
式中，表示频点总数目，/>表示上位机配置的带宽控制字，/>表示并行通道总个数，/>表示FPGA的工作时钟，/>表示并行多通道处理的IFFT点数；
将频点总数目均分至每个通道，获得各个通道的频点数目。
在本发明的一个实施例中，将IFFT运算后的多路并行输出数据转换为串行数据包括：
对IFFT运算后的多路并行输出数据乘以相位因子后，再将多路并行数据转换成串行数据，其表达式为：
；
式中，表示输出的串行数据，/>表示串行数据索引，且/>，/>表示并行多通道处理的IFFT点数，/>表示相位因子矩阵，/>表示/>路并行数据经IFFT运算后的输出数据，/>表示转置。
在本发明的一个实施例中，相位因子矩阵采用MATLAB计算得到，并通过coe文件写入FPGA的RAM(Random Access Memory，随机存取存储器)中。
第二方面，本发明提供了一种基于FPGA的实时可变带宽干扰信号产生装置，用于实现本发明第一方面提供的基于FPGA的实时可变带宽干扰信号产生方法，包括：
随机数生成模块，用于获取随机数序列；
频域滤波模块，用于将随机数序列转换为多路并行数据，并基于上位机配置的带宽控制字对多路并行数据进行频域滤波处理，得到多路频域信号；
干扰信号生成模块，用于对多路频域信号进行FPGA侧多路并行IFFT运算处理，并将IFFT运算后的多路并行输出数据转换为串行数据，得到干扰信号。
本发明的有益效果：
1、本发明提供的基于FPGA的实时可变带宽干扰信号产生方法，通过上位机配置带宽控制字从而实现数据的频域滤波处理，并对多路频域信号进行FPGA侧多路并行IFFT运算处理，最后将IFFT运算后的多路并行输出数据转换为串行数据，得到干扰信号。该方法有效规避了现有技术使用MATLAB实现各个带宽数字滤波器造成的FPGA资源浪费问题，大大节约了FPGA的资源，且可通过上位机实时改变带宽控制字，从而实现实时可变带宽干扰信号的生成，提升了系统灵活性；
2、本发明提供的基于FPGA的实时可变带宽干扰信号产生方法，在FPGA侧采取多路并行计算设计，可实现大带宽的干扰信号，且代码模块化复用率高，具有低时延、低功耗的特性有利于简化系统结构。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的基于FPGA的实时可变带宽干扰信号产生方法的一种流程示意图；
图2是本发明实施例提供的基于FPGA的实时可变带宽干扰信号产生方法的另一种流程示意图；
图3是本发明实施例提供的基于FPGA的实时可变带宽干扰信号产生装置的结构框图；
图4是采用本发明的方法实现高斯白噪声的数据直方图；
图5是采用本发明的方法实现带宽1GHz高斯白噪声频域图；
图6是采用本发明的方法实现带宽1GHz高斯白噪声时域图；
图7是采用本发明的方法实现带宽50MHz高斯白噪声频域图；
图8是采用本发明的方法实现带宽50MHz高斯白噪声时域图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
本发明提出了一种基于FPGA的实时可变带宽干扰信号产生方法，可以实现对噪声压制干扰信号的实时带宽控制，有效规避了使用MATLAB生成各个带宽的FIR(FiniteImpulse Response，有限长单位冲激响应)滤波器系数这一操作，在节省FPGA资源的同时，实现功能模块化，提高代码的复用率。具体的，请参见图1，图1是本发明实施例提供的基于FPGA的实时可变带宽干扰信号产生方法的一种流程示意图。本发明提供的基于FPGA的实时可变带宽干扰信号产生方法主要包括以下步骤：
获取随机数序列；
将随机数序列转换为多路并行数据，并基于上位机配置的带宽控制字对多路并行数据进行频域滤波处理，得到多路频域信号；
对多路频域信号进行FPGA侧多路并行IFFT运算处理，并将IFFT运算后的多路并行输出数据转换为串行数据，得到干扰信号。
基于该方法可以产生高斯白噪声干扰信号、梳状谱干扰信号以及捷变频干扰信号。下面以产生高斯白噪声干扰信号为例，结合图2所示的另一种流程图对本发明提供的方法进行详细介绍。
步骤1、获取随机数序列。
本实施例可以基于本原特征多项式和模二加法运算，利用线性反馈移位寄存器产生串行均匀随机数序列。
具体而言，本实施例采用一个级线性反馈移位寄存器获得随机序列，其数学表达式为：
；
式中，表示/>级线性反馈移位寄存器输出的串行均匀随机数序列，为线性反馈寄存器/>次移位状态，/>为线性反馈系数。
模二加法运算是指不考虑错位的加减法，运算效果和异或运算相同，则上面的表达式可简化为：
；
式中，表示/>级线性反馈移位寄存器输出的串行均匀随机数序列，/>表示移位索引，/>表示线性反馈系数，/>表示线性反馈移位寄存器第/>次移位状态。
步骤2、将随机数序列转换为多路并行数据，并基于上位机配置的带宽控制字对多路并行数据进行频域滤波处理，得到多路频域信号。
首先，将步骤1生成的随机数序列转换为多路并行数据，例如，可以转换为四路并行数据，或者称为四通道并行数据，可以记为/>、/>、/>、/>。
可以理解的是，在进行串并转换时，可将串行数据均匀随机数序列按照数据高低位宽分成四路并行数据，也即第一路数据/>对应/>，第二路数据/>对应/>，第三路数据/>对应/>，第四路数据/>对应/>。
然后，对上述多路并行数据进行频域滤波处理，具体包括：
a)获取上位机配置的带宽控制字。
具体而言，本实施例可利用上位机为多路并行数据配置带宽控制字，记为BW，该带宽控制字可通过上位机实时更改，从而可以使本方法产生实时可变带宽的干扰信号。
b)利用带宽控制字计算各路并行数据的频点数目。
具体的，先利用上位机配置的带宽控制字计算频点总数目，计算公式为：
；
式中，表示频点总数目，/>表示上位机配置的带宽控制字，也即实际需要的高斯白噪声带宽，/>表示并行通道总个数，/>表示FPGA的工作时钟，/>表示并行多通道处理的IFFT点数。
再将频点总数目均分至每个通道，获得各个通道的频点数目。
可以理解的是，当频点总数目无法被并行通道总个数整除时，可以对部分通道频点数加1，从而使每个通道的频点数目尽可能的接近。
例如，当频点总数目为18，通道总个数/>为4时，则对应的第一通道的频点数目/>和第二通道的频点数目/>可以为5，第三通道的频点数目和第四通道的频点数目/>可以为4。
c)基于各路并行数据的频点数目将相应通道中对应频段的频点数据保存，并对通道中其余频点数据置零处理，得到多路频域信号。
具体而言，此处仍以频点总数目为18，通道总个数为4进行举例说明。
通过步骤b)可知，此时，第一通道和第二通道的频点数目均为5，第三通道和第四通道的频点数目均为4，则可分别将第一路数据和第二路数据/>中的前5个频点数据保存，并将其余频点数据置零；将第三路数据/>和第四路数据/>中的前4个频点数据保存，并将其余频点数据置零，对应得到四路频域信号，可以记为/>、/>、/>、/>。
步骤3、对多路频域信号进行FPGA侧多路并行IFFT运算处理，并将IFFT运算后的多路并行输出数据转换为串行数据，得到干扰信号。
首先利用常规的IFFT算法对多路多路频域信号进行并行IFFT运算处理，对应得到多路并行数据经IFFT运算后的输出数据，记为。
具体的，常规IFFT表达式为：
；
式中，表示当前IFFT输出数据，/>表示并行多通道处理的IFFT点数，/>表示为当前IFFT输入数据，/>为索引，/>表示从0到/>个谐波。
然后，对IFFT运算后的多路并行输出数据乘以相位因子后，再将多路并行数据转换成串行数据，其表达式为：
；
式中，表示输出的串行数据，/>，/>表示相位因子矩阵，表示/>路并行数据经IFFT运算后的输出数据，/>表示并行多通道处理的IFFT点数。
具体的，以四通道为例，四路频域信号、/>、/>、/>经过IFFT运算后，对应输出/>、/>、/>、/>。然后对其乘以对应的相位因子，再将多路并行数据转换成串行数据，可以表示为：
；
；
；
；
式中，，/>表示输入第/>个点的数据(总共有/>个点)，假定产生N=4096个点数据，/>表示0-1023个点的数据，以此类推，/>表示1024-2047个点的数据，/>表示2048-3071个点的数据，/>表示3072-4095个点的数据。
需要说明的是，对多路IFFT产生的相位因子，可通过MATLAB将相位因子算出，并通过coe文件写入FPGA的RAM中。
将并行IFFT后的数据进行串并转换后，即可得到大带宽的高斯白噪声时域信号。
可以理解的是，关于梳状谱干扰信号以及捷变频干扰信号的产生方式与上述高斯白噪声干扰信号的产生过程相似，区别仅在于在进行并行数据频域滤波处理时，需要按照所需信号设置不同的滤波方式，具体实现过程可结合本发明和现有的相关技术实现，本发明对此不再做详细介绍。
本发明提供的基于FPGA的实时可变带宽干扰信号产生方法，通过上位机配置带宽控制字从而实现数据的频域滤波处理，并对多路频域信号进行FPGA侧多路并行IFFT运算处理，最后将IFFT运算后的多路并行输出数据转换为串行数据，得到干扰信号。该方法有效规避了现有技术使用MATLAB实现各个带宽数字滤波器造成的FPGA资源浪费问题，大大节约了FPGA的资源，且可通过上位机实时改变带宽控制字，从而实现实时可变带宽的干扰信号，提升了系统灵活性。
此外，本发明提供的基于FPGA的实时可变带宽干扰信号产生方法，在FPGA侧采取多路并行计算设计，可实现大带宽的干扰信号，且代码模块化复用率高，具有低时延、低功耗的特性有利于简化系统结构。
实施例二
在上述实施例一的基础上，基于同一发明构思，本实施例提供了一种基于FPGA的实时可变带宽干扰信号产生装置。请参见图2，图2是本发明实施例提供的基于FPGA的实时可变带宽干扰信号产生装置的结构框图。本实施例提供的基于FPGA的实时可变带宽干扰信号产生装置包括：
随机数生成模块，用于获取随机数序列；
频域滤波模块，用于将随机数序列转换为多路并行数据，并基于上位机配置的带宽控制字对多路并行数据进行频域滤波处理，得到多路频域信号；
干扰信号生成模块，用于对多路频域信号进行FPGA侧多路并行IFFT运算处理，并将IFFT运算后的多路并行输出数据转换为串行数据，得到干扰信号。
具体的，本实施例提供的装置可用于上述实施例一提供的基于FPGA的实时可变带宽干扰信号产生方法，重复部分在此不再赘述。
由此，该装置也可以节约FPGA资源，并可以实现实时可变带宽干扰信号的生成，具有较好的灵活性。
实施例三
下面通过仿真实验，对本发明提出的基于FPGA的实时可变带宽干扰信号产生方法进行验证说明。
仿真1：利用FPGA对本发明的方法进行仿真，并将仿真数据导出，其结果如图4所示，图4是采用本发明的方法实现高斯白噪声的数据直方图。经MATLAB数据分析，FPGA导出的数据近似服从正态分布，证明本发明可以生成满足正态分布的高斯白噪声信号。
仿真2：采用本发明的方法生成1GHz带宽压制干扰信号，其结果如图5和图6所示。
其中，图5是采用本发明的方法实现带宽1GHz高斯白噪声频域图，该图由频谱仪导出，中心频率为1.2GHz，扫频宽度Span为2GHz，频谱仪显示该信号带宽为1GHz。
图6是采用本发明的方法实现带宽1GHz高斯白噪声时域图，该图由示波器导出，设置占空比为50%的信号，可以清晰看出，带宽为1GHz信号的时域。
仿真3：采用本发明的方法生成50MHz带宽压制干扰信号，其结果如图7和图8所示。
其中，图7是采用本发明的方法实现带宽50MHz高斯白噪声频域图，该图由频谱仪导出，中心频率为1.2GHz，扫频宽度Span为100MHz，频谱仪显示该信号带宽为50MHz。
图8是采用本发明的方法实现带宽50MHz高斯白噪声时域图，该图由示波器导出，设置占空比为50%的信号，可以清晰看出，带宽为50MHz信号的时域。
通过以上仿真实验结果可以表明，本发明提供的基于FPGA的实时可变带宽干扰信号产生方法可以产生包括大带宽的多种不同带宽的干扰信号。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (5)

1.一种基于FPGA的实时可变带宽干扰信号产生方法，其特征在于，包括：
获取随机数序列；
将所述随机数序列转换为多路并行数据，并基于上位机配置的带宽控制字对所述多路并行数据进行频域滤波处理，得到多路频域信号；具体包括：
利用上位机配置的带宽控制字计算频点总数目，计算公式为：
BW_num＝BW/2/(P*fclk)*N；
式中，BW_num表示频点总数目，BW表示上位机配置的带宽控制字，P表示并行通道总个数，fclk表示FPGA的工作时钟，N表示并行多通道处理的IFFT点数；
将所述频点总数目均分至每个通道，获得各个通道的频点数目；
基于所述各个通道的频点数目将相应通道中对应频段的频点数据保存，并对通道中其余频点数据置零处理，得到多路频域信号；
对所述多路频域信号进行FPGA侧多路并行IFFT运算处理，并对IFFT运算后的多路并行输出数据乘以相位因子后，再将多路并行数据转换成串行数据，得到干扰信号；其表达式为：
X(K)＝W*|IFFT_0IFFT_1…IFFT_P-1|T；
式中，X(K)表示输出的串行数据，K表示串行数据索引，且0≤K≤N-1，N表示并行多通道处理的IFFT点数，W表示相位因子矩阵，IFFT_0、IFFT_1、…、IFFT_P-1表示P路并行数据经IFFT运算后的输出数据，T表示转置。
2.根据权利要求1所述的基于FPGA的实时可变带宽干扰信号产生方法，其特征在于，所述获取随机数序列包括：
基于本原特征多项式和模二加法运算，利用线性反馈移位寄存器产生串行均匀随机数序列。
3.根据权利要求2所述的基于FPGA的实时可变带宽干扰信号产生方法，其特征在于，所述串行均匀随机数序列表示为：
式中，an表示n级线性反馈移位寄存器输出的串行均匀随机数序列，i表示移位索引，ci表示线性反馈系数，an-i表示线性反馈移位寄存器第n-i次移位状态。
4.根据权利要求1所述的基于FPGA的实时可变带宽干扰信号产生方法，其特征在于，所述相位因子矩阵采用MATLAB计算得到，并通过coe文件写入FPGA的RAM中。
5.一种基于FPGA的实时可变带宽干扰信号产生装置，用于实现权利要求1-4任一项所述的基于FPGA的实时可变带宽干扰信号产生方法，其特征在于，包括：
随机数生成模块，用于获取随机数序列；
频域滤波模块，用于将所述随机数序列转换为多路并行数据，并基于上位机配置的带宽控制字对所述多路并行数据进行频域滤波处理，得到多路频域信号；
干扰信号生成模块，用于对所述多路频域信号进行FPGA侧多路并行IFFT运算处理，并将IFFT运算后的多路并行输出数据转换为串行数据，得到干扰信号；
其中，所述频域滤波模块基于上位机配置的带宽控制字对所述多路并行数据进行频域滤波处理，得到多路频域信号，具体包括：
利用所述带宽控制字计算各路并行数据的频点数目；
基于所述各路并行数据的频点数目将相应通道中对应频段的频点数据保存，并对通道中其余频点数据置零处理，得到多路频域信号。
CN202311709347.9A 2023-12-13 2023-12-13 基于fpga的实时可变带宽干扰信号产生方法及装置 Active CN117388806B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311709347.9A CN117388806B (zh) 2023-12-13 2023-12-13 基于fpga的实时可变带宽干扰信号产生方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311709347.9A CN117388806B (zh) 2023-12-13 2023-12-13 基于fpga的实时可变带宽干扰信号产生方法及装置

Publications (2)

Publication Number Publication Date
CN117388806A CN117388806A (zh) 2024-01-12
CN117388806B true CN117388806B (zh) 2024-03-19

Family

ID=89468869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311709347.9A Active CN117388806B (zh) 2023-12-13 2023-12-13 基于fpga的实时可变带宽干扰信号产生方法及装置

Country Status (1)

Country Link
CN (1) CN117388806B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117686984B (zh) * 2024-02-01 2024-05-07 西安电子科技大学 基于fpga的大带宽复杂扫频干扰信号生成方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928104A (en) * 1988-12-23 1990-05-22 Westinghouse Electric Corp. Wideband multi-channel digital radio frequency memory
CN102006129A (zh) * 2010-11-22 2011-04-06 浙江工业大学 基于fpga的电力线信道模拟方法及装置
EP3229030A1 (en) * 2016-04-08 2017-10-11 Tektronix, Inc. Linear noise reduction for a test and measurement system
CN113884994A (zh) * 2021-09-24 2022-01-04 西安电子科技大学 一种基于fpga的雷达多样化干扰信号产生系统
CN216670260U (zh) * 2021-12-24 2022-06-03 南京长峰航天电子科技有限公司 一种sar干扰模拟器
CN116185342A (zh) * 2023-02-27 2023-05-30 西安电子科技大学 一种基于fpga的新型伪随机噪声产生方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928104A (en) * 1988-12-23 1990-05-22 Westinghouse Electric Corp. Wideband multi-channel digital radio frequency memory
CN102006129A (zh) * 2010-11-22 2011-04-06 浙江工业大学 基于fpga的电力线信道模拟方法及装置
EP3229030A1 (en) * 2016-04-08 2017-10-11 Tektronix, Inc. Linear noise reduction for a test and measurement system
CN113884994A (zh) * 2021-09-24 2022-01-04 西安电子科技大学 一种基于fpga的雷达多样化干扰信号产生系统
CN216670260U (zh) * 2021-12-24 2022-06-03 南京长峰航天电子科技有限公司 一种sar干扰模拟器
CN116185342A (zh) * 2023-02-27 2023-05-30 西安电子科技大学 一种基于fpga的新型伪随机噪声产生方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Realization and Optimization of Inverse Algorithm of QR Decomposition of Arbitrary Order Signal Autocorrelation Matrix Based on HLS;liang guo et al.;2021 CIE International Conference on Radar (Radar);20211219;全文 *
一种宽带高斯白噪声的设计与实现;石远东等;舰船电子对抗;20180430;第41卷(第2期);正文第1-3节，图1-7 *

Also Published As

Publication number Publication date
CN117388806A (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
CN117388806B (zh) 基于fpga的实时可变带宽干扰信号产生方法及装置
Faust et al. A spectrally clean transmitting system for solid-state phased-array radars
US7817746B2 (en) Peak factor reduction unit and baseband signal processing device
US10211856B1 (en) Hardware scalable channelizer utilizing a neuromorphic approach
JP2017502560A (ja) 消去パルス波高因子の低減
CN101881821B (zh) 一种分数阶傅里叶域信道化接收方法
CN104580044A (zh) 一种预失真处理方法和系统
CN113608181A (zh) 基于数字信道化的雷达信号侦察与多目标干扰方法及系统
CA2664537A1 (en) Apparatus, method and computer program product for synthesizing arbitrary waveforms using convolution processors
CN111474525A (zh) 超宽带雷达目标回波信号模拟方法及模拟器
CN116827388A (zh) 一种基于fpga开发的适用于中压载波通信系统的pc-cfr算法
CN113795034B (zh) 通信信号群模拟系统和装置
CN101316251A (zh) 对宽带信号进行削峰的方法及系统
JP4116241B2 (ja) パルスデータ生成方法、シェイプデータ生成方法、パルスデータ生成装置、シェイプデータ生成装置及び送信パルス信号生成装置
CN104639481A (zh) 一种多频段信号处理方法及设备
CN103718525B (zh) 一种削波方法、装置及系统
Michaels et al. Quantization effects in digital chaotic communication systems
CN108919202B (zh) 一种基于认知机制的非均匀动态滤波器组的构建方法
Nikitin et al. Complementary intermittently nonlinear filtering for mitigation of hidden outlier interference
Wang et al. 2D optimal MMF design with a controllable maximum loss for Doppler signals
CN108833322A (zh) 一种优化的噪声成型削峰方法及装置
CN111525930B (zh) 一种基于随机冲击序列的调制宽带转换器的混频矩阵生成方法
RU2723108C1 (ru) Способ передачи сигналов с модуляцией фазовым сдвигом по каналу связи с многолучевым распространением
Zhang et al. A method of the detection of frequency-hopping signal based on channelized receiver in the complicated electromagnetic environment
Jovanovic et al. The peak windowing for PAPR reduction in software defined radio base stations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: Guo Liang

Inventor after: Yang Linchao

Inventor after: Liu Hengliang

Inventor after: Xu Qing

Inventor after: Jing Dan

Inventor after: Zhang Zixu

Inventor after: Quan Yinghui

Inventor after: Xing Mengdao

Inventor before: Guo Liang

Inventor before: Yang Linchao

Inventor before: Liu Hengliang

Inventor before: Quan Daying

Inventor before: Xu Qing

Inventor before: Jing Dan

Inventor before: Zhang Zixu

Inventor before: Quan Yinghui

Inventor before: Xing Mengdao

CB03 Change of inventor or designer information