CN109374971B

CN109374971B - 基于嵌入式系统的兆赫兹阻抗测量计

Info

Publication number: CN109374971B
Application number: CN201811112787.5A
Authority: CN
Inventors: 刘增华; 王可心; 冯雪健; 何存富; 吴斌
Original assignee: Beijing University of Technology
Current assignee: Beijing University of Technology
Priority date: 2018-09-25
Filing date: 2018-09-25
Publication date: 2020-12-04
Anticipated expiration: 2038-09-25
Also published as: CN109374971A

Abstract

本发明公开了基于嵌入式系统的兆赫兹阻抗测量计，由嵌入式系统，阻抗测量模拟电路系统以及上位机软件组成。其中，嵌入式系统与阻抗测量模拟电路系统通过SMB连接线进行连接，上位机通过USB转串口连接线与嵌入式系统进行连接。数字电路由双核心板和载板组成。数字电路以FPGA和STM32为双核心芯片，利用FPGA芯片输出一定相位及频率的双通道激励信号，激励信号输入到模拟电路部分，模拟电路利用阻抗测量理论进行计算，将采集到的结果通过RS232协议发送至上位机，上位机完成阻抗值的计算分析与数据保存。本发明的AD转换采样率在该阻抗测量理论中的要求很低，对后续芯片采样率的要求也大大降低。所需参数较少，便于计算，大大简化运算。

Description

基于嵌入式系统的兆赫兹阻抗测量计

技术领域

本发明是一种测量频率达兆赫兹的便携式阻抗测量计，属于仪器仪表领域，可实现测量频率达1MHz下对压电片阻抗值实部与虚部的测量。

背景技术

阻抗测量是电子测量中有着重要地位的一门技术。阻抗测量不光本身是电路领域的重要内容，而且通过对阻抗参数的测量和分析，可以间接的对其他许多的物理量进行快速测量，如工程中常用的压力传感器、位移传感器、速度传感器等，其原始的信号大多是阻抗参量，如电容、电阻或电感等。现代科学技术不断发展已经进入了信息化、数字化时代，对电子产品的各种要求也越来越高，准确可靠的阻抗测量是各类军用及民用电子产品至关重要的基础。从上世纪80年代开始，阻抗测量技术被迅速扩展到生物医学、电化学、建筑学、电力控制、大规模集成电路制造，空间技术等领域。如阻抗方法可以代替CT进行精确的内脏脂肪测量，建筑方面也可通过测量压电材料的阻抗实现建筑的结构缺陷检测。目前阻抗测量仪的发展趋势为自动化，小型化与智能化，提高阻抗测量的量程、精度、便携性也是目前亟待解决的问题。现在，一些厂商研究出一部分性能优良的阻抗测量仪器。而另外一些自行开发的阻抗测量仪器，其阻抗测量的量程较窄，测量精度也不高，体积大，不易于携带，并且大量应用已经既成的芯片和技术，但缺乏核心的创新技术，在工作频带为1MHz以上的数字化阻抗测量技术研究方面还有较大提升空间。所以目前急需在数字化阻抗测量仪方面，并达到兆赫兹以上的测量频率。

发明内容

本发明旨在设计一种测量频率达兆赫兹的便携式阻抗测量计，实现测量频率达1MHz下对压电片阻抗值实部与虚部的测量。基于数字化阻抗测量技术，采用模块化设计思想，通过上位机发出测量指令控制下位机进行阻抗测量，将最终得到的阻抗数据保存。此外，实现体积小，成本低，集成度高，携带方便等优势，满足工作现场的快速测量需求。

为了实现上述目的，本发明采用如下设计方案：

基于嵌入式系统的兆赫兹阻抗测量计由嵌入式系统，由阻抗测量模拟电路系统以及上位机软件组成。其中，嵌入式系统与阻抗测量模拟电路系统通过SMB连接线进行连接，上位机通过USB转串口连接线与嵌入式系统进行连接。

嵌入式系统由以FPGA芯片和STM32芯片为核心的双核心板和载板组成，双核心板嵌入在载板中构成数字电路板。STM32芯片接收来自上位机用于控制激励频率的字符串，利用FPGA芯片输出一定相位及频率的双通道激励信号。载板功能为(1)板载DC输入口，并为嵌入式系统供电，输入范围为5～12V；(2)板载FPGA下载口，能够连接USB Blaster下载器；(3)板载ARM下载口，能够连接Jlink下载器；(4)板载RS232串行接口，用于STM32和上位机通讯；(5)板载双SMB接头，用于将双激励正弦和余弦信号输出到模拟电路板。

阻抗测量模拟电路系统采用矢量伏安法自建电路，用于输出计算压电片阻抗值所需的三个参数，分别为流经压电片的电流值I_RMS(ω)，移相90°前后压电片的平均功率P1(ω)、P2(ω)。模拟电路由电源模块，二倍放大电路模块，乘法器模块、减法器模块、滤波器模块、有效值电路模块、电压跟随器模块、参考电阻以及待测压电片等部分连接组成。输入信号由SMB接口接入后，经过高通滤波器，滤掉直流量及低频干扰，进入二倍放大电路模块，输出信号且输出信号为输入信号的两倍。二倍放大电路模块第一通道的输出端串联接入参考电阻和待测压电片，参考电阻两端电压分别为V₁，V₂，减法器的作用就在于计算V₁与V₂的差值，信号由减法器模块输入至有效值电路模块、滤波器模块，得到I_RMS(ω)。在模拟电路中有两个乘法器模块，一路计算移相前压电片的平均功率，一路计算移相后压电片的平均功率。输入信号由乘法器模块输出后进入滤波器模块，得到移相前后的两个功率参量的直流量P1(ω)、P2(ω)。三个输出通道分别接入电压跟随器模块，将输入信号进行跟随，直接输出相同电压和波形的信号。

模拟电路系统整体±5V供电，输出三路模拟信号，利用STM32内部ADC进行模数转换采集，最终将采集到的结果通过RS232协议发送至上位机，上位机完成阻抗值的计算分析与数据保存。

连接数字电路板，模拟电路板与上位机，选择合适的VISA串口，在LabVIEW写入想要测量的频率所对应的频率控制字，进行数据的读取，读取完毕后，选择停止读取按钮，并计算结果，即可得到压电片阻抗值。

上位机软件由LabVIEW操控，下位机包含模拟电路和数字电路，其特征在于，数字电路由双核心板和载板组成。数字电路以FPGA和STM32为双核心芯片，STM32芯片接收来自上位机用于控制激励频率的字符串，利用FPGA芯片输出一定相位及频率的双通道激励信号，激励信号输入到模拟电路部分，模拟电路利用阻抗测量理论进行计算，最终输出三路模拟信号并利用STM32内部ADC进行模数转换采集，最终将采集到的结果通过RS232协议发送至上位机，上位机完成阻抗值的计算分析与数据保存。

本发明优点在于：(1)AD转换采样率在该阻抗测量理论中的要求很低，对后续芯片采样率的要求也大大降低。(2)该方法所需参数较少，便于计算，大大简化运算。(3)该测量理论实用性较强。(4)我国在1MHz以上的数字化阻抗测量技术研究还有较大提升空间，该发明填补了这一方面的空白。

附图说明

图1阻抗测量系统示意图；

图2阻抗测量模拟电路系统示意图；

图3 STM32核心板程序整体流程图；

图4 FPGA核心板程序整体流程图；

图5 LabVIEW前面板及后面板工作程序流程图。

具体实施方式

参照附图说明，本发明具体实现方式如下：

图1为阻抗测量系统示意图，由LabVIEW编写的上位机软件，数字电路及模拟电路部分组成。上位机通过RS232通信协议与STM32(型号：STM32103VET6)进行通信，将用于激励频率选择的字符串发送至STM32，由STM32通过GPIO口控制FPGA(型号：EP4CE10F17C8N)输出所需频率和幅值相位相差90°的双通道激励信号。再经过DA转换芯片将双激励数字信号转换成模拟信号，输入到模拟电路中作为模拟电路的激励源，模拟电路根据阻抗计算理论，计算出阻抗值计算所需的电流参量和功率参量。利用STM32内部自带的模拟数字转换器(ADC)，通过直接存储器存取(DMA)的方式实现对电流模拟参量和功率模拟参量的转换与采集。将采集到的结果通过RS232串口发送给上位机。由上位机软件完成阻抗值的计算和分析。

图2为阻抗测量模拟电路系统示意图。模拟电路用于输出计算压电片阻抗值所需的三个参数，分别为流经压电片的电流值I_RMS(ω)，移相90°前后压电片的平均功率P1(ω)、P2(ω)。模拟电路由电源模块，二倍放大电路模块，乘法器模块、减法器模块、滤波器模块、有效值电路模块以及电压跟随器模块等部分组成。系统整体±5V供电，模拟电路的输入为FPGA输出的双通道激励信号，幅值及频率均相同，相位差为90°，经由模拟电路计算输出三路直流量，为了减小干扰，输入输出接口均使用SMB接口。信号由SMB接口接入后，经过高通滤波器，滤掉直流量及低频干扰，进入二倍放大电路模块，输出信号且输出信号为输入信号的两倍。二倍放大器和电压跟随器的型号都为ADA4898-1。此部分电路的目的是为了后续有效值电路的正常工作，由于该阻抗测量计需要达到1MHz的测量频率要求，查看有效值芯片手册，输入有效值电压是0.2V时，频率响应最大是1MHz，经过计算与分析，由于数字电路板的双激励通道电压为±0.5V，故需要在模拟电路的前端设计二倍放大电路，经过了二倍放大电路模块后，双通道电压值可达到±1V，此时可以满足有效值电路电压输入有效值大于0.2V。

二倍放大电路模块第一通道的输出端串联接入参考电阻和待测压电片，参考电阻两端电压分别为V₁，V₂，减法器的作用就在于计算V₁与V₂的差值，其中减法器的型号为AD830，由于参考电阻阻值已知，故可知流经待测电阻的电流，信号由减法器模块输入至有效值电路模块，有效值芯片的型号为AD637，此时有效值电路模块输出为I_RMS(ω)。

为消除寄生电容的影响，在所有电源端都接入了电容。在模拟电路中有两个乘法器模块，乘法器芯片型号为AD835。一路计算移相前压电片的平均功率，一路计算移相后压电片的平均功率。信号由乘法器模块输出后进入滤波器模块，滤波器芯片型号为AD813，目的是输出直流信号，滤掉正弦信号，得到移相前后的两个功率参量的直流量P1(ω)、P2(ω)。三个输出通道分别接入电压跟随器模块，将输入信号进行跟随，直接输出相同电压和波形的信号。

图3为STM32核心板程序整体流程图。FPGA与STM32构成双核心板，外扩标准2.54双排排针，用于扩展ARM/FPGA的IO口到载板上。STM32程序以是否接收到来自LabVIEW的控制字为最优先命令，接收到LabVIEW发送的控制字后，STM32将字符串转换为数值并将数值转换为2进制，发送给FPGA。跳出接收语句，FPGA和STM32三路采集同时收到指令。FPGA发出双通道激励信号给模拟电路。三路AD采集程序等待100ms开始工作，其中100ms延迟是为了等待模拟板输出稳定的三路模拟信号，避免接收到的数据不准确。利用UART串口通讯，将结果持续输入到上位机LabVIEW，由上位机LabVIEW进行后续计算与分析。由于PC机电平与STM32的TTL电平不匹配，需要用到MAX3232芯片实现电平转换。利用STM32自带的12位逐次逼近型的模拟数字转换器与DMA模块实现STM32与模拟电路的通讯。为了防止因内部电容器的变化导致准确度降低，ADC内置自校准模式。STM32中的DMA模块，降低了硬件的要求，降低了对中央处理器的使用，数据传输效率高于其它方式。

图4为FPGA核心板程序整体流程图，STM32与FPGA通过GPIO口进行通讯。FPGA用于双通道激励信号的产生，双通道激励信号频率与幅值均相同，相位相差90°。在数字电路中，STM32将频率控制字发送给FPGA，控制字为1-500。FPGA接收到控制字后，通过counter子函数，counter子程序用于计数，如控制字为1时，每到时钟上升沿，输出计数。计数输出为1，2，3，4，5到499；如控制字为2，输出结果为2，4，6，8，10到499，以此类推。Counter子函数中得到的输出用于在sinrom、cosrom子程序中查表得到正弦点与余弦点的相位值。查表输出data_out，经过数字模拟转换器产生正余弦信号。最终实现可变频率激励信号的设计。

图5为LabVIEW前面板及后面板工作程序流程图。

前面板分为三部分，首先进行串口初始化配置，串口初始化配置要与STM32 UART配置完全一致，才能准确读写需要的数据，STM32输出的数据不设置终止符，故此项无需修改。数据位与STM32 UART设置相同8位数据，波特率9600。其次进入写入和读取数据工作区，写入为写入一次，给STM32控制字后，STM32跳出接收数据语句，进入三路ADC采集代码，LabVIEW响应字符串框中会接收到STM32传入的三路以矩阵形式出现的数据矩阵。最终进入数据分析区域，经过后面板字符串矩阵分离，数值转换和相关计算，得到最终结果，实部，虚部和阻抗值，并且可以多次采集，多次计算，将采集到的阻抗值以数组的形式输出到显示控件。

后面板由四部分组成：第一部分为写入程序，写入程序是整体程序中负责读写，采集数据的框图。程序首先初始化VISA，配置好初始配置，进入顺序结构，写入一次，间隔100ms，读取一次。并将读取结果存入响应，按下停止按钮后，停止读取，关闭VISA。随后可点击计算布尔按钮，进入第二部分；第二部分为计算程序，此程序可将字符串矩阵分离成三个数值型数组，以供后续计算。核心为利用扫描字符串，以空格为分割点，输出转换类型为浮点型。分割字符串，并利用寄存器，以for循环的形式生成数组，初始扫描位随for循环次数而改变，每次for循环扫描一行矩阵，总计扫描行数可视情况更改。计算框架的后续计算中利用索引数组，提取想要的单次数据，进行计算得到阻抗值；第三部分为数据保存程序，用插入数组和数组大小的方式实现多次计算后以数组的形式存储每次计算的结果，实现计算多个频率下阻抗值并保存的功能；第四部分为超时待机程序，事件结构边框左上角分支连线端为-1，表示永不超时，事件未完成程序会一直等待。

便携式阻抗测量计的测量过程为：正确连接数字电路板，模拟电路板与上位机，选择合适的VISA串口，在LabVIEW写入想要测量的频率所对应的频率控制字，进行数据的读取，读取完毕后，选择停止读取按钮，并计算结果，即可得到压电片阻抗值。

Claims

1.基于嵌入式系统的兆赫兹阻抗测量计，其特征在于：由嵌入式系统、阻抗测量模拟电路系统以及上位机软件组成；其中，嵌入式系统与阻抗测量模拟电路系统通过SMB连接线进行连接，上位机通过USB转串口连接线与嵌入式系统进行连接；

嵌入式系统由以FPGA芯片和STM32芯片为核心的双核心板和载板组成，双核心板嵌入在载板中构成数字电路板；STM32芯片接收来自上位机用于控制激励频率的字符串，利用FPGA芯片输出一定相位及频率的双通道激励信号；载板功能为(1)板载DC输入口，并为嵌入式系统供电，输入范围为5～12V；(2)板载FPGA下载口，能够连接USB Blaster下载器；(3)板载ARM下载口，能够连接Jlink下载器；(4)板载RS232串行接口，用于STM32和上位机通讯；(5)板载双SMB接头，用于将双激励正弦和余弦信号输出到模拟电路板；

阻抗测量模拟电路系统采用矢量伏安法自建电路，用于输出计算压电片阻抗值所需的三个参数，分别为流经压电片的电流值I_RMS(ω)，移相90°前后压电片的平均功率P1(ω)、P2(ω)；阻抗测量模拟电路系统由电源模块，二倍放大电路模块，乘法器模块、减法器模块、滤波器模块、有效值电路模块、电压跟随器模块、参考电阻以及待测压电片连接组成；输入信号为FPGA的输出幅值及频率均相同、相位差为90°的双通道激励信号；输入信号由SMB接口接入后，经过高通滤波器，滤掉直流量及低频干扰，进入二倍放大电路模块，输出信号且输出信号为输入信号的两倍；二倍放大电路模块第一通道的输出端串联接入参考电阻和待测压电片，参考电阻两端电压分别为V₁，V₂，减法器的作用就在于计算V₁与V₂的差值，信号由减法器模块输入至有效值电路模块、滤波器模块，得到I_RMS(ω)；在模拟电路中有两个乘法器模块，一路计算移相前压电片的平均功率，一路计算移相后压电片的平均功率；输入信号由乘法器模块输出后进入滤波器模块，得到移相前后的两个功率参量的直流量P1(ω)、P2(ω)；三个输出通道分别接入电压跟随器模块，将输入信号进行跟随，直接输出相同电压和波形的信号。

2.根据权利要求1所述的基于嵌入式系统的兆赫兹阻抗测量计，其特征在于：阻抗测量模拟电路系统整体±5V供电，输出三路模拟信号，利用STM32内部ADC进行模数转换采集，最终将采集到的结果通过RS232协议发送至上位机，上位机完成阻抗值的计算分析与数据保存。

3.根据权利要求1所述的基于嵌入式系统的兆赫兹阻抗测量计，其特征在于：连接数字电路板，模拟电路板与上位机，选择合适的VISA串口，在LabVIEW写入想要测量的频率所对应的频率控制字，进行数据的读取，读取完毕后，选择停止读取按钮，并计算结果，即可得到压电片阻抗值。

4.根据权利要求1所述的基于嵌入式系统的兆赫兹阻抗测量计，其特征在于：上位机软件由LabVIEW操控，下位机包含模拟电路和数字电路，其特征在于，数字电路由双核心板和载板组成；数字电路以FPGA和STM32为双核心芯片，STM32芯片接收来自上位机用于控制激励频率的字符串，利用FPGA芯片输出一定相位及频率的双通道激励信号，激励信号输入到模拟电路部分，模拟电路利用阻抗测量理论进行计算，最终输出三路模拟信号并利用STM32内部ADC进行模数转换采集，最终将采集到的结果通过RS232协议发送至上位机，上位机完成阻抗值的计算分析与数据保存。