CN116754842A - 一种谐波阻抗测量系统及方法 - Google Patents

Abstract

本发明提供了一种谐波阻抗测量系统，包括：第一信号发生电路、第一选择开关、第二信号发生电路和第二选择开关；第一信号放大电路，与第一选择开关和第二选择开关连接；第二信号放大电路，与第一选择开关和第二选择开关连接；测量电阻，一端与待测设备的输入端连接，另一端与第一信号放大电路和第二信号放大电路连接；电压信号采集模块，其第一输入端与第一信号放大电路的输出端和第二信号放大电路的输出端连接，其第二输入端与待测设备的输入端连接；处理器模块，与电压信号采集模块的输出端连接。本发明构建四路测量电路，基于常规的谐波阻抗计算公式，得到4个谐波阻抗参数，取其均值作为谐波阻抗测量结果，准确性和可靠性得到了提高。

Description

一种谐波阻抗测量系统及方法

技术领域

本发明涉及谐波阻抗测量技术领域，尤其是涉及一种谐波阻抗测量系统及方法。

背景技术

电网中电力电子设备作为一个非线性负载，成为电网中重要的谐波源。为了控制公用电网中的谐波污染，国家标准GB/T 14549－93《电能质量公用电网谐波》规定了用户谐波发射限值，需要解决的关键问题是如何在PCC对系统和用户的谐波发射水平进行合理的评估,对于谐波发射水平的估计主要还是围绕对系统和用户的谐波阻抗估计来展开。为净化系统，通常是利用电路谐振原理安装滤波器来抑制高次谐波。在获得电力系统谐波阻抗的情况下，能更好的设计和优化滤波器的参数，以达到满足要求的滤波效果。

而测量电力系统或其中设备的谐波阻抗时，通常是通过信号发生器、放大器、测量电阻、电压采集器，获得各次谐波下被测量设备或系统的等效谐波阻抗幅值和相角，缺少测量结果的比对，使得谐波阻抗测量结果的准确性和可靠性较低。

发明内容

本发明提供一种谐波阻抗测量系统及方法，通过四路测量电路进行谐波阻抗测量，并取均值作为最终测量结果，使得谐波阻抗测量结果准确可靠。

本发明实施例的一方面公开了一种谐波阻抗测量系统，包括：第一信号发生电路，连接有第一选择开关；第二信号发生电路，连接有第二选择开关；第一信号放大电路，其输入端与所述第一选择开关和第二选择开关连接；第二信号放大电路，其输入端与所述第一选择开关和第二选择开关连接；测量电阻，一端与待测设备的输入端连接，另一端与所述第一信号放大电路的输出端和第二信号放大电路的输出端连接；电压信号采集模块，其第一输入端与所述第一信号放大电路的输出端和第二信号放大电路的输出端连接，其第二输入端与所述待测设备的输入端连接；处理器模块，与所述电压信号采集模块的输出端连接；其中，所述处理器模块用于根据所述电压信号采集模块采集的第一电压和第二电压，计算得到所述待测设备的谐波阻抗参数。

在一些实施例中，所述第一信号发生电路包括：上位机模块，用于将需要输出的波形进行编码，得到波形数据；STM32电路，与所述上位机模块连接，以接收波形数据；FPGA电路，与所述STM32电路连接，以接收波形数据并进行信号转换；DAC电路，与所述FPGA电路连接，以被所述FPGA电路在时钟的节拍下输出波形信号。

在一些实施例中，所述STM32电路包括STM32芯片U1、连接器P2、电容C4、电阻R7、电容C3、晶振X1、电容C1、电容C2、连接器P3、电阻R5、电阻R6、电阻R41、开关S801和连接器P10；所述STM32芯片U1的引脚37与所述连接器P2的引脚1连接后接地，所述STM32芯片U1的引脚94与所述电阻R2的一端连接，所述电阻R2的另一端与所述连接器P2的引脚2连接，所述连接器P2的引脚3外接电压端V3.3，所述STM32芯片U1的引脚50、引脚75、引脚100、引脚28和引脚11均与接地的所述电容C4连接后外接电压端V3.3，所述STM32芯片U1的引脚14与所述电阻R7的一端和接地的电容C3连接，所述电阻R7的另一端外接电压端V3.3，所述STM32芯片U1的引脚13与所述晶振X1的一端和接地的所述电容C1连接，所述STM32芯片U1的引脚12与所述晶振X1的另一端和接地的所述电容C2连接；所述连接器P3的引脚1、引脚2、引脚3和引脚4分别与所述STM32芯片U1的引脚68、引脚69、引脚72和引脚76一一对应连接，所述电阻R5一端与所述连接器P3的引脚3连接，另一端外接电压端V3.3，所述电阻R6一端与所述连接器P3的引脚4连接，另一端接地，所述电阻R41一端外接电压端V3.3，另一端与所述开关S801的一端和STM32芯片U1的引脚23连接，所述开关S801的另一端接地，所述连接器P10的引脚2、引脚3、引脚4和引脚5分别与所述STM32芯片U1的引脚25、引脚26、引脚29和引脚30一一对应连接。

在一些实施例中，所述STM32电路还包括SD卡接口CON1、电阻R8、电阻R9、电阻10、电阻R11、电阻R12和电阻R13；所述SD卡接口CON1的引脚1、引脚2、引脚3、引脚5、引脚7和引脚8分别与所述STM32芯片U1的引脚78、引脚79、引脚83、引脚80、引脚65和引脚66一一对应连接，所述电阻R8的一端、电阻R9的一端、电阻10的一端、电阻R11的一端、电阻R12的一端和电阻R13的一端分别与所述SD卡接口CON1的引脚1、引脚2、引脚3、引脚5、引脚7和引脚8一一对应连接，所述电阻R8的另一端、电阻R9的另一端、电阻10的另一端、电阻R11的另一端、电阻R12的另一端和电阻R13的另一端均外接电压端V3.3，所述SD卡接口CON1的引脚4外接电压端V3.3。

在一些实施例中，所述STM32电路还包括USB接口J2、电阻R15、电阻R17、电阻R18、电感L1、电容C12、电容C11、电容C13、稳压器U6和TVS二极管U4；所述USB接口J2的引脚1与所述电感L1的一端和TVS二极管U4的引脚4连接，所述USB接口J2的引脚2与所述电阻R15的一端和TVS二极管U4的引脚4连接，所述USB接口J2的引脚3与所述电阻R17的一端、电阻R18的一端和TVS二极管U4的引脚2连接，所述电阻R15的另一端与STM32芯片U1的引脚70连接，所述电阻R17的另一端与STM32芯片U1的引脚71连接，所述电阻R18的另一端与STM32芯片U1的引脚24连接，所述电感L1的另一端与所述电容C12的一端、电容C11的一端和稳压器U6的引脚3连接，所述电容C12的另一端、电容C11的另一端、电容C13的一端和稳压器U6的引脚1均接地，所述稳压器U6的引脚2和引脚4与所述电容C13的另一端相连接后作为电压端V3.3。

在一些实施例中，所述STM32电路还包括电容C14、电容C15、电容C16、电容C17、电容C18、电感L3、稳压器U5、电容C9、电容C10和电容C101；所述电容C14的一端、电容C15的一端、电容C16的一端、电容C17的一端和电容C18的一端均接地，所述电容C14的另一端、电容C15的另一端、电容C16的另一端、电容C17的另一端和电容C18的另一端均外接电压端V3.3，所述电感L3一端外接电压端V3.3，另一端外接电压端3V3-FPGA，所述稳压器U5的引脚3与所述电容C9的一端连接后外接电压端3V3-FPGA，所述电容C9的另一端与所述稳压器U5的引脚1、电容C10的一端和电容C101的一端连接后接地，所述稳压器U5的引脚2和引脚4与所述电容C10的另一端、电容C101的另一端相连接后作为电压端1V2-FPGA。

在一些实施例中，所述STM32电路还包括充电泵电压反向器U304、电容C335、电容C313、电容C314、电容C315、电容C316、电容C317、电容C318、电感L307、电感L308、电阻R16、电阻R19、电阻R190、灯PWR、灯LED1和灯LED2；所述充电泵电压反向器U304的引脚2与所述电容C313的一端、电感L307的一端和稳压器U6的引脚3连接，所述电容C313的另一端与所述充电泵电压反向器U304的引脚4和电容C314的一端连接后接地，所述充电泵电压反向器U304的引脚3和引脚5分别与所述电容C335的两端连接，所述充电泵电压反向器U304的引脚1与所述电容C314的另一端和电感L308的一端连接，所述电感L308的另一端与所述电容C317的一端和电容C318的一端连接，所述电容C317的另一端和电容C318的另一端接地；所述电阻R16一端外接电压端V3.3，另一端与所述灯PWR的正极连接，所述灯PWR的负极接地，所述电阻R19一端外接电压端V3.3，另一端与所述灯LED1的正极连接，所述灯LED1的负极与所述STM32芯片U1的引脚95连接，所述电阻R190一端外接电压端V3.3，另一端与所述灯LED2的正极连接，所述灯LED2的负极与所述STM32芯片U1的引脚96连接。

在一些实施例中，所述FPGA电路包括电阻R20、电阻R23、电阻R27、电阻R31、发光二极管D1、发光二极管D2、发光二极管D3、发光二极管D4、FPGA芯片U7A、电阻R42、电阻R43、连接器J1、电阻R30、电阻R26、晶振Y1、FPGA配置存储器U8、电阻R32、电阻R33、电阻R34、随机存取存储器U9、电阻R40、FPGA芯片U7B、电容C31、电容C32、电容C33、电容C34、电容C35、电容C36、电容C37、电容C38、电容C39、电容C40、电容C41、电容C42、电容C43、电容C44、电容C45、电容C46和电容C47；所述电阻R20的一端、电阻R23的一端、电阻R27的一端和电阻R31的一端均外接电压端3V3-FPGA，所述电阻R20的另一端、电阻R23的另一端、电阻R27的另一端和电阻R31的另一端分别与所述发光二极管D1的正极、发光二极管D2的正极、发光二极管D3的正极和发光二极管D4的正极一一对应连接，所述光二极管D1的负极、发光二极管D2的负极、发光二极管D3的负极和发光二极管D4的负极分别与所述FPGA芯片U7A的引脚43、引脚44、引脚50和引脚51一一对应连接，所述FPGA芯片U7A的引脚143与所述电阻R42的一端和接地的电阻R43连接，所述电阻R42的另一端外接电压端V3.3；所述连接器J1的引脚1外接电压端3V3-FPGA，所述连接器J1的引脚2、引脚3、引脚4和引脚5分别与所述FPGA配置存储器U8的引脚6、引脚17、引脚4和引脚5一一对应连接，所述晶振Y1的引脚4与所述电阻R30的一端连接后外接电压端3V3-FPGA，所述电阻R30的另一端与所述晶振Y1的引脚1连接，所述晶振Y1的引脚3与所述电阻R26的一端连接，所述电阻R26的另一端与所述FPGA芯片U7A的引脚56连接；所述FPGA配置存储器U8的引脚8与所述电阻R32的一端和FPGA芯片U7A的引脚40连接，所述FPGA配置存储器U8的引脚10与所述电阻R33的一端和FPGA芯片U7B的引脚72连接，所述FPGA配置存储器U8的引脚7与所述电阻R34的一端和FPGA芯片U7B的引脚1连接，所述电阻R32的另一端、电阻R33的另一端和电阻R34的另一端均外接电压端3V3-FPGA，所述FPGA配置存储器U8的引脚1和引脚3分别与所述FPGA芯片U7A的引脚63和引脚71一一对应连接，所述电阻R40一端与FPGA芯片U7B的引脚1连接，另一端与所述STM32芯片U1的引脚92连接；所述随机存取存储器U9的引脚1、引脚2、引脚3、引脚4、引脚5、引脚7、引脚8、引脚9、引脚10、引脚13、引脚14、引脚15、引脚16、引脚17、引脚18、引脚19、引脚20、引脚21、引脚22、引脚24、引脚25、引脚26、引脚27、引脚29、引脚30、引脚31、引脚32、引脚35、引脚36、引脚37、引脚38、引脚42、引脚43和引脚44分别与所述FPGA芯片U7A的引脚103、引脚98、引脚97、引脚96、引脚94、引脚93、引脚92、引脚91、引脚88、引脚87、引脚86、引脚85、引脚83、引脚104、引脚105、引脚106、引脚140、引脚142、引脚143、引脚139、引脚135、引脚134、引脚132、引脚131、引脚130、引脚126、引脚125、引脚124、引脚123、引脚122、引脚117、引脚116、引脚113和引脚112一一对应连接；所述电容C31的一端、电容C32的一端、电容C33的一端和电容C34的一端均接地，所述电容C31的另一端、电容C32的另一端、电容C33的另一端和电容C34的另一端外接电压端1V2-FPGA，所述电容C35的一端、电容C36的一端、电容C37的一端、电容C38的一端、电容C39的一端、电容C40的一端、电容C41的一端、电容C42的一端、电容C43的一端、电容C44的一端、电容C45的一端、电容C46的一端和电容C47的一端均接地，所述电容C35的另一端、电容C36的另一端、电容C37的另一端、电容C38的另一端、电容C39的另一端、电容C40的另一端、电容C41的另一端、电容C42的另一端、电容C43的另一端、电容C44的另一端、电容C45的另一端、电容C46的另一端和电容C47的另一端外接电压端3V3-FPGA。

在一些实施例中，所述DAC电路包括数模转换芯片U301、运放U302、连接器P123、电阻R301、电阻R302、电容C301、电容C302、电容C303、电容C304、电容C305、电容C306、电容C307、电容C308、电感L301、电感L302、电感L303、电感L304、电感L305、电感L306、电容C310、电容C311、电容C312、电阻R315、电阻R303、电阻R304、电阻R305、电阻R306、电阻R308、电阻R309、电阻R312、电感L309、电容C323、电容C324、电容C325、电容C326、电容C327、电容C319、电容C320、电容C328和电容C322；所述数模转换芯片U301的引脚8、引脚7、引脚6、引脚5、引脚4、引脚3、引脚2、引脚81和引脚28分别与所述FPGA芯片U7A的引脚67、引脚68、引脚70、引脚74、引脚75、引脚76、引脚77、引脚81和引脚82一一对应连接，所述数模转换芯片U301的引脚24和引脚25相连后外接电压端VDA，所述电感L309一端外接电压端3V3-FPGA，另一端作为电压端VDA，所述数模转换芯片U301的引脚19通过所述电容C310外接电压端VDA，所述数模转换芯片U301的引脚23与接地的所述电容C311连接，所述数模转换芯片U301的引脚17与接地的所述电容C312连接，所述数模转换芯片U301的引脚18与接地的所述电阻R315连接；所述数模转换芯片U301的引脚22与所述电感L301的一端、接地的电阻R301和接地的电容C301连接，所述电感L301的另一端与所述电感L303的一端和接地的电容C303连接，所述电感L303的另一端与所述电感L305的一端和接地的电容C305连接，所述电感L305的另一端与所述电阻R305的一端、接地的电容C307和接地的电阻R303连接，所述电阻R305的另一端与所述运放U302的引脚3和接地的电阻R308连接；所述数模转换芯片U301的引脚21与所述电感L302的一端、接地的电阻R302和接地的电容C302连接，所述电感L302的另一端与所述电感L304的一端和接地的电容C304连接，所述电感L304的另一端与所述电感L306的一端和接地的电容C306连接，所述电感L306的另一端与所述电阻R306的一端、接地的电容C308和接地的电阻R304连接，所述电阻R306的另一端与所述运放U302的引脚4和电阻R309的一端连接；所述运放U302的引脚2与接地的所述电容C328和接地的电容C322连接，所述运放U302的引脚5与接地的所述电容C319和接地的电容C320连接，所述电容C323的一端、电容C324的一端、电容C325的一端、电容C326的一端和电容C327的一端均外接电压端VDA，所述电容C323的另一端、电容C324的另一端、电容C325的另一端、电容C326的另一端和电容C327的另一端均接地，所述运放U302的引脚1与所述电阻R309的另一端和电阻R312的一端连接，所述电阻R312的另一端与所述连接器P123连接。

本发明实施例的另一方面公开了一种谐波阻抗测量方法，包括如下步骤：

S1.构建如上述中任一项所述的谐波阻抗测量系统；

S2.通过所述第一选择开关，使所述第一信号发生电路与所述第一信号放大电路连通，通过所述电压信号采集模块采集电压，得到第一电压V11和第二电压V21，并传输到所述处理器模块，所述处理器模块基于谐波阻抗计算公式，计算得到第一谐波阻抗参数Z1；

S3.通过所述第一选择开关，使所述第一信号发生电路与所述第二信号放大电路连通，通过所述电压信号采集模块采集电压，得到第一电压V12和第二电压V22，并传输到所述处理器模块，所述处理器模块基于谐波阻抗计算公式，计算得到第二谐波阻抗参数Z2；

S4.通过所述第二选择开关，使所述第二信号发生电路与所述第一信号放大电路连通，通过所述电压信号采集模块采集电压，得到第一电压V13和第二电压V23，并传输到所述处理器模块，所述处理器模块基于谐波阻抗计算公式，计算得到第三谐波阻抗参数Z3；

S5.通过所述第二选择开关，使所述第二信号发生电路与所述第二信号放大电路连通，通过所述电压信号采集模块采集电压，得到第一电压V14和第二电压V24，并传输到所述处理器模块，所述处理器模块基于谐波阻抗计算公式，计算得到第四谐波阻抗参数Z4；

S6.将所述第一谐波阻抗参数Z1、第二谐波阻抗参数Z2、第三谐波阻抗参数Z3和第四谐波阻抗参数Z4的均值作为谐波阻抗测量结果。

综上所述，本发明至少具有以下有益效果：

本发明通过第一信号发生电路、第二信号发生电路、第一信号放大电路、第二信号放大电路、第一选择开关、第二选择开关和测量电阻，构成四路测量电路，通过电压信号采集模块和处理器模块，基于常规的谐波阻抗计算公式，即可相应得到4个谐波阻抗参数，取其均值作为谐波阻抗测量结果，使得测量结果的准确性和可靠性得到了提高。

附图说明

图1为本发明中所涉及的谐波阻抗测量系统的示意图。

图2至图7为本发明中所涉及的STM32电路的示意图。

图8至图14为本发明中所涉及的FPGA电路的示意图。

图15至图17为本发明中所涉及的DAC电路的示意图。

图18至图19为本发明中所涉及的第二信号发生电路的示意图。

图20为本发明中所涉及的第一信号放大电路的示意图。

图21为本发明中所涉及的第二信号放大电路的示意图。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明实施例的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

下面结合附图对本发明的实施例进行详细说明。

如图1所示，本发明实施例的一方面公开了一种谐波阻抗测量系统，包括：第一信号发生电路，连接有第一选择开关；第二信号发生电路，连接有第二选择开关；第一信号放大电路，其输入端与第一选择开关和第二选择开关连接；第二信号放大电路，其输入端与第一选择开关和第二选择开关连接；测量电阻，一端与待测设备的输入端连接，另一端与第一信号放大电路的输出端和第二信号放大电路的输出端连接；电压信号采集模块，其第一输入端与第一信号放大电路的输出端和第二信号放大电路的输出端连接，其第二输入端与待测设备的输入端连接；处理器模块，与电压信号采集模块的输出端连接；其中，处理器模块用于根据电压信号采集模块采集的第一电压和第二电压，计算得到待测设备的谐波阻抗参数。

电压信号采集模块可以为数据采集器、采集器、处理器等具有数据采集功能的设备或芯片。为了实现电压信号采集模块处理数据等功能，处理器模块可以为具有数据处理功能的设备或芯片，用于执行处理器模块内存储的可执行代码，即实时分析计算谐波阻抗值。可执行代码可以理解为换流变压器阻抗计算程序。谐波阻抗测量系统的工作过程可参考下述的谐波阻抗测量方法，在此不再复述。

在一些实施例中，如图2至图7所示，第一信号发生电路包括：上位机模块，用于将需要输出的波形进行编码，得到波形数据；STM32电路，与上位机模块连接，以接收波形数据；FPGA电路，与STM32电路连接，以接收波形数据并进行信号转换；DAC电路，与FPGA电路连接，以被FPGA电路在时钟的节拍下输出波形信号其中，上位机模块将需要输出的波形进行编码，通过USB将波形数据传给STM32电路，STM32电路通过FSMC接口将波形刷给FPGA电路，FPGA电路在时钟的节拍下控制DAC电路输出转换。

在一些实施例中，STM32电路包括STM32芯片U1、连接器P2、电容C4、电阻R7、电容C3、晶振X1、电容C1、电容C2、连接器P3、电阻R5、电阻R6、电阻R41、开关S801和连接器P10；STM32芯片U1的引脚37与连接器P2的引脚1连接后接地，STM32芯片U1的引脚94与电阻R2的一端连接，电阻R2的另一端与连接器P2的引脚2连接，连接器P2的引脚3外接电压端V3.3，STM32芯片U1的引脚50、引脚75、引脚100、引脚28和引脚11均与接地的电容C4连接后外接电压端V3.3，STM32芯片U1的引脚14与电阻R7的一端和接地的电容C3连接，电阻R7的另一端外接电压端V3.3，STM32芯片U1的引脚13与晶振X1的一端和接地的电容C1连接，STM32芯片U1的引脚12与晶振X1的另一端和接地的电容C2连接；连接器P3的引脚1、引脚2、引脚3和引脚4分别与STM32芯片U1的引脚68、引脚69、引脚72和引脚76一一对应连接，电阻R5一端与连接器P3的引脚3连接，另一端外接电压端V3.3，电阻R6一端与连接器P3的引脚4连接，另一端接地，电阻R41一端外接电压端V3.3，另一端与开关S801的一端和STM32芯片U1的引脚23连接，开关S801的另一端接地，连接器P10的引脚2、引脚3、引脚4和引脚5分别与STM32芯片U1的引脚25、引脚26、引脚29和引脚30一一对应连接。

在一些实施例中，STM32电路还包括SD卡接口CON1、电阻R8、电阻R9、电阻10、电阻R11、电阻R12和电阻R13；SD卡接口CON1的引脚1、引脚2、引脚3、引脚5、引脚7和引脚8分别与STM32芯片U1的引脚78、引脚79、引脚83、引脚80、引脚65和引脚66一一对应连接，电阻R8的一端、电阻R9的一端、电阻10的一端、电阻R11的一端、电阻R12的一端和电阻R13的一端分别与SD卡接口CON1的引脚1、引脚2、引脚3、引脚5、引脚7和引脚8一一对应连接，电阻R8的另一端、电阻R9的另一端、电阻10的另一端、电阻R11的另一端、电阻R12的另一端和电阻R13的另一端均外接电压端V3.3，SD卡接口CON1的引脚4外接电压端V3.3。

在一些实施例中，STM32电路还包括USB接口J2、电阻R15、电阻R17、电阻R18、电感L1、电容C12、电容C11、电容C13、稳压器U6和TVS二极管U4；USB接口J2的引脚1与电感L1的一端和TVS二极管U4的引脚4连接，USB接口J2的引脚2与电阻R15的一端和TVS二极管U4的引脚4连接，USB接口J2的引脚3与电阻R17的一端、电阻R18的一端和TVS二极管U4的引脚2连接，电阻R15的另一端与STM32芯片U1的引脚70连接，电阻R17的另一端与STM32芯片U1的引脚71连接，电阻R18的另一端与STM32芯片U1的引脚24连接，电感L1的另一端与电容C12的一端、电容C11的一端和稳压器U6的引脚3连接，电容C12的另一端、电容C11的另一端、电容C13的一端和稳压器U6的引脚1均接地，稳压器U6的引脚2和引脚4与电容C13的另一端相连接后作为电压端V3.3。

在一些实施例中，STM32电路还包括电容C14、电容C15、电容C16、电容C17、电容C18、电感L3、稳压器U5、电容C9、电容C10和电容C101；电容C14的一端、电容C15的一端、电容C16的一端、电容C17的一端和电容C18的一端均接地，电容C14的另一端、电容C15的另一端、电容C16的另一端、电容C17的另一端和电容C18的另一端均外接电压端V3.3，电感L3一端外接电压端V3.3，另一端外接电压端3V3-FPGA，稳压器U5的引脚3与电容C9的一端连接后外接电压端3V3-FPGA，电容C9的另一端与稳压器U5的引脚1、电容C10的一端和电容C101的一端连接后接地，稳压器U5的引脚2和引脚4与电容C10的另一端、电容C101的另一端相连接后作为电压端1V2-FPGA。

在一些实施例中，STM32电路还包括充电泵电压反向器U304、电容C335、电容C313、电容C314、电容C315、电容C316、电容C317、电容C318、电感L307、电感L308、电阻R16、电阻R19、电阻R190、灯PWR、灯LED1和灯LED2；充电泵电压反向器U304的引脚2与电容C313的一端、电感L307的一端和稳压器U6的引脚3连接，电容C313的另一端与充电泵电压反向器U304的引脚4和电容C314的一端连接后接地，充电泵电压反向器U304的引脚3和引脚5分别与电容C335的两端连接，充电泵电压反向器U304的引脚1与电容C314的另一端和电感L308的一端连接，电感L308的另一端与电容C317的一端和电容C318的一端连接，电容C317的另一端和电容C318的另一端接地；电阻R16一端外接电压端V3.3，另一端与灯PWR的正极连接，灯PWR的负极接地，电阻R19一端外接电压端V3.3，另一端与灯LED1的正极连接，灯LED1的负极与STM32芯片U1的引脚95连接，电阻R190一端外接电压端V3.3，另一端与灯LED2的正极连接，灯LED2的负极与STM32芯片U1的引脚96连接。

在一些实施例中，如图8至图14所示，FPGA电路包括电阻R20、电阻R23、电阻R27、电阻R31、发光二极管D1、发光二极管D2、发光二极管D3、发光二极管D4、FPGA芯片U7A、电阻R42、电阻R43、连接器J1、电阻R30、电阻R26、晶振Y1、FPGA配置存储器U8、电阻R32、电阻R33、电阻R34、随机存取存储器U9、电阻R40、FPGA芯片U7B、电容C31、电容C32、电容C33、电容C34、电容C35、电容C36、电容C37、电容C38、电容C39、电容C40、电容C41、电容C42、电容C43、电容C44、电容C45、电容C46和电容C47；电阻R20的一端、电阻R23的一端、电阻R27的一端和电阻R31的一端均外接电压端3V3-FPGA，电阻R20的另一端、电阻R23的另一端、电阻R27的另一端和电阻R31的另一端分别与发光二极管D1的正极、发光二极管D2的正极、发光二极管D3的正极和发光二极管D4的正极一一对应连接，光二极管D1的负极、发光二极管D2的负极、发光二极管D3的负极和发光二极管D4的负极分别与FPGA芯片U7A的引脚43、引脚44、引脚50和引脚51一一对应连接，FPGA芯片U7A的引脚143与电阻R42的一端和接地的电阻R43连接，电阻R42的另一端外接电压端V3.3；连接器J1的引脚1外接电压端3V3-FPGA，连接器J1的引脚2、引脚3、引脚4和引脚5分别与FPGA配置存储器U8的引脚6、引脚17、引脚4和引脚5一一对应连接，晶振Y1的引脚4与电阻R30的一端连接后外接电压端3V3-FPGA，电阻R30的另一端与晶振Y1的引脚1连接，晶振Y1的引脚3与电阻R26的一端连接，电阻R26的另一端与FPGA芯片U7A的引脚56连接；FPGA配置存储器U8的引脚8与电阻R32的一端和FPGA芯片U7A的引脚40连接，FPGA配置存储器U8的引脚10与电阻R33的一端和FPGA芯片U7B的引脚72连接，FPGA配置存储器U8的引脚7与电阻R34的一端和FPGA芯片U7B的引脚1连接，电阻R32的另一端、电阻R33的另一端和电阻R34的另一端均外接电压端3V3-FPGA，FPGA配置存储器U8的引脚1和引脚3分别与FPGA芯片U7A的引脚63和引脚71一一对应连接，电阻R40一端与FPGA芯片U7B的引脚1连接，另一端与STM32芯片U1的引脚92连接；随机存取存储器U9的引脚1、引脚2、引脚3、引脚4、引脚5、引脚7、引脚8、引脚9、引脚10、引脚13、引脚14、引脚15、引脚16、引脚17、引脚18、引脚19、引脚20、引脚21、引脚22、引脚24、引脚25、引脚26、引脚27、引脚29、引脚30、引脚31、引脚32、引脚35、引脚36、引脚37、引脚38、引脚42、引脚43和引脚44分别与FPGA芯片U7A的引脚103、引脚98、引脚97、引脚96、引脚94、引脚93、引脚92、引脚91、引脚88、引脚87、引脚86、引脚85、引脚83、引脚104、引脚105、引脚106、引脚140、引脚142、引脚143、引脚139、引脚135、引脚134、引脚132、引脚131、引脚130、引脚126、引脚125、引脚124、引脚123、引脚122、引脚117、引脚116、引脚113和引脚112一一对应连接；电容C31的一端、电容C32的一端、电容C33的一端和电容C34的一端均接地，电容C31的另一端、电容C32的另一端、电容C33的另一端和电容C34的另一端外接电压端1V2-FPGA，电容C35的一端、电容C36的一端、电容C37的一端、电容C38的一端、电容C39的一端、电容C40的一端、电容C41的一端、电容C42的一端、电容C43的一端、电容C44的一端、电容C45的一端、电容C46的一端和电容C47的一端均接地，电容C35的另一端、电容C36的另一端、电容C37的另一端、电容C38的另一端、电容C39的另一端、电容C40的另一端、电容C41的另一端、电容C42的另一端、电容C43的另一端、电容C44的另一端、电容C45的另一端、电容C46的另一端和电容C47的另一端外接电压端3V3-FPGA。

在一些实施例中，如图15至图17所示，DAC电路包括数模转换芯片U301、运放U302、连接器P123、电阻R301、电阻R302、电容C301、电容C302、电容C303、电容C304、电容C305、电容C306、电容C307、电容C308、电感L301、电感L302、电感L303、电感L304、电感L305、电感L306、电容C310、电容C311、电容C312、电阻R315、电阻R303、电阻R304、电阻R305、电阻R306、电阻R308、电阻R309、电阻R312、电感L309、电容C323、电容C324、电容C325、电容C326、电容C327、电容C319、电容C320、电容C328和电容C322；数模转换芯片U301的引脚8、引脚7、引脚6、引脚5、引脚4、引脚3、引脚2、引脚81和引脚28分别与FPGA芯片U7A的引脚67、引脚68、引脚70、引脚74、引脚75、引脚76、引脚77、引脚81和引脚82一一对应连接，数模转换芯片U301的引脚24和引脚25相连后外接电压端VDA，电感L309一端外接电压端3V3-FPGA，另一端作为电压端VDA，数模转换芯片U301的引脚19通过电容C310外接电压端VDA，数模转换芯片U301的引脚23与接地的电容C311连接，数模转换芯片U301的引脚17与接地的电容C312连接，数模转换芯片U301的引脚18与接地的电阻R315连接；数模转换芯片U301的引脚22与电感L301的一端、接地的电阻R301和接地的电容C301连接，电感L301的另一端与电感L303的一端和接地的电容C303连接，电感L303的另一端与电感L305的一端和接地的电容C305连接，电感L305的另一端与电阻R305的一端、接地的电容C307和接地的电阻R303连接，电阻R305的另一端与运放U302的引脚3和接地的电阻R308连接；数模转换芯片U301的引脚21与电感L302的一端、接地的电阻R302和接地的电容C302连接，电感L302的另一端与电感L304的一端和接地的电容C304连接，电感L304的另一端与电感L306的一端和接地的电容C306连接，电感L306的另一端与电阻R306的一端、接地的电容C308和接地的电阻R304连接，电阻R306的另一端与运放U302的引脚4和电阻R309的一端连接；运放U302的引脚2与接地的电容C328和接地的电容C322连接，运放U302的引脚5与接地的电容C319和接地的电容C320连接，电容C323的一端、电容C324的一端、电容C325的一端、电容C326的一端和电容C327的一端均外接电压端VDA，电容C323的另一端、电容C324的另一端、电容C325的另一端、电容C326的另一端和电容C327的另一端均接地，运放U302的引脚1与电阻R309的另一端和电阻R312的一端连接，电阻R312的另一端与连接器P123连接。

综上，上位机可以采用装载有Si gna l G_set.exe软件的计算机，第一信号发生电路可以输出正弦波、方波、三角波。先后采用不同的信号进行测量，有效提高最终测量结果的准确性和可靠性。其他没有描述的连接关系和器件型号参数等如图2至图17所示即可。

在一些实施例中，如图18至图19所示，第二信号发生电路包括电阻R51、电阻R52、电阻R53、电阻R54、电容C111、电容C112、变阻器RP1、二极管D5、二极管D6、运放U0、正弦波输出端P1、电阻R55、电阻R56、电阻R57、电阻R58、电阻R59、电容C113、运放U2、运放U3、变阻器RP2、二极管D7、二极管D8、方波输出端P4和三角波输出端P5；电容C112的一端、电阻R53的一端和电阻R54的一端均接地，电容C112的另一端与电阻R53的另一端、电阻R52的一端和运放U0的同相端连接，电阻R54的另一端与变阻器RP1的第一定端和运放U0的反相端连接，电阻R52的另一端与电阻R51的一端、二极管D5的正极、二极管D6的负极、运放U0的输出端和正弦波输出端P1连接，电阻R51的另一端与二极管D5的负极、二极管D6的正极、变阻器RP1的第二定端和动端连接；电阻R55一端接地，另一端与运放U2的反相端连接，运放U2的同相端与电阻R56的一端和电阻R57的一端连接，运放U2的输出端与电阻R58的一端连接，电阻R58的另一端与电阻R56的另一端、变阻器RP2的第一定端、二极管D7的正极和方波输出端P4连接，二极管D7的负极与二极管D8的负极连接，二极管D8的正极接地，运放U3的反相端与电容C113的一端、变阻器RP2的第二定端和动端连接，运放U3的同相端与接地的电阻R59连接，运放U3的输出端与电阻R57的另一端、电容C113的另一端和三角波输出端P5连接。

综上，正弦波产生采用RC文氏振荡器，变阻器RP1的阻值要大于10K，以满足起振条件，调节变阻器RP1可以获得所需的正弦波信号；方波采用滞回比较器，输出方波经积分产生三角波。方波幅度通过两只反相稳压管(二极管D7和二极管D8)稳压，调节变阻器RP2可以调节方波、三角波频率；其中方波输出采用高速运放，边沿陡峭，效果极佳，三种输出波形效果都很好。三种波形频率在1～2KHz。其它频率可以通过调节电路参数获得。即第二信号发生电路可以输出正弦波、方波、三角波，先后采用不同的信号进行测量，有效提高最终测量结果的准确性和可靠性。其他没有描述的连接关系和器件型号参数等如图18至图19所示即可。

如图20所示，第一信号放大电路包括输入端PW1、电阻R60、电阻R61、电阻R62、电阻R63、电容C114、电容C115、电容C116、电容C117、电容C118、电容C119、电容C120、电容C121、电容C122、运放U10、功率放大器U11和输出端PW2；电阻R60一端通过输入端PW1与第一选择开关和第二选择开关连接，另一端与电阻R61的一端和运放U10的反相端连接，运放U10的同相端与电阻R63的一端和功率放大器U11的反相端连接，运放U10的正极与电容C114的一端和电容C115的正极连接后外接电压端+VCC，电容C114的另一端和电容C115的负极连接后接地，运放U10的负极与电容C117的一端和电容C118的一端连接后外接电压端-VCC，电容C117的另一端和电容C118的另一端接地，运放U10的输出端与电容C116的一端和电阻R62的一端连接，电容C116的另一端与电阻R62的另一端、电阻R63的另一端和功率放大器U11的同相端连接；功率放大器U11的正极与电容C119的一端和电容C120的正极连接后外接电压端+VCC，电容C119的另一端和电容C120的负极连接后接地，功率放大器U11的负极与电容C121的一端和电容C122的一端连接后外接电压端-VCC，电容C121的另一端和电容C122的另一端接地，功率放大器U11的输出端与电阻R61的另一端相连后通过输出端PW2与测量电阻(电压信号采集模块)连接。

综上，第一信号放大电路构成同相组合放大器，可以将第一信号发生电路或第二信号发生电路输出的信号进行放大，其他没有描述的连接关系和器件型号参数等如图20所示即可。

如图21所示，第二信号放大电路包括输入端PW3、电阻R64、电阻R65、电阻R66、电容C123、电容C124、电容C125、电容C126、电容C127、电容C128、电容C129、电容C130、电容C131、运放U12、功率放大器U13和输出端PW4；运放U12的同相端与电阻R64的一端连接后通过输入端PW3与第一选择开关和第二选择开关连接，电阻R64的另一端与电阻R66的一端和功率放大器U13的反相端连接，运放U12的正极与电容C123的一端和电容C124的正极连接后外接电压端+VCC，电容C123的另一端和电容C124的负极连接后接地，运放U12的负极与电容C126的一端和电容C127的一端连接后外接电压端-VCC，电容C126的另一端和电容C127的另一端接地，运放U12的输出端与电容C125的一端和电阻R65的一端连接，电容C125的另一端与电阻R65的另一端、电阻R66的另一端和功率放大器U13的同相端连接；功率放大器U13的正极与电容C128的一端和电容C129的正极连接后外接电压端+VCC，电容C128的另一端和电容C129的负极连接后接地，功率放大器U13的负极与电容C130的一端和电容C131的一端连接后外接电压端-VCC，电容C130的另一端和电容C131的另一端接地，功率放大器U13的输出端与运放U12的反相端相连后通过输出端PW4与测量电阻(电压信号采集模块)连接。

综上，第二信号放大电路构成反相组合放大器，可以将第一信号发生电路或第二信号发生电路输出的信号进行放大，其他没有描述的连接关系和器件型号参数等如图21所示即可。

本发明实施例的另一方面公开了一种谐波阻抗测量方法，包括如下步骤：

S1.构建如上述中任一项的谐波阻抗测量系统；

S2.通过第一选择开关，使第一信号发生电路与第一信号放大电路连通，通过电压信号采集模块采集电压，得到第一电压V11和第二电压V21，并传输到处理器模块，处理器模块基于谐波阻抗计算公式，计算得到第一谐波阻抗参数Z1；

S3.通过第一选择开关，使第一信号发生电路与第二信号放大电路连通，通过电压信号采集模块采集电压，得到第一电压V12和第二电压V22，并传输到处理器模块，处理器模块基于谐波阻抗计算公式，计算得到第二谐波阻抗参数Z2；

S4.通过第二选择开关，使第二信号发生电路与第一信号放大电路连通，通过电压信号采集模块采集电压，得到第一电压V13和第二电压V23，并传输到处理器模块，处理器模块基于谐波阻抗计算公式，计算得到第三谐波阻抗参数Z3；

S5.通过第二选择开关，使第二信号发生电路与第二信号放大电路连通，通过电压信号采集模块采集电压，得到第一电压V14和第二电压V24，并传输到处理器模块，处理器模块基于谐波阻抗计算公式，计算得到第四谐波阻抗参数Z4；

S6.将第一谐波阻抗参数Z1、第二谐波阻抗参数Z2、第三谐波阻抗参数Z3和第四谐波阻抗参数Z4的均值作为谐波阻抗测量结果。

其中，当先后采用不同的信号(正弦波、方波、三角波)进行测量时，将先后得到的三个第一谐波阻抗参数的均值作为第一谐波阻抗参数Z1，将先后得到的三个第二谐波阻抗参数的均值作为第二谐波阻抗参数Z2，将先后得到的三个第三谐波阻抗参数的均值作为第三谐波阻抗参数Z3，将先后得到的三个第四谐波阻抗参数的均值作为第四谐波阻抗参数Z4，有效提高谐波阻抗测量结果的准确性和可靠性。

应当理解的是，待测设备可以为换流变压器，谐波阻抗参数包括谐波阻抗幅值和谐波阻抗相角，谐波阻抗计算公式采用常规公式即可，例如：

其中，Z_h为h次谐波下换流变压器的谐波阻抗幅值，R为测量电阻的阻值，U_1h为测量电阻的h次谐波电压幅值，U_2h为换流变压器的h次谐波电压幅值，θ_1h为h次谐波下测量电阻的电压与电流I _h之间的相角，θ′_h为测量电阻和换流变压器的h次谐波电压相位差，I _h为输入换流变压器的h次谐波电流。

θ_h＝θ_1h+θ′_h；

其中，θ_h为h次谐波下换流变压器的谐波阻抗相角。

以上所述实施例是用以说明本发明，并非用以限制本发明，所以举例数值的变更或等效元件的置换仍应隶属本发明的范畴。

由以上详细说明，可使本领域普通技术人员明了本发明的确可达成前述目的，实已符合专利法的规定。

此外，本领域的普通技术人员可以理解，本申请的各方面可以通过若干具有可专利性的种类或情况进行说明和描述，包括任何新的和有用的过程、机器、产品或物质的组合，或对其任何新的和有用的改进。因此，本申请的各个方面可以完全由硬件实施、可以完全由软件(包括固件、常驻软件、微代码等)实施、也可以由硬件和软件组合实施。以上硬件或软件均可被称为“单元”、“模块”或“系统”。此外，本申请的各方面可以采取体现在一个或多个计算机可读介质中的计算机程序产品的形式，其中计算机可读程序代码包含在其中。

本申请各部分操作所需的计算机程序代码可以用任意一种或以上程序设计语言编写，包括如Java、Sca l a、Sma l lta l k、Ei ffe l、JADE、Emera l d、C++、C#、VB.NET、Python等的面向对象程序设计语言、如C程序设计语言、Vi sua l Bas i c、Fortran2103、Per l、COBOL2102、PHP、ABAP的常规程序化程序设计语言、如Python、Ruby和Groovy的动态程序设计语言或其它程序设计语言等。该程序代码可以完全在用户计算机上运行、或作为独立的软件包在用户计算机上运行、或部分在用户计算机上运行部分在远程计算机运行、或完全在远程计算机或服务器上运行。在后种情况下，远程计算机可以通过任何网络形式与用户计算机连接，比如局域网(LAN)或广域网(WAN)，或连接至外部计算机(例如通过因特网)，或在云计算环境中，或作为服务使用如软件即服务(SaaS)。

Claims (10)

1.一种谐波阻抗测量系统，其特征在于，包括：

第一信号发生电路，连接有第一选择开关；

第二信号发生电路，连接有第二选择开关；

第一信号放大电路，其输入端与所述第一选择开关和第二选择开关连接；

第二信号放大电路，其输入端与所述第一选择开关和第二选择开关连接；

测量电阻，一端与待测设备的输入端连接，另一端与所述第一信号放大电路的输出端和第二信号放大电路的输出端连接；

电压信号采集模块，其第一输入端与所述第一信号放大电路的输出端和第二信号放大电路的输出端连接，其第二输入端与所述待测设备的输入端连接；

处理器模块，与所述电压信号采集模块的输出端连接；

其中，所述处理器模块用于根据所述电压信号采集模块采集的第一电压和第二电压，计算得到所述待测设备的谐波阻抗参数。

2.根据权利要求1所述的谐波阻抗测量系统，其特征在于，所述第一信号发生电路包括：

上位机模块，用于将需要输出的波形进行编码，得到波形数据；

STM32电路，与所述上位机模块连接，以接收波形数据；

FPGA电路，与所述STM32电路连接，以接收波形数据并进行信号转换；DAC电路，与所述FPGA电路连接，以被所述FPGA电路在时钟的节拍下输出波形信号。

3.根据权利要求2所述的谐波阻抗测量系统，其特征在于，所述STM32电路包括STM32芯片U1、连接器P2、电容C4、电阻R7、电容C3、晶振X1、电容C1、电容C2、连接器P3、电阻R5、电阻R6、电阻R41、开关S801和连接器P10；

所述STM32芯片U1的引脚37与所述连接器P2的引脚1连接后接地，所述STM32芯片U1的引脚94与所述电阻R2的一端连接，所述电阻R2的另一端与所述连接器P2的引脚2连接，所述连接器P2的引脚3外接电压端V3.3，所述STM32芯片U1的引脚50、引脚75、引脚100、引脚28和引脚11均与接地的所述电容C4连接后外接电压端V3.3，所述STM32芯片U1的引脚14与所述电阻R7的一端和接地的电容C3连接，所述电阻R7的另一端外接电压端V3.3，所述STM32芯片U1的引脚13与所述晶振X1的一端和接地的所述电容C1连接，所述STM32芯片U1的引脚12与所述晶振X1的另一端和接地的所述电容C2连接；

所述连接器P3的引脚1、引脚2、引脚3和引脚4分别与所述STM32芯片U1的引脚68、引脚69、引脚72和引脚76一一对应连接，所述电阻R5一端与所述连接器P3的引脚3连接，另一端外接电压端V3.3，所述电阻R6一端与所述连接器P3的引脚4连接，另一端接地，所述电阻R41一端外接电压端V3.3，另一端与所述开关S801的一端和STM32芯片U1的引脚23连接，所述开关S801的另一端接地，所述连接器P10的引脚2、引脚3、引脚4和引脚5分别与所述STM32芯片U1的引脚25、引脚26、引脚29和引脚30一一对应连接。

4.根据权利要求3所述的谐波阻抗测量系统，其特征在于，所述STM32电路还包括SD卡接口CON1、电阻R8、电阻R9、电阻10、电阻R11、电阻R12和电阻R13；

所述SD卡接口CON1的引脚1、引脚2、引脚3、引脚5、引脚7和引脚8分别与所述STM32芯片U1的引脚78、引脚79、引脚83、引脚80、引脚65和引脚66一一对应连接，所述电阻R8的一端、电阻R9的一端、电阻10的一端、电阻R11的一端、电阻R12的一端和电阻R13的一端分别与所述SD卡接口CON1的引脚1、引脚2、引脚3、引脚5、引脚7和引脚8一一对应连接，所述电阻R8的另一端、电阻R9的另一端、电阻10的另一端、电阻R11的另一端、电阻R12的另一端和电阻R13的另一端均外接电压端V3.3，所述SD卡接口CON1的引脚4外接电压端V3.3。

5.根据权利要求4所述的谐波阻抗测量系统，其特征在于，所述STM32电路还包括USB接口J2、电阻R15、电阻R17、电阻R18、电感L1、电容C12、电容C11、电容C13、稳压器U6和TVS二极管U4；

所述USB接口J2的引脚1与所述电感L1的一端和TVS二极管U4的引脚4连接，所述USB接口J2的引脚2与所述电阻R15的一端和TVS二极管U4的引脚4连接，所述USB接口J2的引脚3与所述电阻R17的一端、电阻R18的一端和TVS二极管U4的引脚2连接，所述电阻R15的另一端与STM32芯片U1的引脚70连接，所述电阻R17的另一端与STM32芯片U1的引脚71连接，所述电阻R18的另一端与STM32芯片U1的引脚24连接，所述电感L1的另一端与所述电容C12的一端、电容C11的一端和稳压器U6的引脚3连接，所述电容C12的另一端、电容C11的另一端、电容C13的一端和稳压器U6的引脚1均接地，所述稳压器U6的引脚2和引脚4与所述电容C13的另一端相连接后作为电压端V3.3。

6.根据权利要求5所述的谐波阻抗测量系统，其特征在于，所述STM32电路还包括电容C14、电容C15、电容C16、电容C17、电容C18、电感L3、稳压器U5、电容C9、电容C10和电容C101；

所述电容C14的一端、电容C15的一端、电容C16的一端、电容C17的一端和电容C18的一端均接地，所述电容C14的另一端、电容C15的另一端、电容C16的另一端、电容C17的另一端和电容C18的另一端均外接电压端V3.3，所述电感L3一端外接电压端V3.3，另一端外接电压端3V3-FPGA，所述稳压器U5的引脚3与所述电容C9的一端连接后外接电压端3V3-FPGA，所述电容C9的另一端与所述稳压器U5的引脚1、电容C10的一端和电容C101的一端连接后接地，所述稳压器U5的引脚2和引脚4与所述电容C10的另一端、电容C101的另一端相连接后作为电压端1V2-FPGA。

7.根据权利要求6所述的谐波阻抗测量系统，其特征在于，所述STM32电路还包括充电泵电压反向器U304、电容C335、电容C313、电容C314、电容C315、电容C316、电容C317、电容C318、电感L307、电感L308、电阻R16、电阻R19、电阻R190、灯PWR、灯LED1和灯LED2；

所述充电泵电压反向器U304的引脚2与所述电容C313的一端、电感L307的一端和稳压器U6的引脚3连接，所述电容C313的另一端与所述充电泵电压反向器U304的引脚4和电容C314的一端连接后接地，所述充电泵电压反向器U304的引脚3和引脚5分别与所述电容C335的两端连接，所述充电泵电压反向器U304的引脚1与所述电容C314的另一端和电感L308的一端连接，所述电感L308的另一端与所述电容C317的一端和电容C318的一端连接，所述电容C317的另一端和电容C318的另一端接地；

所述电阻R16一端外接电压端V3.3，另一端与所述灯PWR的正极连接，所述灯PWR的负极接地，所述电阻R19一端外接电压端V3.3，另一端与所述灯LED1的正极连接，所述灯LED1的负极与所述STM32芯片U1的引脚95连接，所述电阻R190一端外接电压端V3.3，另一端与所述灯LED2的正极连接，所述灯LED2的负极与所述STM32芯片U1的引脚96连接。

8.根据权利要求7所述的谐波阻抗测量系统，其特征在于，所述FPGA电路包括电阻R20、电阻R23、电阻R27、电阻R31、发光二极管D1、发光二极管D2、发光二极管D3、发光二极管D4、FPGA芯片U7A、电阻R42、电阻R43、连接器J1、电阻R30、电阻R26、晶振Y1、FPGA配置存储器U8、电阻R32、电阻R33、电阻R34、随机存取存储器U9、电阻R40、FPGA芯片U7B、电容C31、电容C32、电容C33、电容C34、电容C35、电容C36、电容C37、电容C38、电容C39、电容C40、电容C41、电容C42、电容C43、电容C44、电容C45、电容C46和电容C47；

所述电阻R20的一端、电阻R23的一端、电阻R27的一端和电阻R31的一端均外接电压端3V3-FPGA，所述电阻R20的另一端、电阻R23的另一端、电阻R27的另一端和电阻R31的另一端分别与所述发光二极管D1的正极、发光二极管D2的正极、发光二极管D3的正极和发光二极管D4的正极一一对应连接，所述光二极管D1的负极、发光二极管D2的负极、发光二极管D3的负极和发光二极管D4的负极分别与所述FPGA芯片U7A的引脚43、引脚44、引脚50和引脚51一一对应连接，所述FPGA芯片U7A的引脚143与所述电阻R42的一端和接地的电阻R43连接，所述电阻R42的另一端外接电压端V3.3；

所述连接器J1的引脚1外接电压端3V3-FPGA，所述连接器J1的引脚2、引脚3、引脚4和引脚5分别与所述FPGA配置存储器U8的引脚6、引脚17、引脚4和引脚5一一对应连接，所述晶振Y1的引脚4与所述电阻R30的一端连接后外接电压端3V3-FPGA，所述电阻R30的另一端与所述晶振Y1的引脚1连接，所述晶振Y1的引脚3与所述电阻R26的一端连接，所述电阻R26的另一端与所述FPGA芯片U7A的引脚56连接；

所述FPGA配置存储器U8的引脚8与所述电阻R32的一端和FPGA芯片U7A的引脚40连接，所述FPGA配置存储器U8的引脚10与所述电阻R33的一端和FPGA芯片U7B的引脚72连接，所述FPGA配置存储器U8的引脚7与所述电阻R34的一端和FPGA芯片U7B的引脚1连接，所述电阻R32的另一端、电阻R33的另一端和电阻R34的另一端均外接电压端3V3-FPGA，所述FPGA配置存储器U8的引脚1和引脚3分别与所述FPGA芯片U7A的引脚63和引脚71一一对应连接，所述电阻R40一端与FPGA芯片U7B的引脚1连接，另一端与所述STM32芯片U1的引脚92连接；

所述随机存取存储器U9的引脚1、引脚2、引脚3、引脚4、引脚5、引脚7、引脚8、引脚9、引脚10、引脚13、引脚14、引脚15、引脚16、引脚17、引脚18、引脚19、引脚20、引脚21、引脚22、引脚24、引脚25、引脚26、引脚27、引脚29、引脚30、引脚31、引脚32、引脚35、引脚36、引脚37、引脚38、引脚42、引脚43和引脚44分别与所述FPGA芯片U7A的引脚103、引脚98、引脚97、引脚96、引脚94、引脚93、引脚92、引脚91、引脚88、引脚87、引脚86、引脚85、引脚83、引脚104、引脚105、引脚106、引脚140、引脚142、引脚143、引脚139、引脚135、引脚134、引脚132、引脚131、引脚130、引脚126、引脚125、引脚124、引脚123、引脚122、引脚117、引脚116、引脚113和引脚112一一对应连接；

所述电容C31的一端、电容C32的一端、电容C33的一端和电容C34的一端均接地，所述电容C31的另一端、电容C32的另一端、电容C33的另一端和电容C34的另一端外接电压端1V2-FPGA，所述电容C35的一端、电容C36的一端、电容C37的一端、电容C38的一端、电容C39的一端、电容C40的一端、电容C41的一端、电容C42的一端、电容C43的一端、电容C44的一端、电容C45的一端、电容C46的一端和电容C47的一端均接地，所述电容C35的另一端、电容C36的另一端、电容C37的另一端、电容C38的另一端、电容C39的另一端、电容C40的另一端、电容C41的另一端、电容C42的另一端、电容C43的另一端、电容C44的另一端、电容C45的另一端、电容C46的另一端和电容C47的另一端外接电压端3V3-FPGA。

9.根据权利要求8所述的谐波阻抗测量系统，其特征在于，所述DAC电路包括数模转换芯片U301、运放U302、连接器P123、电阻R301、电阻R302、电容C301、电容C302、电容C303、电容C304、电容C305、电容C306、电容C307、电容C308、电感L301、电感L302、电感L303、电感L304、电感L305、电感L306、电容C310、电容C311、电容C312、电阻R315、电阻R303、电阻R304、电阻R305、电阻R306、电阻R308、电阻R309、电阻R312、电感L309、电容C323、电容C324、电容C325、电容C326、电容C327、电容C319、电容C320、电容C328和电容C322；

所述数模转换芯片U301的引脚8、引脚7、引脚6、引脚5、引脚4、引脚3、引脚2、引脚81和引脚28分别与所述FPGA芯片U7A的引脚67、引脚68、引脚70、引脚74、引脚75、引脚76、引脚77、引脚81和引脚82一一对应连接，所述数模转换芯片U301的引脚24和引脚25相连后外接电压端VDA，所述电感L309一端外接电压端3V3-FPGA，另一端作为电压端VDA，所述数模转换芯片U301的引脚19通过所述电容C310外接电压端VDA，所述数模转换芯片U301的引脚23与接地的所述电容C311连接，所述数模转换芯片U301的引脚17与接地的所述电容C312连接，所述数模转换芯片U301的引脚18与接地的所述电阻R315连接；

所述数模转换芯片U301的引脚22与所述电感L301的一端、接地的电阻R301和接地的电容C301连接，所述电感L301的另一端与所述电感L303的一端和接地的电容C303连接，所述电感L303的另一端与所述电感L305的一端和接地的电容C305连接，所述电感L305的另一端与所述电阻R305的一端、接地的电容C307和接地的电阻R303连接，所述电阻R305的另一端与所述运放U302的引脚3和接地的电阻R308连接；

所述数模转换芯片U301的引脚21与所述电感L302的一端、接地的电阻R302和接地的电容C302连接，所述电感L302的另一端与所述电感L304的一端和接地的电容C304连接，所述电感L304的另一端与所述电感L306的一端和接地的电容C306连接，所述电感L306的另一端与所述电阻R306的一端、接地的电容C308和接地的电阻R304连接，所述电阻R306的另一端与所述运放U302的引脚4和电阻R309的一端连接；

所述运放U302的引脚2与接地的所述电容C328和接地的电容C322连接，所述运放U302的引脚5与接地的所述电容C319和接地的电容C320连接，所述电容C323的一端、电容C324的一端、电容C325的一端、电容C326的一端和电容C327的一端均外接电压端VDA，所述电容C323的另一端、电容C324的另一端、电容C325的另一端、电容C326的另一端和电容C327的另一端均接地，所述运放U302的引脚1与所述电阻R309的另一端和电阻R312的一端连接，所述电阻R312的另一端与所述连接器P123连接。

10.一种谐波阻抗测量方法，其特征在于，包括如下步骤：

S1.构建如权利要求1至9中任一项所述的谐波阻抗测量系统；

S2.通过所述第一选择开关，使所述第一信号发生电路与所述第一信号放大电路连通，通过所述电压信号采集模块采集电压，得到第一电压V11和第二电压V21，并传输到所述处理器模块，所述处理器模块基于谐波阻抗计算公式，计算得到第一谐波阻抗参数Z1；

S3.通过所述第一选择开关，使所述第一信号发生电路与所述第二信号放大电路连通，通过所述电压信号采集模块采集电压，得到第一电压V12和第二电压V22，并传输到所述处理器模块，所述处理器模块基于谐波阻抗计算公式，计算得到第二谐波阻抗参数Z2；

S4.通过所述第二选择开关，使所述第二信号发生电路与所述第一信号放大电路连通，通过所述电压信号采集模块采集电压，得到第一电压V13和第二电压V23，并传输到所述处理器模块，所述处理器模块基于谐波阻抗计算公式，计算得到第三谐波阻抗参数Z3；

S5.通过所述第二选择开关，使所述第二信号发生电路与所述第二信号放大电路连通，通过所述电压信号采集模块采集电压，得到第一电压V14和第二电压V24，并传输到所述处理器模块，所述处理器模块基于谐波阻抗计算公式，计算得到第四谐波阻抗参数Z4；

S6.将所述第一谐波阻抗参数Z1、第二谐波阻抗参数Z2、第三谐波阻抗参数Z3和第四谐波阻抗参数Z4的均值作为谐波阻抗测量结果。