CN1918871A - 为通信链路自动校准双接头和多接头均衡的系统和方法 - Google Patents

为通信链路自动校准双接头和多接头均衡的系统和方法 Download PDF

Info

Publication number
CN1918871A
CN1918871A CNA2005800048419A CN200580004841A CN1918871A CN 1918871 A CN1918871 A CN 1918871A CN A2005800048419 A CNA2005800048419 A CN A2005800048419A CN 200580004841 A CN200580004841 A CN 200580004841A CN 1918871 A CN1918871 A CN 1918871A
Authority
CN
China
Prior art keywords
link
loss
setting
tap
equalizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800048419A
Other languages
English (en)
Inventor
S·乔德里
J·梅卡尔
K·甘古利
S·达布拉
M·古茨曼
K·德罗特拉
A·特里帕蒂
K·瓦基尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1918871A publication Critical patent/CN1918871A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03477—Tapped delay lines not time-recursive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03745—Timing of adaptation
    • H04L2025/03764—Timing of adaptation only during predefined intervals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03777—Arrangements for removing intersymbol interference characterised by the signalling
    • H04L2025/03802—Signalling on the reverse channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种对于在发送机和接收机之间数据链路上的通信信号校准均衡器的方法包括测量所述链路中的损耗并且基于所述被测损耗自动确定多抽头均衡设置。可以使用存储了分别与多个链路损耗值之一相对应的多个抽头系数设置的查找表来确定所述多抽头均衡设置。一旦在所述表中找出了与被测链路损耗相匹配的所述均衡设置，所述均衡器就能被优化设置以减少或排除码间串扰以及其他类型的干扰。

Description

为通信链路自动校准双接头和多接头均衡的系统和方法
技术领域
本发明总的涉及信号处理技术的一个或多个实施例，尤其涉及控制通信系统中均衡的系统和方法。
背景技术
通信链路易受会劣化接收机端处信号质量的噪声和其他因素的影响。业已使用各种技术用以改善链路性能。在移动通信系统中，一种已知作为均衡的技术能够补偿由带限(频选)时间分散信道中传输介质所引起的码间串扰(ISI)。ISI在调制带宽超过无线电信道相干带宽时出现。这会因为引起接收机端的比特差错而导致传输信号的失真。
均衡是用于最小化ISI的一种处理操作。只要容限允许，基于发送机的均衡(与基于接收机的均衡相比)更为简单并且对于电路复杂度和功耗来说是首选过程。该过程包括对期望信道幅度的平均范围和延迟特性进行补偿。因为移动信道的固有性质，均衡器必须跟踪信道的时变特性，因此就被认为本质上是自适应。
能够以多种模式执行自适应均衡。在训练模式中，由发送机发送已知的固定长度训练序列，从而使接收机均衡器可以平均为适当的设置。上述训练序列通常是伪随机二进制信号或指定的固定比特模式。
紧接着训练序列之后，用户数据(可以包括或不包括编码比特)就被发送，并且接收机端的均衡器就利用递归算法评估信道同时估计用于补偿该信道的滤波器系数。设计所述训练序列以允许均衡器获取在最坏可能信道条件下的合适滤波器系数，从而在训练序列结束时滤波器系数是用于用户数据接收的接近最优值。一旦接收到用户数据，均衡器的自适应算法就跟踪变化的信道条件。于是该均衡器就随时间连续改变它的滤波器特性以降低ISI并由此改善数据接收总体质量。
许多均衡器使用固定抽头(快速PCI(PCI Express)、存储器接口(MemoryInterface)等等)或者分量捆扎(strapped)值(XAUI)。PCI Express是期望在不久的将来占领全部PC方面市场的串行I/O技术。XAUI是另一种在10Gbps光学以太网应用中常用的串行I/O接口。在现有系统中，均衡器拓扑结构在设计时就已被固定并且此后就无法修改。而这导致了诸多问题。例如，为一个介质或信道设置的抽头和滤波器系数的数目对另一个信道就不是最优的，甚至是无法使用的。为了克服这些矛盾，现有系统的用户不得不考虑比特率以及其他变化而手动改变这些滤波器的参数以使得链路为不同的信道工作。这不仅耗费时间还破坏了系统的灵活性和适应性。
附图说明
图1根据本发明一个实施例示出了一个通信系统的示意图。
图2(a)示出了可被包括在图1系统中的双抽头均衡器的示意图；而图2(b)则示出了可被包括在图1系统中的五抽头均衡器的示意图。
图3示出了可以作为包括在图1发送机内均衡器输出的一个独立脉冲实例的示意图。
图4示出了包括在可用于设置图1系统中均衡系数的方法内的模块示意图。
图5示出了在均衡设置期间与图1发送机和接收机之间被执行的握手过程和反馈通信的示意图。
图6示出了如何由接收机确定电压偏移量以确定链路损耗的示意图。
图7示出了可用于导出链路损耗信息的DC模式信号。
图8是根据本发明所述系统和方法的较佳实施例示出了包括在确定链路损耗内的模块的流程图。
图9是概念性地示出了两个均衡系数如何与根据本发明一个或多个实施例算出的链路损耗相关的示意图。
图10(a)和图10(b)是示出了可以根据本发明一个或多个实施例使用的多抽头系数和链路损耗之间关系的曲线图。
图11是根据本发明所述系统和方法的一个或多个实施例而为链路损耗值范围预先计算并用于发送机均衡器自动设置的多抽头均衡系数的查找表。
图12是根据本发明一个实施例的处理系统的示意图。
具体实施方式
图1示出了包括由一个或多个串行链路30连接的发送机10和接收机20的通信系统。发送机包括核心逻辑1、前驱动器2、锁相环3、驱动器4和均衡器5.核心逻辑生成包含语音、数据或其他要发射信息的基带信号。前驱动器在由锁相环生成的载波频率上调制所述基带信号。该调制最好与包括但不限于CDMA的多种扩频技术之一相称。驱动器为控制已调制信号沿着一个或多个串行链路的传输执行切换操作。为了明晰仅示出了两条串行链路31和32，但是也可以包括更多的链路。链路可以是位于不带连接器的板连接内或是具有其他结构的有损耗互连，所述其他结构包括但不限于双板-单连接器结构和三板-双连接器结构。
均衡器包括存储将在随后详述的抽头系数查找表的存储器6。优选地，从发送机和接收机之间的反馈信道7接收数据的核心逻辑也将那些数据送给计算由上述查找表所输出系数的模块。前向时钟信道8可包括在发送机和接收机之间，其原因将在随后显见。前向时钟和反馈信道可以具有与用于一般数据信道31和32相同的体系结构。前向时钟信道不要求均衡(例如，它将发送二进制位组合格式101010...)。反馈信道可以是用于在低频将数据发送回原始发送机比特的另一个数据信道。同样虽然示出的均衡器在发送机内部，但是均衡器也可位于发送机之外。
接收机包括解调器和解偏斜(de-skew)电路。在解调器中，数据由输入端的采样放大器21接收并使用由内插器22生成的采样时钟信号解调。内插器接收来自延迟锁定环(DLL)23的时钟信号。内插器受控于跟踪环路24的使用，所述跟踪环路保持跟踪关于锁相环25输出时钟的数据相关相。解偏斜电路27和同步电路28同步接收来自端口的所有比特的数据。同样地，可包括多路复用器29以选择要被输入延迟锁定环的时钟信号。解偏斜和同步模块被认为是可任选的，因为能够以如下将详述的在每个通道(per-lane)为基础上调整均衡系数。
发送机和接收机可以为驱动它们各自的锁相环电路接收相同的参考时钟。同样可以在发送机和接收机之间建立前向时钟信道。自适应均衡器降低了接收信号的ISI干扰从而改善了信号质量。
根据本发明的至少一个实施例，可以对正在被校准的每个信道使用响应/反馈信道。为降低额外信道的开销，可以每次为一个信道自动驱动(可执行自动校准)抽头系数和/或其他均衡设置。然而也可以使用常规的数据信道作为反馈信道。在此情况下，可以为多于一个发射信道同时确定抽头系数，例如可以执行多链路自动校准。
图2(a)根据本发明一个或多个实施例示出了系数受控的双抽头自适应均衡器。示出的均衡器是时变(FIR)滤波器，该滤波器具有依赖于无线电信道瞬时状态的输入Din、一个延迟元件Z-1、两个抽头P2和P3以及它们相应的系数a0和a1，以及用于生成对应于所述均衡器输出的信号的加法器电路3。根据本发明的一个或多个实施例，抽头系数是可基于被测链路损耗而被调整的权值，从而实现特定的性能水平并可优选地优化接收机端的信号质量。
图2(b)根据在此描述的一个或多个实施例示出了系数同样受控的五抽头自适应均衡器。示出的均衡器是时变(FIR)滤波器，该滤波器具有依赖于无线电信道瞬时状态的输入Din、四个延迟元件、五个抽头P1至P5以及它们相应的系数a0和a4，以及用于生成对应于所述均衡器输出的信号的加法器电路3。根据本发明的一个或多个实施例，抽头系数是可基于被测链路损耗而被调整的权值，从而实现特定的性能水平并可优选地优化接收机端的信号质量。
图2(a)或图2(b)中所示的多抽头均衡器可以包括在发送机内，或者至少可以位于通信系统的发射端以执行与服务器信道或桌面信道互的损耗-均衡相关。虽然为了显示方便示出了两抽头和五抽头均衡器，但是在此描述的发送机可以使用带有可被自动校准的任何数目抽头/抽头系数的均衡器。
图3示出了从为此目的使用的均衡器输出的单个脉冲的实例。在此图中，P1、P3、P4和P5分别表示均衡器的前脉冲(cursor)、第一后脉冲、第二后脉冲和第三后脉冲。更具体地，P1对应于在主脉冲之前并被其紧接的脉冲幅度。而这是被设计用于取消任何“上升时间”延迟引起的ISI。P3对应于紧接在主脉冲之后的均衡脉冲的幅度。P4对应于紧接在P3之后的均衡脉冲幅度。而P5则对应于紧接在P4之后的均衡脉冲幅度。P3至P5的值通常为负以抵消主脉冲超出比特时间的正向残余。P2代表发送多抽头均衡独立脉冲时的主脉冲幅度(最好被标准化为最大Vswing)。同样可以调整更多、更少或者不同数目的系数以实现具体的性能水平。
图4根据本发明一个实施例示出了包括在自动执行多抽头均衡校准方法内的功能模块。如下将讨论包括在图1内并能执行上述功能模块的电路实例。
在链路初始化程序中，优选地为发送机和接收机之间的每条链路确定损耗量(框100)。而这可以根据在分别包括发送机和接收机的两片芯片之间执行的握手和反馈过程而得以实现。该过程确保这些芯片已准备好参与均衡设置过程。在对每一链路/信道的校准中，不同的链路具有不同的信道损耗(不同的长度等等)。因此就可独立校准各信道。
图5示出了在握手和反馈过程中发生在两芯片(例如，示意性地标有芯片A和芯片B的集成电路芯片，它们各自都优选地包括发送机和接收机)之间的信号流程。到达用于初始自动均衡校准过程的状态并在随后发送比特从而对另一芯片起始过程的所述芯片首先努力获取自动均衡。例如，如果芯片A的发送机到达可以执行自动均衡校准的状态(例如，在上电/启动时、致命错误或链路故障出现时或者当链路需要被重新训练时)，芯片A经由专用信道102将含有一个或多个状态比特的信号发送给接收机。芯片B的接收机随后经由另一条专用信道104而响应一个确认收到信息ACK(信道104可被称为反馈信道)。一旦接收到确认收到信号，就可执行用于确定链路30的损耗的过程。同样可以通过相同的信道双向传输状态和确认收到信号。
图6示出了用于获取可在计算链路30损耗中使用的信息的不同电路。优选地，在接收机端获取该信息并在随后如下反馈回发送机。
发送机10将包含预定时钟模式的差分信号发送给其输出经偏移校准(被示意性地示出作为可调整电压源Voffset)的接收机20。接收机扫描该偏移量以优选地将接收信号的幅度确定在一个最低有效位(LSB)误差内。这一幅度测量最好在接收机的前端采样放大器上执行。在测量之后，该接收机优选地沿着一专用信道，将一指示所接收信号幅度的信号发回发送机。
因为电压偏移量校准(VOC)的幅度可作为压力、电压和温度(PVT)变化的结果而改变，所以执行动态调整就需要考虑该变化。以上通过避免电压偏移量校准范围中的非线性而使用DC模式就能实现。例如，可以通过发送机发送时钟模式(例如，DC″1″信号106的稳定流)送至接收机来执行VOC。可以使用已知的(外部校准的)摆动并在接收机终端开放的情况下发送信号以确保没有DC损耗出现。接收机扫描偏移量并记录获取用于确定摆动的阶跃数量(NDC)。
确定在阶跃数(NDC)的执行如下。首先，校准偏移量以记录零位置，即VOC偏移量完全对消的位置。对零位置的检测最好在初始化期间当VOC偏移量由偏移量对消器(例如，可以是包括在图1采样放大器内的模块)偏移时进行。为了计数NDC，偏移量对消器增加远离零位置计数的偏移量的比特设置。在采样放大器输出的符号改变的瞬间，该比特设置就被立即读取并从零位置计数中减去。偏移量消除器不得不增加的比特设置阶跃数对应于NDC。这些阶跃可由偏移量对消器内的计数器计数。
旦确定了阶跃计数NDC，接收机就优选地使用反馈信道并以下降的频率将该信息108发回给发送机。一旦发送机端接收到该信息，发送机就发送确认收到(ACK)信号给接收机，随后该接收机就停止传输(参见图5和图6)。
依靠最优化设计，VOC在共模附近最接近线性。对于500mV的单端摆幅，共模约为250mV。通常优良的线性范围约200mV，即在共模附近的100mV。因此为确定NDC的DC校准就可使用双抽头均衡DC信号。
如图7所示，如果信号摆幅Vswing固定并在现有的PVT条件下被良好确定(如其外部可见)，在应用DC″1″脉冲之后产生的已均衡DC电压Vdc_eq对于给定的双抽头均衡设置来说变化很小。而确定Vdc_eq的幅度则不得不基于VOC的线性范围。通常Vdc_eq越大越好。
一旦发送机将全摆幅的时钟模式发送给接收机，接收机就扫描偏移量并记录获取用于确定信号时钟幅度的阶跃数(NAC)。该时钟幅度是时钟信号的幅度，例如被发送的101010...模式的幅度。阶跃数(NAC)对应于偏移量控制器不得不执行的比特设置增加的数量。可以与上述对NDC讨论相同的方式确定这一阶跃计数，例如NAC是偏离VOC偏移量控制器“零位置”的阶跃数。NAC中的术语“AC”是AC模式，例如可以是在信令技术中通常被称为时钟模式的101010(因为系统最终会计算NAC与NDC的比率，所以并不是一定要获取101010...模式的实际时钟幅度)。
包括NAC的信息可由接收机通过反馈信道反馈给发送机直到接收到发送机发出的确认收到(ACK)信号(框110)。发送机和接收机之间经由链路的所有信息交换出现的频率最好低到无需对所述信息交换做出均衡。
特别地，在相当接近逐通道偏斜要求的条件下，发送机和接收机之间的反馈信息会变得不必要。例如，当摆幅恒定并在两侧都相等时，由芯片B(图3)的接收机算出的NAC就可用于校准芯片B发送机-接收机链路的均衡，反之亦然。
发送机基于接收机链路损耗的相关信息计算链路损耗(框120)。例如损耗可被计算作为接收到的被发送时钟模式信号幅度的比率。更具体地，可以基于DC和AC模式的VOC阶跃数(在此消除了VOC中阶跃大小的PVT变化)比率来计算损耗，该损耗可由下式给出：
Loss(dB)＝-20log(NAC/NDC)×(Vdc_eq/Vswing)     (1)
图8是包括在描述该点的方法内的流程图总结模块。该过程以芯片(在此为芯片A)的第一比特首先到达自动均衡状态开始并对于其所有比特继续。其后，芯片B到达该状态(框210)。发送机A随后将DC电压发送给接收机B并且计算确定电压摆幅所需的阶跃数(NDC)(框220)。接下来在发送机内做出关于信号(DC)电平(NDC)信息是否通过反馈信道被接收的确定(框230)。如果没有，则控制返回到框220。否则，如果已经接收了NDC，发送机就发送时钟模式给接收机(框240)。随后在发送机内做出关于是否接收到来自接收机的时钟幅度(NAC)的确定(框250)。如果没有，则控制返回到框240。否则，如果已经接收了NAC，发送机就发送“结束”模式给接收机并基于NAC和NDC使用例如等式(1)来计算抽头系数(框260)。
返回图4，基于算出的链路损耗自动确定抽头均衡系数以优化地匹配所述链路损耗(框130)。这可通过为相应的多个链路损耗值预先存储一个或多个均衡系数而实现。图9是概念性地示出如何阐明两个均衡系数和链路损耗值范围之间的这一预定关系的曲线图。为了显示的明晰，仅在图中示出了用于多抽头均衡(例如对应于图2(b)所示的五抽头均衡器)的P3和P5系数。对于剩余系数或者用于双抽头均衡的一个或多个系数也可导出类似的曲线。
为确定多抽头系数的值，首先应将算出的链路损耗值置于水平轴。随后就该值与P3和P5曲线相关联并在垂直轴上确定它们相应的系数。最好选择这些系数以降低相关信道内的ISI失真(例如，为了达到最佳信噪比)。最佳滤波器系数例如可以对应于那些最大化接收机端电压(和时间)容限的系数。在其他情况下也可使用非最佳值。
可以预先存储均衡系数的一种方法是采取查找表的形式。该表例如可被存储在发送机的存储器内。能够以各种方法实现使用查找表来确定系数。例如，可以对查找表进行搜索以定位用于双抽头均衡的系数。另外也可以对查找表进行搜索以定位用于多抽头(例如，多于两个抽头)均衡的系数。它们都适用于给定的实现。
在等式(1)中，执行NAC与NDC的相除以确定链路损耗(Loss dB)。如果不能简单执行相除，用户可以插入NAC与NDC相对于均衡设置的二维查找表。通过仅对现实范围的NAC与NDC制表就能简化并缩减此类查找表。
查找表中的系数可以使用各种方法生成。如前所述，最好确定这些系数以使得接收到的电压最大，而这可以通过最小化链路中的ISI失真而得以实现。在其他情况下，可以计算这些系数以实现不同的性能水平。
为了确定存储在查找表中的均衡系数，就可选择相同损耗下的不同链路操作组合。随后例如就可使用峰值-失真分析来为每个链路组合优化均衡系数。在系数优化中，可以观察预定标准，例如系数必须存在于特定模型误差和一个LSB内。在一次仿真中，这些都可被执行用于双抽头和五抽头均衡的三个数量级损耗。
图10(a)和图10(b)是示出了在五抽头均衡器情况下执行一次仿真而获取的某些系数的曲线图。根据在此描述的一个或多个实施例，这些系数可以包括在用于优化设置发送机内均衡的查找表内。
在图10(a)中，在四种不同条件下为三个损耗值(由数据点所示)确定用于P3系数的最优值。曲线200示出了在一个板的数据率为4.8Gb/s并且无连接器的情况下获取的P3系数。曲线210示出了在数据率为6.4Gb/s且无连接器的情况下获取的P3系数。曲线220示出了在三个板使用两个连接器彼此连接且数据率为6.4Gb/s的情况下获取的P3系数。而曲线230示出了在三个板使用两个连接器彼此连接且数据率为4.8Gb/s的情况下获取的P3系数。该曲线图示出了在仿真期间观察到的典型设置条件下，为相同损耗的主导项P3所设置的最优均衡彼此非常类似。
在图10(b)中，在四种不同条件下为三个损耗值(由数据点所示)确定用于P5系数的最优值。曲线240示出了在一个板的数据率为4.8Gb/s并且无连接器的情况下获取的P5系数。曲线250示出了在数据率为6.4Gb/s且无连接器的情况下获取的P5系数。曲线260示出了在三个板使用两个连接器彼此连接且数据率为6.4Gb/s的情况下获取的P5系数。而曲线270示出了在三个板使用两个连接器彼此连接且数据率为4.8Gb/s的情况下获取的P5系数。该曲线图示出了在仿真期间观察到的典型设置条件下，为次主导项P5设置的最优均衡在相同损耗下就不如P3项所确定值那样紧密或敏感，因此P5的影响也不够强烈。
图11是示出了为单板无连接器的桌面信道确定的最佳系数的一个实例图表。如上所述，这些系数可以预先通过实验测量/理论分析(诸如峰值失真分析)所确定。在该图表中，为相同损耗(-12dB)下的六种情况示出了P3至P6系数。各种情况包括：3″和11.6Gps、4″和11.2Gps、5″和10.5Gps、6″和9.8Gps、7″和9Gps以及8″和7.4Gps。这些图表值示出了在为各种情况优化均衡系数时相对于在为一种情况(情况5″)优化均衡系数并将其应用于其他所有情况时所获取的最佳眼图大小(eye dimension)。眼图大小的劣化为最小(例如，在3％至4％之内)。同样地，以英寸给出的长度不包括组件导轨，仅包括没有连接器的总板长。
在均衡系数已被确定之后，发送机就调节其均衡寄存器(例如，FIR滤波器)并开始用已均衡的设置发送模式。这些模式可以包括其特性未知且不可预测的实际数据。例如，模式可以包括任何1和0的序列，由此可被称为随机数掘(与在其中发送诸如DC＝1或...101010...的确定性模式的校准间隔相反)。
一可任选阶段涉及通过测量接收机焊盘处的电压和眼图定时容限来微调设置。确定“眼图”在焊盘上可见的管芯上方法是一种可用于微调的方法。在此方法中，内插器之外的采样时钟被用于扫过各种比特设置以及故障出现处的设置以正确检测注意到的数掘。可以获取定时容限范围的测度作为结果。
随后使VOC偏移量扫过各设置以使用类似的算法确定电压容限的范围。对于两个或三个均衡设置，以自动化的方式重复用于确定定时和电压容限的方法，以确定哪个设置是最佳点，从而确定最佳均衡设置。使用这种微调方法通常可以期望在眼图上提供3％至8％的增加。
可任选地，能够使用损耗信息来选择滤波器抽头和系数以调节终端和发送机的驱动器设置。尽管如此，在眼图大小和功耗之间仍存在折衷。
为了执行均衡设置的非迭代的一次性确定，在此描述的一个或多个实施例能够显著缩短接收机端用于确定最佳均衡设置的时间量。这仅需要几千UI或大约纳秒级时间，并且与其他确定均衡设置的方法相比无需额外的硬件
图12示出了包括处理器300、电源310、存储器320(例如可以是随机存取存储器)的处理系统。处理器包括算术逻辑单元302和内部高速缓存304。该系统还优选地包括图形接口430、芯片组340、高速缓存350以及网络接口360。所述处理器可以是微处理器或者任何其他种类的处理器。如果该处理器是微处理器，它可以与所有或任何其他剩余特性的组合一并被包括在芯片管芯上，或者一个或多个剩余特性可经由已知连接和接口与所述微处理器管芯电耦合。自此描述的本发明实施例可以在CPU和芯片组连接之间、芯片组和RAM连接之间以及高速缓存和CPU连接之间实现。而在图形接口与一个或多个CPU、芯片组和RAM之间的实现也是可行的。在此描述的任何实现或实施例中，可以在初始化阶段使用自适应过程用于为任何独立的通道设置发送机多抽头均衡器系数。
除了扩频系统之外，在此描述的本发明实施例还可用于其他类型的通信系统，包括但不限于利用铜互连的系统(SMA电缆、使用FR-4的印刷电路板等等)。
根据本发明的另一个实施例，包括一种存储了含有代码段的程序的计算机可读介质，其中所述代码段用于执行在此描述方法的全部或部分功能模块。计算机可读介质可以是在同一芯片上形成并与均衡器电气耦合的集成电路存储器，或者所述介质也可以是任何其他种类的存储介质或设备。诸如CPU或其他处理器电路的控制器可用于执行搜索所述查找表以及基于前述搜索结果调节均衡设置的程序。
在任何前述实施例中，均衡器可以对查找表进行搜索或者该搜索可由控制器或者位于板上或含有均衡器的芯片上或者和板外或芯片外的处理电路来执行。
在此说明书中提及的一个“实施例”指的是与包括在本发明至少一个实施例内的所述实施例相关的具体特征、结构或者性能。在说明书各处出现的这些短语无需参考同一实施例。此外，在连同任何实施例描述具体特征、结构或者性能时，可以认为其处于本领域普通技术人员也能够连同其他实施例实现这些特征、结构或者特性。
此外为便于理解，业已描绘了特定的功能模块作为分隔的模块；然而无需以在此讨论或呈现的次序对这些分开描绘的模块进行解释。例如，某些模块能够以可选的顺序或者同时被执行。
虽然已参考多个示出的实施例描述了本发明，但是本领域普通技术人员应该理解可以导出位于本发明原则精神和范围内的各种其他的修改和实施例。更具体地，在元件部分和/或目标组合安排的排列内位于在对于前述公开、附图和所附权利要求范围内而不背离本发明实施例精神的各种合理变化是可能的。除了元件部分和/或安排的变化和修改之外，其他方式的使用也是显而易见的。

Claims (30)

1.一种板，包括：
发射机；以及
基于与所述发射机耦合的链路的损耗而自动确定多抽头均衡设置的均衡器。
2.如权利要求1所述的板，其特征在于，所述均衡设置是双抽头均衡设置。
3.如权利要求1所述的板，其特征在于，所述均衡设置是五抽头均衡设置。
4.如权利要求1所述的板，其特征在于，还包括：
经由预定信道接收包括链路损耗信息的信号。
5.如权利要求1所述的板，其特征在于，还包括：
存储多个分别与相应数量的链路损耗值相对应的抽头系数设置的查找表，所述均衡器在所述查找表中搜索对应于所述链路损耗的抽头系数设置。
6.如权利要求1所述的板，其特征在于，所述均衡器确定链路初始化期间的所述均衡设置。
7.如权利要求1所述的板，其特征在于，所述均衡器接收指示接收机处眼图的电压和定时容限的信息并基于所述电压和定时容限调整所述均衡设置。
8.一种方法，包括：
测量发射机和接收机之间链路内的损耗；以及
基于所测出的损耗自动确定用于所述发射机的多抽头均衡设置。
9.如权利要求8所述的方法，其特征在于，所述均衡设置是双抽头系数设置。
10.如权利要求9所述的方法，其特征在于，所述均衡设置是五抽头系数设置。
11.如权利要求8所述的方法，其特征在于，在所述接收机处执行对所述损耗的测量。
12.如权利要求11所述的方法，其特征在于，测量所述损耗包括：
将时钟信号从所述发射机发送给所述接收机；以及
计算所述损耗为所发送的时钟信号幅度和所接收时钟信号幅度之比。
13.如权利要求12所述的方法，其特征在于，所述接收机通过偏移校准的输入接收所述时钟信号。
14.如权利要求13所述的方法，其特征在于，所述接收机扫描偏移量以把所接收到的时钟信号幅度确定在预定误差内。
15.如权利要求14所述的方法，其特征在于，所述预定误差是一个LSB误差。
16.如权利要求14所述的方法，其特征在于，所述损耗的测量基于下式：
Loss(dB)＝-20log(NAC/NDC)×(Vdc_eq/Vswing)
其中NAC是用于确定所接收时钟信号幅度的阶跃数，NDC是用于确定发送至所述接收机的DC电压的电压摆幅的阶跃数，Vdc_eq是已均衡的DC电压，而Vswing是所述电压摆幅。
17.如权利要求8所述的方法，其特征在于，还包括：
存储包括相应数量的分别与多个链路损耗值相对应的抽头系数设置的查找表，其中确定所述均衡设置包括在查找表中搜索对应于所测出的损耗的抽头系数设置并且基于从所述搜索中获取的所述抽头系数设置而设置所述发射机中的均衡器。
18.如权利要求17所述的方法，其特征在于，在链路初始化期间执行对所述损耗的测量以及对所述多抽头均衡设置的确定。
19.如权利要求8所述的方法，其特征在于，还包括：
测量所述接收机处眼图的电压和定时容限；以及
基于所述电压和定时容限调谐所述多抽头均衡设置。
20.一种系统，包括：
第一电路；
第二电路；以及
连接所述第一和第二电路的数据链路，
其中所述第一和第二电路的至少一个包括：
(a)发射机；以及
(b)基于所述数据链路的测出的损耗而自动确定多抽头均衡设置的均衡器。
21.如权利要求20所述的系统，其特征在于，所述第一电路包括芯片组而所述第二电路包括CPU。
22.如权利要求20所述的系统，其特征在于，所述第一电路包括芯片组而所述第二电路包括存储器。
23.如权利要求20所述的系统，其特征在于，所述存储器是RAM和高速缓存中的一种。
24.如权利要求20所述的系统，其特征在于，所述第一电路包括存储器而所述第二电路包括CPU。
25.如权利要求20所述的系统，其特征在于，所述第一电路中包括图形接口而所述第二电路包括存储器、CPU和芯片组中的至少一种。
26.如权利要求20所述的系统，其特征在于，所述第一和第二电路的至少一个包括：
存储多个分别与相应数量的链路损耗值相对应的抽头系数设置的查找表，所述均衡器在所述查找表搜索对应于所述链路损耗的抽头系数设置。
27.如权利要求20所述的系统，其特征在于，所述均衡器确定链路初始化期间的所述均衡设置。
28.一种在板上存储有用于控制均衡的程序的计算机可读介质，所述程序包括：
基于与所述板相连的链路的损耗对查找表进行搜索的第一代码段，所述表存储多个分别与相应数量的链路损耗值相对应的抽头系数设置；以及
基于从所述搜索中生成的抽头系数设置调整均衡器的第二代码段。
29.如权利要求28所述的计算机可读介质，其特征在于，所述第二代码段基于链路初始化期间的所述抽头系数设置调整所述均衡器。
30.如权利要求28所述的计算机可读介质，其特征在于，还包括：
基于接收机眼图的电压和定时容限调谐所述均衡设置的第三代码段。
CNA2005800048419A 2004-03-12 2005-03-04 为通信链路自动校准双接头和多接头均衡的系统和方法 Pending CN1918871A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/798,557 2004-03-12
US10/798,557 US20050201454A1 (en) 2004-03-12 2004-03-12 System and method for automatically calibrating two-tap and multi-tap equalization for a communications link

Publications (1)

Publication Number Publication Date
CN1918871A true CN1918871A (zh) 2007-02-21

Family

ID=34920295

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800048419A Pending CN1918871A (zh) 2004-03-12 2005-03-04 为通信链路自动校准双接头和多接头均衡的系统和方法

Country Status (6)

Country Link
US (1) US20050201454A1 (zh)
JP (1) JP2007522782A (zh)
KR (1) KR20060131883A (zh)
CN (1) CN1918871A (zh)
TW (1) TW200610330A (zh)
WO (1) WO2005091582A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401454B (zh) * 2008-04-14 2013-07-11 Advantest Corp 半導體測試裝置與測試方法
CN104917710A (zh) * 2014-03-10 2015-09-16 英特尔公司 用于在通信系统中配置发送器均衡的技术
CN107241160A (zh) * 2016-03-28 2017-10-10 华为技术有限公司 确定参数的方法和装置
CN109766232A (zh) * 2019-01-15 2019-05-17 郑州云海信息技术有限公司 一种PCIe压力眼图测试校准方法
TWI678076B (zh) * 2018-08-27 2019-11-21 創意電子股份有限公司 訊號傳輸裝置與其連線方法
CN111628947A (zh) * 2019-02-27 2020-09-04 辉达公司 用于改进在计算系统中的高速通信的技术

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295618B2 (en) * 2004-06-16 2007-11-13 International Business Machines Corporation Automatic adaptive equalization method and system for high-speed serial transmission link
EP1856869B1 (en) 2005-01-20 2017-09-13 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
JP4845092B2 (ja) * 2005-08-19 2011-12-28 富士通株式会社 通信機能を有する装置、送信器自動調整方法、システム及びプログラム
US7596174B2 (en) * 2005-09-28 2009-09-29 Intel Corporation Equalizing a transmitter
US20070147491A1 (en) * 2005-12-22 2007-06-28 Intel Corporation Transmitter equalization
US7813421B2 (en) 2006-01-17 2010-10-12 Marvell World Trade Ltd. Order recursive computation for a MIMO equalizer
US7949404B2 (en) * 2006-06-26 2011-05-24 Medtronic, Inc. Communications network for distributed sensing and therapy in biomedical applications
WO2008004157A1 (en) * 2006-07-03 2008-01-10 Nxp B.V. Adaptive filter for channel estimation with adaptive step-size
JP4741991B2 (ja) * 2006-07-14 2011-08-10 株式会社日立製作所 シリアアライザ／デシリアライザ方式の転送装置
US20080046037A1 (en) * 2006-08-18 2008-02-21 Haubrich Gregory J Wireless Communication Network for an Implantable Medical Device System
CN101517940A (zh) 2006-08-18 2009-08-26 美敦力公司 用于植入式医疗设备系统的无线通信网络
US7949041B2 (en) 2006-12-05 2011-05-24 Rambus Inc. Methods and circuits for asymmetric distribution of channel equalization between devices
JP4764814B2 (ja) * 2006-12-28 2011-09-07 株式会社日立製作所 波形等化係数調整方法および回路、レシーバ回路、ならびに伝送装置
US8031763B2 (en) * 2006-12-28 2011-10-04 Intel Corporation Automatic tuning circuit for a continuous-time equalizer
WO2009003129A2 (en) * 2007-06-27 2008-12-31 Rambus Inc. Methods and circuits for adaptive equalization and channel characterization using live data
JP5447381B2 (ja) * 2008-08-28 2014-03-19 日本電気株式会社 信号波形歪み補償器、及び信号波形歪み補償方法
JP5298894B2 (ja) * 2009-01-30 2013-09-25 富士通株式会社 歪み補償装置，光受信装置及び光送受信システム
CN101826888B (zh) * 2010-03-15 2012-10-03 中国电子科技集团公司第十研究所 自动校准和差通道扩频码相位一致的处理方法
GB2481592B (en) * 2010-06-28 2016-11-23 Phyworks Ltd Improvements relating to equalizers
US8934526B2 (en) 2010-06-28 2015-01-13 Miguel Marquina Improvements relating to equalizers
JP5629219B2 (ja) * 2011-01-13 2014-11-19 スパンション エルエルシー 通信装置、通信システム、及び通信方法
CN102163980A (zh) * 2011-05-17 2011-08-24 中国电子科技集团公司第十研究所 自动校准和差通道信号传输时延一致的处理方法
KR20140020129A (ko) * 2012-08-08 2014-02-18 삼성전자주식회사 신호 처리 장치, 이를 구비한 전자 장치, 신호 처리 방법 및 컴퓨터 판독가능 기록매체
US8902964B2 (en) 2012-09-29 2014-12-02 Intel Corporation Equalization effort-balancing of transmit finite impulse response and receive linear equalizer or receive decision feedback equalizer structures in high-speed serial interconnects
US9424226B1 (en) * 2012-10-25 2016-08-23 Qlogic, Corporation Method and system for signal equalization in communication between computing devices
TWI489237B (zh) * 2012-11-16 2015-06-21 Ind Tech Res Inst 即時取樣裝置及其方法
US9785604B2 (en) * 2013-02-15 2017-10-10 Intel Corporation Preset evaluation to improve input/output performance in high-speed serial interconnects
US20140281067A1 (en) * 2013-03-15 2014-09-18 Debendra Das Sharma Apparatus, system, and method for performing link training and equalization
US20140307766A1 (en) * 2013-04-16 2014-10-16 Nvidia Corporation Iteratively scanning equalization coefficients to optimize signal quality in a data communication link
US9866326B1 (en) * 2016-10-12 2018-01-09 Arista Networks, Inc. Method for self-calibration of an electrical and/or optical channel
TWI628927B (zh) * 2017-02-20 2018-07-01 群聯電子股份有限公司 等化器調校方法、可適性等化器及記憶體儲存裝置
TW202029659A (zh) * 2018-11-14 2020-08-01 美商天波網路公司 使用輔助通道之低等待時間通道等化
US11973624B2 (en) 2019-11-29 2024-04-30 Intel Corporation Extended link-training time negotiated on link start-up
TWI782694B (zh) * 2021-09-06 2022-11-01 智原科技股份有限公司 時序調整電路、時序不對稱消除方法及接收電路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4995031A (en) * 1989-06-19 1991-02-19 Northern Telecom Limited Equalizer for ISDN-U interface
EP0467412A3 (en) * 1990-07-20 1993-04-28 Fujitsu Limited Line equalizer for digital signals
US5991308A (en) * 1995-08-25 1999-11-23 Terayon Communication Systems, Inc. Lower overhead method for data transmission using ATM and SCDMA over hybrid fiber coax cable plant
US6266379B1 (en) * 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
US6466626B1 (en) * 1999-02-23 2002-10-15 International Business Machines Corporation Driver with in-situ variable compensation for cable attenuation
US7079575B2 (en) * 2002-01-30 2006-07-18 Peter Ho Equalization for crosspoint switches
DE10208416A1 (de) * 2002-02-27 2003-09-25 Advanced Micro Devices Inc Interferenzverminderung in CCK-modulierten Signalen
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401454B (zh) * 2008-04-14 2013-07-11 Advantest Corp 半導體測試裝置與測試方法
CN104917710A (zh) * 2014-03-10 2015-09-16 英特尔公司 用于在通信系统中配置发送器均衡的技术
CN104917710B (zh) * 2014-03-10 2019-01-29 英特尔公司 用于在通信系统中配置发送器均衡的技术
CN107241160A (zh) * 2016-03-28 2017-10-10 华为技术有限公司 确定参数的方法和装置
CN107241160B (zh) * 2016-03-28 2021-03-23 华为技术有限公司 确定参数的方法和装置
CN113114414A (zh) * 2016-03-28 2021-07-13 华为技术有限公司 确定参数的方法和装置
CN113114414B (zh) * 2016-03-28 2022-07-12 华为技术有限公司 确定参数的方法和装置
TWI678076B (zh) * 2018-08-27 2019-11-21 創意電子股份有限公司 訊號傳輸裝置與其連線方法
CN109766232A (zh) * 2019-01-15 2019-05-17 郑州云海信息技术有限公司 一种PCIe压力眼图测试校准方法
CN109766232B (zh) * 2019-01-15 2022-02-18 郑州云海信息技术有限公司 一种PCIe压力眼图测试校准方法
CN111628947A (zh) * 2019-02-27 2020-09-04 辉达公司 用于改进在计算系统中的高速通信的技术
CN111628947B (zh) * 2019-02-27 2024-02-23 辉达公司 用于改进在计算系统中的高速通信的技术

Also Published As

Publication number Publication date
US20050201454A1 (en) 2005-09-15
TW200610330A (en) 2006-03-16
WO2005091582A1 (en) 2005-09-29
JP2007522782A (ja) 2007-08-09
KR20060131883A (ko) 2006-12-20

Similar Documents

Publication Publication Date Title
CN1918871A (zh) 为通信链路自动校准双接头和多接头均衡的系统和方法
US10771295B2 (en) High speed signaling system with adaptive transmit pre-emphasis
TWI530148B (zh) 用於長距離行動產業處理器介面實體層串列鏈路之基於數位校準的偏斜抵銷
US9742602B2 (en) High-speed signaling systems with adaptable pre-emphasis and equalization
US7233164B2 (en) Offset cancellation in a multi-level signaling system
US8935125B1 (en) Internal cable calibration and compensation
CN107832246B (zh) 半导体装置
US8922292B2 (en) Device and method for compensating impedance and gain of transmisson interface
JP2004015622A (ja) 等化装置及び等化方法並びに伝送装置
CN1265790A (zh) 数据和电源的电缆接口
US7313197B2 (en) Data transceiver and method for transceiving data performing equalization and pre-emphasis adaptive to transmission characteristics of receiving part
US7426235B1 (en) Method of adaptive equalization for high-speed NRZ and multi-level signal data communications
TWI441028B (zh) 一種用於通訊的資料傳接裝置與方法及其系統
CN111796631B (zh) 用于高速串行链路偏斜校准的混合方法
US10944601B2 (en) Reception circuit, receiver, and reception control method
US20090323794A1 (en) Transmitter Equalization Method and System
CN107026807A (zh) 使用处理电路估计串行通信信道的性能的方法和系统
US6601007B1 (en) Method and system to increase the performance of high-speed backplanes
Zhao et al. Framed Repetition Code for High Speed Chip-to-Chip Communication in Multi-Drop Interfaces

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070221