CN112015119A - 调试控制电路和调试控制方法 - Google Patents

调试控制电路和调试控制方法 Download PDF

Info

Publication number
CN112015119A
CN112015119A CN202010908610.7A CN202010908610A CN112015119A CN 112015119 A CN112015119 A CN 112015119A CN 202010908610 A CN202010908610 A CN 202010908610A CN 112015119 A CN112015119 A CN 112015119A
Authority
CN
China
Prior art keywords
debugging
chip
debug
instruction
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010908610.7A
Other languages
English (en)
Other versions
CN112015119B (zh
Inventor
罗许喜
徐红如
刘楷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yijie Electronic Technology Co ltd
Original Assignee
Nanjing Yingruichuang Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Yingruichuang Electronic Technology Co Ltd filed Critical Nanjing Yingruichuang Electronic Technology Co Ltd
Priority to CN202010908610.7A priority Critical patent/CN112015119B/zh
Publication of CN112015119A publication Critical patent/CN112015119A/zh
Application granted granted Critical
Publication of CN112015119B publication Critical patent/CN112015119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本申请提供一种调试控制电路和调试控制方法，该电路包括：窗口发生器，用于接收对芯片的调试指令，并生成调试窗口信号；控制器，连接所述窗口发生器，用于根据所述调试窗口信号，解析所述调试指令，并读取所述芯片的标识信息；随机发生器，连接所述控制器，用于根据所述调试指令的解析结果和所述标识信息生成随机序列；所述控制器还用于，根据所述随机序列生成调试密钥，并根据所述调试密钥和所述调试指令控制所述芯片进入调试模式。本申请通过芯片唯一标识信息和伪随机数发生器的随机序列来产生芯片调试模式的使能信号，调试模式匹配要求大幅提高，有效减少了芯片在正常工作模式时误入调试模式，降低了芯片信息泄露的风险。

Description

调试控制电路和调试控制方法
技术领域
本申请涉及电路技术领域，具体而言，涉及一种调试控制电路和调试控制方法。
背景技术
芯片工作时一般分为正常工作模式、测试模式和调试模式。在芯片生产过程中，会有一些制造缺陷，需要在测试模式下把有问题的芯片筛选出来。而在芯片开发阶段，需要在调试模式下进行固件调试。相对于正常工作模式，芯片在调试模式下有更高的操作权限，芯片的信息容易从调试模式泄露。因此，需要一种安全的进入调试模式的方法，防止芯片在正常工作模式时误入调试模式，导致芯片信息的泄露。
发明内容
本申请实施例的目的在于提供一种调试控制电路和调试控制方法，通过用芯片唯一标识信息和伪随机数发生器的随机序列来产生芯片调试模式的使能信号，调试模式匹配要求大幅提高，有效减少了芯片在正常工作模式时误入调试模式，降低了芯片信息泄露的风险。
本申请实施例第一方面提供了一种启动电路，包括：窗口发生器，用于接收对芯片的调试指令，并生成调试窗口信号；控制器，连接所述窗口发生器，用于根据所述调试窗口信号，解析所述调试指令，并读取所述芯片的标识信息；随机发生器，连接所述控制器，用于根据所述调试指令的解析结果和所述标识信息生成随机序列；所述控制器还用于，根据所述随机序列生成调试密钥，并根据所述调试密钥和所述调试指令控制所述芯片进入调试模式。
于一实施例中，所述窗口发生器在接收到所述调试指令时，所述窗口发生器生成的所述调试窗口信号持续在预设字节宽度内为高电平。
于一实施例中，在所述调试窗口信号为高电平时，所述控制器解析所述调试指令，获得所述调试指令中的移位信息。
于一实施例中，所述随机发生器用于根据所述移位信息生成移位次数。
于一实施例中，所述随机发生器用于根据所述标识信息生成伪随机数种子。
于一实施例中，所述根据所述随机序列生成调试密钥，包括：对所述随机序列进行采样，生成所述调试密钥。
于一实施例中，所述根据所述调试密钥和所述调试指令控制所述芯片进入调试模式，包括：判断所述调试密钥与所述调试指令在第一预设字节的第一调试数据是否相同；若所述调试密钥与所述第一调试数据相同，则判断所述调试指令在第二预设字节的内的第一校验值与所述调试指令在第三预设字节内的第二校验值是否相同；若所述第一校验值与所述二校验值相同，生成调试使能信号，所述调试使能信号用于控制所述芯片进入所述调试模式。
于一实施例中，还包括：存储器，连接所述控制器，用于存储所述芯片的所述标识信息，所述标识信息被所述控制器读取。
本申请实施例第二方面提供了一种调试控制方法，包括：接收对芯片的调试指令，并生成调试窗口信号；根据所述调试窗口信号解析所述调试指令，并读取所述芯片的标识信息；根据所述调试指令的解析结果和所述标识信息生成随机序列；根据所述随机序列生成调试密钥；根据所述调试密钥和所述调试指令控制所述芯片进入调试模式。
于一实施例中，所述根据所述调试密钥和所述调试指令控制所述芯片进入调试模式，包括：判断所述调试密钥与所述调试指令在第一预设字节的第一调试数据是否相同；若所述调试密钥与所述第一调试数据相同，则判断所述调试指令在第二预设字节的内的第一校验值与所述调试指令在第三预设字节内的第二校验值是否相同；若所述第一校验值与所述二校验值相同，生成调试使能信号，所述调试使能信号用于控制所述芯片进入所述调试模式。
本申请提供的调试控制电路和调试控制方法，通过窗口发生器根据接收到的调试指令生成调试窗口信号，控制器一方面对调试指令进行数据解析，一方面读取芯片的唯一标识信息，然后随机发生器根据调试指令的解析结果和芯片的标识信息生成随机序列，最后，控制器根据随机序列生成调试密钥，并基于调试密钥和调试指令控制芯片进入调试模式，如此，用芯片唯一标识信息和随机序列来产生芯片调试模式的使能信号，调试模式匹配要求大幅提高，有效减少了芯片在正常工作模式时误入调试模式，降低了芯片信息泄露的风险。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请一实施例的调试控制系统的结构示意图；
图2为本申请一实施例的调试控制电路的结构示意图；
图3为本申请一实施例的调试控制的信号时序示意图；
图4为本申请一实施例的调试控制方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1所示，本实施例提供一种调试控制系统，包括：调试控制电路10和芯片20，其中，调试控制电路10连接芯片20，以对芯片20是否进入调试模式进行控制，以避免芯片20误入调试模式带来的信息泄露风险。
如图2所示，本实施例提供一种调试控制电路10，包括：存储器11、窗口发生器12、随机发生器13和控制器14，其中：
存储器11，可以是非易失存储体，可以用于预先存储芯片20的标识信息。芯片20的标识信息是芯片20的唯一身份信息，比如可以是芯片20的唯一序列号(UserIdentification，用户身份证明，简称“UID”)，芯片20的唯一序列号可以用于随机发生器13种子的一部分。
窗口发生器12，用于实时接收对芯片20的调试指令，并生成调试窗口信号。此处调试指令可以是通过总线接收到的指令数据，比如I2C(Inter－Integrated Circuit，双向二线制同步串行总线)命令。并可以解析I2C命令(I2C command)并接收数据，在接收到调试指令时，窗口发生器12产生用于调试模式的调试窗口信号(chip_debug_window)。
随机发生器13，可以是伪随机数发生器，可以由一个有8级寄存器的线性反馈移位寄存器(linear feedback shift register，简称“LFSR”)实现。随机发生器13连接控制器14，用于根据调试指令的解析结果和标识信息生成随机序列。
控制器14，分别连接窗口发生器12、存储器11和随机发生器13，用于根据调试窗口信号对调试指令进行解析，并读取存储器11内存储的芯片20的标识信息。然后根据随机发生器13生成的随机序列，生成调试密钥，并根据调试密钥和调试指令控制芯片20进入调试模式。
于一实施例中，控制器14可以产生加载使能信号load_en，该加载使能信号load_en可以用于加载线性反馈移位寄存器LFSR的移位次数lfsr_round和种子lfsr_seed。
于一实施例中，控制器14还可以根据随机序列生成采样信号sample_en，用于生成芯片20的调试密钥chip_debug_key。
于一实施例中，控制器14还可以生成芯片20调试使能信号chip_debug_en，用于控制芯片20进入调试模式。
于一实施例中，窗口发生器12在接收到调试指令时，窗口发生器12生成的调试窗口信号。
如图3所示，本实施例提供一种调试控制电路10的信号时序流程，如下：
首先，窗口发生器12收到I2C命令为0x6C-0x5A-0xA5后，生成的调试窗口信号chip_debug_window被设置为高电平，并且持续在预设字节宽度内为高电平。比如调试窗口信号chip_debug_window高电平维持8个字节的I2C数据宽度(字节3～字节10)，之后可以被清除为低电平。调试窗口信号chip_debug_window被设置为高电平后，窗口发生器12继续接收I2C数据，并将其传送给控制器14。
然后，控制器14在调试窗口信号chip_debug_window为高电平时，产生加载信号load_en，加载信号load_en一方面从存储器11中读出芯片20的32位唯一序列号UID，用于产生伪随机数种子lfsr_seed。另一方面，加载信号load_en还用于从I2C数据中获取移位次数信息，用于据此产生线性移位反馈寄存器LFSR的移位次数lfsr_round。
于一实施例中，线性移位反馈寄存器LFSR的移位次数lfsr_round由如下方式产生：
ROUND0＝8-I2C数据字节3的高4位。
ROUND1＝8-I2C数据字节3的低4位。
ROUND2＝8-I2C数据字节4的高4位。
ROUND3＝8-I2C数据字节4的低4位。
于一实施例中，伪随机数种子lfsr_seed由如下方式产生：
SEED0＝唯一序列号(UID)低8位。
SEED1＝唯一序列号(UID)次低8位⊕LFSR ROUND0的结果。
SEED2＝唯一序列号(UID)次高8位⊕LFSR ROUND1的结果。
SEED3＝唯一序列号(UID)高8位⊕LFSR ROUND2的结果。
于一实施例中，控制器14可以对随机发生器13生成的随机序列进行采样，生成调试密钥。控制器14生成采样信号sample_en，用于产生芯片20调试密钥chip_debug_key。比如在每次线性移位反馈寄存器LFSRROUND结束后采样，并拼接成调试密钥chip_debug_key。
最后，控制器14判断调试密钥与调试指令在第一预设字节的第一调试数据是否相同。若调试密钥与第一调试数据相同，则判断调试指令在第二预设字节的内的第一校验值与调试指令在第三预设字节内的第二校验值是否相同。若第一校验值与二校验值相同，生成调试使能信号，调试使能信号用于控制芯片20进入调试模式。
于一实施例中，控制器14在I2C数据的字节10比较调试密钥chip_debug_key是否与I2C数据字节5～字节8(第一预设字节)相等。与此同时，控制器14计算I2C数据的字节1～字节8(第二预设字节)的16位CRC(循环冗余校验(Cyclic Redundancy Check，简称“CRC”)校验值(第一校验值)，并与I2C数据的字节9和字节10(第三预设字节)的CRC校验值(第二校验值)比较，如果在I2C数据的字节10，调试密钥chip_debug_key与I2C数据字节5～字节8的数据相等，并且第一校验值与二校验值相等，则生成调试使能信号chip_debug_en，且调试使能信号chip_debug_en＝1有效，芯片20进入调试模式。上述两个比较过程不限制先后顺序。
上述调试控制方式，用芯片20唯一标识信息和伪随机数发生器的随机序列来产生芯片20调试模式的使能信号，调试模式匹配要求大幅提高，有效减少了芯片20在正常工作模式时误入调试模式，降低了芯片20信息泄露的风险。
如图4所示，本实施例提供一种调试控制方法，可用于如图2所示的调试控制电路，包括如下步骤：
步骤401：接收对芯片的调试指令，并生成调试窗口信号。
步骤402：根据调试窗口信号解析调试指令，并读取芯片的标识信息。
步骤403：根据调试指令的解析结果和标识信息生成随机序列。
步骤404：根据随机序列生成调试密钥。
步骤405：判断调试密钥与调试指令在第一预设字节的第一调试数据是否相同。
步骤406：若调试密钥与第一调试数据相同，则判断调试指令在第二预设字节的内的第一校验值与调试指令在第三预设字节内的第二校验值是否相同。
步骤407：若第一校验值与二校验值相同，生成调试使能信号，调试使能信号用于控制芯片进入调试模式。
上述调试控制方法的具体内容请参阅如图1至图3所示的调试控制电路的详细描述，在此不再赘述。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种调试控制电路，其特征在于，包括：
窗口发生器，用于接收对芯片的调试指令，并生成调试窗口信号；
控制器，连接所述窗口发生器，用于根据所述调试窗口信号，解析所述调试指令，并读取所述芯片的标识信息；
随机发生器，连接所述控制器，用于根据所述调试指令的解析结果和所述标识信息生成随机序列；
所述控制器还用于，根据所述随机序列生成调试密钥，并根据所述调试密钥和所述调试指令控制所述芯片进入调试模式。
2.根据权利要求1所述的电路，其特征在于，所述窗口发生器在接收到所述调试指令时，所述窗口发生器生成的所述调试窗口信号持续在预设字节宽度内为高电平。
3.根据权利要求2所述的电路，其特征在于，在所述调试窗口信号为高电平时，所述控制器解析所述调试指令，获得所述调试指令中的移位信息。
4.根据权利要求3所述的电路，其特征在于，所述随机发生器用于根据所述移位信息生成移位次数。
5.根据权利要求1所述的电路，其特征在于，所述随机发生器用于根据所述标识信息生成伪随机数种子。
6.根据权利要求1所述的电路，其特征在于，所述根据所述随机序列生成调试密钥，包括：
对所述随机序列进行采样，生成所述调试密钥。
7.根据权利要求1所述的电路，其特征在于，所述根据所述调试密钥和所述调试指令控制所述芯片进入调试模式，包括：
判断所述调试密钥与所述调试指令在第一预设字节的第一调试数据是否相同；
若所述调试密钥与所述第一调试数据相同，则判断所述调试指令在第二预设字节的内的第一校验值与所述调试指令在第三预设字节内的第二校验值是否相同；
若所述第一校验值与所述二校验值相同，生成调试使能信号，所述调试使能信号用于控制所述芯片进入所述调试模式。
8.根据权利要求1所述的电路，其特征在于，还包括：存储器，连接所述控制器，用于存储所述芯片的所述标识信息，所述标识信息被所述控制器读取。
9.一种调试控制方法，其特征在于，包括：
接收对芯片的调试指令，并生成调试窗口信号；
根据所述调试窗口信号解析所述调试指令，并读取所述芯片的标识信息；
根据所述调试指令的解析结果和所述标识信息生成随机序列；
根据所述随机序列生成调试密钥；
根据所述调试密钥和所述调试指令控制所述芯片进入调试模式。
10.根据权利要求9所述的方法，其特征在于，所述根据所述调试密钥和所述调试指令控制所述芯片进入调试模式，包括：
判断所述调试密钥与所述调试指令在第一预设字节的第一调试数据是否相同；
若所述调试密钥与所述第一调试数据相同，则判断所述调试指令在第二预设字节的内的第一校验值与所述调试指令在第三预设字节内的第二校验值是否相同；
若所述第一校验值与所述二校验值相同，生成调试使能信号，所述调试使能信号用于控制所述芯片进入所述调试模式。
CN202010908610.7A 2020-09-02 2020-09-02 调试控制电路和调试控制方法 Active CN112015119B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010908610.7A CN112015119B (zh) 2020-09-02 2020-09-02 调试控制电路和调试控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010908610.7A CN112015119B (zh) 2020-09-02 2020-09-02 调试控制电路和调试控制方法

Publications (2)

Publication Number Publication Date
CN112015119A true CN112015119A (zh) 2020-12-01
CN112015119B CN112015119B (zh) 2021-11-12

Family

ID=73516341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010908610.7A Active CN112015119B (zh) 2020-09-02 2020-09-02 调试控制电路和调试控制方法

Country Status (1)

Country Link
CN (1) CN112015119B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113037466A (zh) * 2021-03-25 2021-06-25 深圳创维－Rgb电子有限公司 基于电视的工厂模式加密处理方法、系统、电视机及介质
CN114076883A (zh) * 2021-11-10 2022-02-22 北京中电华大电子设计有限责任公司 老化电路、芯片老化测试方法及芯片

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101620656A (zh) * 2009-07-29 2010-01-06 深圳国微技术有限公司 安全jtag模块及保护芯片内部信息安全的方法
CN103188075A (zh) * 2013-02-01 2013-07-03 广州大学 一种密钥和真随机数发生器及生成密钥和真随机数的方法
CN103593626A (zh) * 2013-11-11 2014-02-19 杭州晟元芯片技术有限公司 一种芯片测试模式和调试模式的保护方法
CN104391770A (zh) * 2014-10-23 2015-03-04 山东维固信息科技股份有限公司 一种嵌入式数据安全系统用soc芯片的在线调试及上位机通讯模块
CN106776191A (zh) * 2016-11-28 2017-05-31 湖南国科微电子股份有限公司 一种soc芯片调试的实现方法及系统
CN107229880A (zh) * 2017-05-12 2017-10-03 深圳市博巨兴实业发展有限公司 一种带用户安全调试功能的微处理器芯片
CN107704346A (zh) * 2017-08-08 2018-02-16 湖南国科微电子股份有限公司 Soc芯片调试方法及调试系统
CN107783874A (zh) * 2016-08-26 2018-03-09 华为技术有限公司 Jtag调试装置以及jtag调试方法
CN109933481A (zh) * 2019-03-13 2019-06-25 珠海市一微半导体有限公司 一种jtag接口的解锁系统及jtag解锁控制方法
CN110990084A (zh) * 2019-12-20 2020-04-10 紫光展讯通信(惠州)有限公司 芯片的安全启动方法、装置、存储介质和终端

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101620656A (zh) * 2009-07-29 2010-01-06 深圳国微技术有限公司 安全jtag模块及保护芯片内部信息安全的方法
CN103188075A (zh) * 2013-02-01 2013-07-03 广州大学 一种密钥和真随机数发生器及生成密钥和真随机数的方法
CN103593626A (zh) * 2013-11-11 2014-02-19 杭州晟元芯片技术有限公司 一种芯片测试模式和调试模式的保护方法
CN104391770A (zh) * 2014-10-23 2015-03-04 山东维固信息科技股份有限公司 一种嵌入式数据安全系统用soc芯片的在线调试及上位机通讯模块
CN107783874A (zh) * 2016-08-26 2018-03-09 华为技术有限公司 Jtag调试装置以及jtag调试方法
CN106776191A (zh) * 2016-11-28 2017-05-31 湖南国科微电子股份有限公司 一种soc芯片调试的实现方法及系统
CN107229880A (zh) * 2017-05-12 2017-10-03 深圳市博巨兴实业发展有限公司 一种带用户安全调试功能的微处理器芯片
CN107704346A (zh) * 2017-08-08 2018-02-16 湖南国科微电子股份有限公司 Soc芯片调试方法及调试系统
CN109933481A (zh) * 2019-03-13 2019-06-25 珠海市一微半导体有限公司 一种jtag接口的解锁系统及jtag解锁控制方法
CN110990084A (zh) * 2019-12-20 2020-04-10 紫光展讯通信(惠州)有限公司 芯片的安全启动方法、装置、存储介质和终端

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113037466A (zh) * 2021-03-25 2021-06-25 深圳创维－Rgb电子有限公司 基于电视的工厂模式加密处理方法、系统、电视机及介质
CN114076883A (zh) * 2021-11-10 2022-02-22 北京中电华大电子设计有限责任公司 老化电路、芯片老化测试方法及芯片
CN114076883B (zh) * 2021-11-10 2023-09-05 北京中电华大电子设计有限责任公司 老化电路、芯片老化测试方法及芯片

Also Published As

Publication number Publication date
CN112015119B (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
CN112015119B (zh) 调试控制电路和调试控制方法
CN105120259A (zh) 数字电视机检测方法及装置
CN111372232A (zh) 一种用于电能表与蓝牙断路器首次连接配对的方法及系统
CN112925682B (zh) 具有内建自测试逻辑的测试装置及方法
US11309044B2 (en) Test circuit for testing a storage circuit
CN114816868A (zh) 实现串行接口芯片测试的方法
US20020161963A1 (en) Single-chip microcomputer with dynamic burn-in test function and dynamic burn-in testing method therefor
CN111048142B (zh) 应用于闪存控制器的编码器自我测试电路及相关的方法
US8291270B2 (en) Request processing device, request processing system, and access testing method
US7484147B2 (en) Semiconductor integrated circuit
CN106059723B (zh) 信号产生装置和方法、误码测试仪和方法
EP0467448B1 (en) Processing device and method of programming such a processing device
CN113160875A (zh) 芯片测试系统和测试方法
JP4466372B2 (ja) マイクロプロセッサのモニタ回路により伝送されるメッセージの時間的相関
CN116011037B (zh) 针对反向设计的芯片防伪电路及防伪芯片
KR100330575B1 (ko) 반도체메모리소자의리드/라이트데이터에러검증장치및방법
CN112599179B (zh) 一种并行的flash寿命测试装置
CN112924854B (zh) 任意波形格式生成方法、装置、测试设备和存储介质
JP2003234000A (ja) 半導体集積回路装置、ｉｃカードおよび検査装置
CN116013401B (zh) 存储器调试方法、装置、设备及存储介质
US7496792B2 (en) Repeat digital message transmission between a microprocessor monitoring circuit and an analyzing tool
CN113448781B (zh) 一种通用输入输出接口的测试方法、装置及设备
KR20010004112A (ko) 내부 롬을 효율적으로 테스트하기 위한 장치
US20080141082A1 (en) Test mode multi-byte programming with internal verify and polling function
US6941496B2 (en) Error detecting circuit for detecting the location of error

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221116

Address after: Room 601, No. 10, Lane 198, zhangheng Road, Pudong New Area, Shanghai 200135

Patentee after: Shanghai Yijie Electronic Technology Co.,Ltd.

Address before: Room 101, 10 / F, block B, Chuangzhi building, No. 17 Xinghuo Road, Jiangbei new area, Nanjing, Jiangsu 210008

Patentee before: Nanjing yingruichuang Electronic Technology Co.,Ltd.

TR01 Transfer of patent right