CN107229880A - 一种带用户安全调试功能的微处理器芯片 - Google Patents
一种带用户安全调试功能的微处理器芯片 Download PDFInfo
- Publication number
- CN107229880A CN107229880A CN201710334355.8A CN201710334355A CN107229880A CN 107229880 A CN107229880 A CN 107229880A CN 201710334355 A CN201710334355 A CN 201710334355A CN 107229880 A CN107229880 A CN 107229880A
- Authority
- CN
- China
- Prior art keywords
- mode
- ctrl
- chip
- key
- user security
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开了一种带用户安全调试功能的微处理器芯片,包括串行通信接口模块(SC_INTF)、模式控制模块(MODE_CTRL)、OTP存储器(OTP)、密钥加载接口模块(KEY_INTF)以及微控制器内核(MCU_CORE)。在本发明中,微控制器芯片内部通过OTP存储器存储有64位用户安全调试密钥,使用者必须在密钥校对成功后,方可进入用户安全调试模式。本方案能够充分保障微控制器的安全,防止内部具有知识产权的用户数据被盗取。
Description
技术领域
本发明涉及一种微处理器芯片,具体是一种带用户安全调试功能的微处理器芯片。
背景技术
微控制器芯片被广泛地使用到电子产品中,作为电子电路里面的控制单元。微控制器芯片的应用开发者针对特定的应用领域,进行应用开发后,将开发的程序烧录至微控制器芯片内部的程序存储器里面以后,微控制器便被赋予了不同的功能,可以被应用到各种各样的应用领域中。保存于微控制器内部程序存储器中的数据,涉及到应用开发者的知识产权。如何防止微控制器内部具有知识产权的用户数据被盗取,成为一个重要课题。微控制器的应用开发都会使用到微控制器芯片的用户调试模式。微控制器芯片的用户在芯片的用户调试模式下,能将不同版本的应用开发程序反复地烧录至微控制器芯片内部的程序存储器中,可以方便地对应用程序进行调试。微控制器芯片的用户在芯片的用户调试模式下,也能够对烧录的数据进行校验,以保证烧录过程的正确。为了防止他人利用微控制器芯片的用户调试模式的特点来盗取保存于微控制器芯片内部具有知识产权的用户数据,微控制器芯片需要一种能够保障用户数据安全的用户安全调试模式。本发明提供一种微控制器芯片中的用户安全调试模式的实现方案。在本发明中,微控制器芯片内部通过OTP存储器存储有64位用户安全调试密钥,使用者必须在密钥校对成功后,方可进入用户安全调试模式。本方案能够充分保障微控制器的安全,防止内部具有知识产权的用户数据被盗取。
发明内容
本发明的目的在于提供一种带用户安全调试功能的微处理器芯片,以解决上述背景技术中提出的问题。
为实现上述目的,本发明提供如下技术方案:
一种带用户安全调试功能的微处理器芯片,包括串行通信接口模块(SC_INTF)、模式控制模块(MODE_CTRL)、OTP存储器(OTP)、密钥加载接口模块(KEY_INTF)以及微控制器内核(MCU_CORE)所述串行通信接口模块(SC_INTF)负责与芯片外部的进行串行通信,并且将串行通信进行数据进并行化处理,然后通过其并行通信总线(pc_bus)与模式控制模块(MODE_CTRL)进行数据交互,串行通信接口模块(SC_INTF)负责与芯片外部的进行串行通信通过两个引脚来完成,其中SCK为串行通信时钟引脚,SDA为串行通信数据引脚,模式控制模块(MODE_CTRL)负责管控芯片的用户安全调试模式。芯片上电复位后,模式控制模块(MODE_CTRL)需要通过密钥加载接口模块(KEY_INTF)加载到存储于OTP存储器用户安全调试模式密钥,上电复位后,模式控制模块(MODE_CTRL)输出的加载请求信号ld_req为高电平有效状态,密钥加载接口模块(KEY_INTF)检测到加载请求信号ld_req为高电平有效状态后,将产生符合OTP存储器要求的接口时序,从OTP存储器中逐一读出存储于其内的数据,并且对这些数据进行校验,校验通过后,将这些数据组合得到64位用户安全密钥dbg_key,然后将64位用户安全密钥dbg_key输送至模式控制模块(MODE_CTRL)。
作为本发明再进一步的方案:所述模式控制模块(MODE_CTRL)包括配置寄存器、状态寄存器以及数据寄存器,进入的用户安全调试模式后,芯片外部通过写控制寄存器组(CTRL_REG)中的配置寄存器来完成任务的配置,通过读取控制寄存器组(CTRL_REG)中的状态寄存器来得知任务的完成情况以及芯片内部的状态;通过读写数据寄存器来完成与芯片内部的数据交互,当芯片用户需要进入用户安全调试模式时,需要在芯片上电复位后的,通过串行通信接口模块(SC_INTF)发送一组串行数据序列(seq_data)至模式控制模块(MODE_CTRL)中,模式控制模块(MODE_CTRL)内部将数据序列(seq_data)通过比较器C1与64位用户安全密钥dbg_key进行比较,如果比较结果相等,则比较器的输出结果将触发用户安全调试模式寄存器(DEBUG_MODE)置位,芯片进入用户安全调试模式,模式控制模块(MODE_CTRL)内部的调试控制接口相关的逻辑将被使能,芯片外部就可以通过串行通信接口模块(SC_INTF)与模式控制模块(MODE_CTRL)进行数据交互,模式控制模块(MODE_CTRL)接收芯片外部调试指令,然后通过调试总线(debug_bus)与微控制器内核进行交互,完成相应的调试任务。
与现有技术相比,本发明的有益效果是:在本发明中,微控制器芯片内部通过OTP存储器存储有64位用户安全调试密钥,使用者必须在密钥校对成功后,方可进入用户安全调试模式。本方案能够充分保障微控制器的安全,防止内部具有知识产权的用户数据被盗取。
附图说明
图1为带用户安全调试功能的微处理器芯片的电路原理框图。
图2为带用户安全调试功能的微处理器芯片中模式控制模块(MODE_CTRL)的工作原理图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1~2,本发明实施例中,一种带用户安全调试功能的微处理器芯片,芯片内部包括串行通信接口模块(SC_INTF)、模式控制模块(MODE_CTRL)、OTP存储器(OTP)、密钥加载接口模块(KEY_INTF)以及微控制器内核(MCU_CORE)等组成。串行通信接口模块(SC_INTF)负责与芯片外部的进行串行通信,并且将串行通信进行数据进并行化处理,然后通过其并行通信总线(pc_bus)与模式控制模块(MODE_CTRL)进行数据交互。串行通信接口模块(SC_INTF)负责与芯片外部的进行串行通信通过两个引脚来完成,其中SCK为串行通信时钟引脚,SDA为串行通信数据引脚。模式控制模块(MODE_CTRL)负责管控芯片的用户安全调试模式。芯片上电复位后,模式控制模块(MODE_CTRL)需要通过密钥加载接口模块(KEY_INTF)加载到存储于OTP存储器用户安全调试模式密钥。上电复位后,模式控制模块(MODE_CTRL)输出的加载请求信号ld_req为高电平有效状态。密钥加载接口模块(KEY_INTF)检测到加载请求信号ld_req为高电平有效状态后,将产生符合OTP存储器要求的接口时序,从OTP存储器中逐一读出存储于其内的数据,并且对这些数据进行校验。校验通过后,将这些数据组合得到64位用户安全密钥dbg_key,然后将64位用户安全密钥dbg_key输送至模式控制模块(MODE_CTRL)。
模式控制模块(MODE_CTRL)的工作原理如图 2所示。模式控制模块(MODE_CTRL)内部控制寄存器组(CTRL_REG)是各种工作模式下与芯片外部指令和数据交互的寄存器。它包括配置寄存器、状态寄存器以及数据寄存器。进入的用户安全调试模式后,芯片外部通过写控制寄存器组(CTRL_REG)中的配置寄存器来完成任务的配置,通过读取控制寄存器组(CTRL_REG)中的状态寄存器来得知任务的完成情况以及芯片内部的状态;通过读写数据寄存器来完成与芯片内部的数据交互。当芯片用户需要进入用户安全调试模式时,需要在芯片上电复位后的,通过串行通信接口模块(SC_INTF)发送一组串行数据序列(seq_data)至模式控制模块(MODE_CTRL)中,模式控制模块(MODE_CTRL)内部将数据序列(seq_data)通过比较器C1与64位用户安全密钥dbg_key进行比较,如果比较结果相等,则比较器的输出结果将触发用户安全调试模式寄存器(DEBUG_MODE)置位,芯片进入用户安全调试模式。debug_mode信号为高有效后,模式控制模块(MODE_CTRL)内部的调试控制接口相关的逻辑将被使能。芯片外部就可以通过串行通信接口模块(SC_INTF)与模式控制模块(MODE_CTRL)进行数据交互,模式控制模块(MODE_CTRL)接收芯片外部调试指令,然后通过调试总线(debug_bus)与微控制器内核进行交互,完成相应的调试任务。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (2)
1.一种带用户安全调试功能的微处理器芯片,包括串行通信接口模块(SC_INTF)、模式控制模块(MODE_CTRL)、OTP存储器(OTP)、密钥加载接口模块(KEY_INTF)以及微控制器内核(MCU_CORE),其特征在于,所述串行通信接口模块(SC_INTF)负责与芯片外部的进行串行通信,并且将串行通信进行数据进并行化处理,然后通过其并行通信总线(pc_bus)与模式控制模块(MODE_CTRL)进行数据交互,串行通信接口模块(SC_INTF)负责与芯片外部的进行串行通信通过两个引脚来完成,其中SCK为串行通信时钟引脚,SDA为串行通信数据引脚,模式控制模块(MODE_CTRL)负责管控芯片的用户安全调试模式,芯片上电复位后,模式控制模块(MODE_CTRL)需要通过密钥加载接口模块(KEY_INTF)加载到存储于OTP存储器用户安全调试模式密钥,上电复位后,模式控制模块(MODE_CTRL)输出的加载请求信号ld_req为高电平有效状态,密钥加载接口模块(KEY_INTF)检测到加载请求信号ld_req为高电平有效状态后,将产生符合OTP存储器要求的接口时序,从OTP存储器中逐一读出存储于其内的数据,并且对这些数据进行校验,校验通过后,将这些数据组合得到64位用户安全密钥dbg_key,然后将64位用户安全密钥dbg_key输送至模式控制模块(MODE_CTRL)。
2.根据权利要求1所述的带用户安全调试功能的微处理器芯片,其特征在于,所述模式控制模块(MODE_CTRL)包括配置寄存器、状态寄存器以及数据寄存器,进入的用户安全调试模式后,芯片外部通过写控制寄存器组(CTRL_REG)中的配置寄存器来完成任务的配置,通过读取控制寄存器组(CTRL_REG)中的状态寄存器来得知任务的完成情况以及芯片内部的状态;通过读写数据寄存器来完成与芯片内部的数据交互,当芯片用户需要进入用户安全调试模式时,需要在芯片上电复位后的,通过串行通信接口模块(SC_INTF)发送一组串行数据序列(seq_data)至模式控制模块(MODE_CTRL)中,模式控制模块(MODE_CTRL)内部将数据序列(seq_data)通过比较器C1与64位用户安全密钥dbg_key进行比较,如果比较结果相等,则比较器的输出结果将触发用户安全调试模式寄存器(DEBUG_MODE)置位,芯片进入用户安全调试模式,模式控制模块(MODE_CTRL)内部的调试控制接口相关的逻辑将被使能,芯片外部就可以通过串行通信接口模块(SC_INTF)与模式控制模块(MODE_CTRL)进行数据交互,模式控制模块(MODE_CTRL)接收芯片外部调试指令,然后通过调试总线(debug_bus)与微控制器内核进行交互,完成相应的调试任务。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710334355.8A CN107229880A (zh) | 2017-05-12 | 2017-05-12 | 一种带用户安全调试功能的微处理器芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710334355.8A CN107229880A (zh) | 2017-05-12 | 2017-05-12 | 一种带用户安全调试功能的微处理器芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107229880A true CN107229880A (zh) | 2017-10-03 |
Family
ID=59933345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710334355.8A Pending CN107229880A (zh) | 2017-05-12 | 2017-05-12 | 一种带用户安全调试功能的微处理器芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107229880A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108347657A (zh) * | 2018-03-07 | 2018-07-31 | 北京奇艺世纪科技有限公司 | 一种显示弹幕信息的方法和装置 |
CN111177732A (zh) * | 2019-12-23 | 2020-05-19 | 杭州宇泛智能科技有限公司 | 系统调试模式的控制方法、系统及电子设备 |
CN112015119A (zh) * | 2020-09-02 | 2020-12-01 | 南京英锐创电子科技有限公司 | 调试控制电路和调试控制方法 |
TWI818221B (zh) * | 2020-12-31 | 2023-10-11 | 新唐科技股份有限公司 | 可認證晶片外部除錯功能韌體程式與除錯使用者的晶片與方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102236065A (zh) * | 2010-04-22 | 2011-11-09 | 上海华虹集成电路有限责任公司 | 芯片功能故障快速调试定位的方法及调试电路 |
US8624627B1 (en) * | 2012-06-29 | 2014-01-07 | Freescale Semiconductor, Inc. | Method and device for low power control |
CN104541474A (zh) * | 2012-08-10 | 2015-04-22 | 密码研究公司 | 集成电路中的安全特征和密钥管理 |
-
2017
- 2017-05-12 CN CN201710334355.8A patent/CN107229880A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102236065A (zh) * | 2010-04-22 | 2011-11-09 | 上海华虹集成电路有限责任公司 | 芯片功能故障快速调试定位的方法及调试电路 |
US8624627B1 (en) * | 2012-06-29 | 2014-01-07 | Freescale Semiconductor, Inc. | Method and device for low power control |
CN104541474A (zh) * | 2012-08-10 | 2015-04-22 | 密码研究公司 | 集成电路中的安全特征和密钥管理 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108347657A (zh) * | 2018-03-07 | 2018-07-31 | 北京奇艺世纪科技有限公司 | 一种显示弹幕信息的方法和装置 |
CN108347657B (zh) * | 2018-03-07 | 2021-04-20 | 北京奇艺世纪科技有限公司 | 一种显示弹幕信息的方法和装置 |
CN111177732A (zh) * | 2019-12-23 | 2020-05-19 | 杭州宇泛智能科技有限公司 | 系统调试模式的控制方法、系统及电子设备 |
CN112015119A (zh) * | 2020-09-02 | 2020-12-01 | 南京英锐创电子科技有限公司 | 调试控制电路和调试控制方法 |
CN112015119B (zh) * | 2020-09-02 | 2021-11-12 | 南京英锐创电子科技有限公司 | 调试控制电路和调试控制方法 |
TWI818221B (zh) * | 2020-12-31 | 2023-10-11 | 新唐科技股份有限公司 | 可認證晶片外部除錯功能韌體程式與除錯使用者的晶片與方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107229880A (zh) | 一种带用户安全调试功能的微处理器芯片 | |
CN109036493A (zh) | 一种具有检错纠错机制的NAND Flash控制器 | |
CN102623069B (zh) | 随机激励闪存模型验证方法 | |
CN102184365B (zh) | 基于SoC芯片外部数据安全存储系统及存取控制方法 | |
CN104077226B (zh) | 基于程序约束构建的多线程程序输出唯一性检测与证据生成方法 | |
CN103890733B (zh) | 用于将错误注入存储器的方法和装置 | |
CN102592683B (zh) | 一种芯片测试模式的进入方法及相关装置 | |
CN106773954A (zh) | 一种微控制器芯片中的工作模式控制方法 | |
CN102184366B (zh) | 基于SoC芯片外部程序安全访问控制系统及控制方法 | |
CN102567245B (zh) | 用于soc芯片系统的存储控制器及其实现方法 | |
CN102479123A (zh) | 卡片操作系统的测试系统及测试方法 | |
CN103793263B (zh) | 一种基于PowerPC处理器的DMA事务级建模方法 | |
US20060150126A1 (en) | Hardware verification scripting | |
CN105654993A (zh) | 用于ddr3 sdram控制器的功能验证方法及平台 | |
CN109087677A (zh) | 存储器装置及其数据读取方法 | |
CN102184290A (zh) | 一种嵌入式微处理器的周期精确和位精确系统级模型 | |
CN112733478B (zh) | 用于对设计进行形式验证的装置 | |
CN110704234B (zh) | 一种存控数据传输错误注入方法 | |
Zhou et al. | A formal verification method for the SOPC software | |
CN102193860A (zh) | 微控制器在线调试电路及方法、微控制器 | |
CN202102448U (zh) | 基于SoC芯片外部数据安全存储架构 | |
CN101916305A (zh) | 一种复杂管脚芯片的验证方法 | |
CN107168867A (zh) | 一种实现微控制器芯片的用户debug模式的方法 | |
CN107678879A (zh) | 一种用于总线及存储单元数据块实时校验的装置与方法 | |
US8464098B2 (en) | Microcontroller device, microcontroller debugging device, method of debugging a microcontroller device, microcontroller kit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171003 |
|
RJ01 | Rejection of invention patent application after publication |