CN109036493A - 一种具有检错纠错机制的NAND Flash控制器 - Google Patents

一种具有检错纠错机制的NAND Flash控制器 Download PDF

Info

Publication number
CN109036493A
CN109036493A CN201810592209.XA CN201810592209A CN109036493A CN 109036493 A CN109036493 A CN 109036493A CN 201810592209 A CN201810592209 A CN 201810592209A CN 109036493 A CN109036493 A CN 109036493A
Authority
CN
China
Prior art keywords
data
nand flash
register
module
ecc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810592209.XA
Other languages
English (en)
Inventor
郭阳明
王晓东
艾江红
杨欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwestern Polytechnical University
Original Assignee
Northwestern Polytechnical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwestern Polytechnical University filed Critical Northwestern Polytechnical University
Priority to CN201810592209.XA priority Critical patent/CN109036493A/zh
Publication of CN109036493A publication Critical patent/CN109036493A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1806—Address conversion or mapping, i.e. logical to physical address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种具有检错纠错机制的NAND Flash控制器，控制器状态机实现页编程操作、页读取操作、块擦除操作、读状态操作、读取ID操作以及设备复位操作；寄存器组包括命令寄存器、地址寄存器、数据寄存器和状态寄存器；ECC校验模块在执行页编程操作或者页读取操作时对数据寄存器中读出或者写入的数据进行实时校验检测，如果检测到数据出错，则配合控制器状态机模块对错误进行纠正，并将校正后的正确数据存放到数据寄存器。本发明以NAND Flash特点为约束，具有检错纠错机制，能够提升固态存储设备整体性能。

Description

一种具有检错纠错机制的NAND Flash控制器
技术领域
本发明涉及存储介质领域，尤其是一种NAND Flash控制装置。
背景技术
传统磁介质存储设备通过机械传动进行工作，使得其在性能要求较高的航空航天等特殊领域下的应用受到了限制。随着NAND Flash构建的固态存储设备的发展与广泛应用，以上特殊应用中的问题得到了有效解决。NAND Flash控制器实现对NAND Flash芯片的控制，它直接向NAND Flash发送页读取、页编程和块擦除等控制命令，并提供与NAND Flash芯片进行数据交互时所要求的时序波形，是固态硬盘进行数据存取的桥梁。但是，NANDFlash存储芯片存储结构和对外接口的特点，如读写控制时序复杂、存在位交换(0、1反转)等问题，使得其整体性能不仅取决于NAND Flash存储介质的性能，在很大程度上还受到NAND Flash控制器的影响。
总体而言，国内在控制器的研发和技术成熟度方面与国外相比还是有较大的差距，在航空航天等特殊领域很多关键技术受制于人，购买的集成芯片控制器无法进行特殊要求下的芯片二次开发，数据的安全性要求等特殊条件就无法实现；IP核与集成电路工艺无关，可以移植到不同的半导体工艺中去生产集成电路芯片，具有性能稳定，应用方便等优点，但是需要花费高价购买，一般还只能得到网表文件，而不是源代码。因此，结合自身实际需求，对NAND Flash控制器进行研究开发具有重要的应用价值。
NAND Flash具有(1)以页为单位进行读、写操作，以块为单位进行擦除操作。写入和擦除操作速度快；(2)没有单独的地址和数据总线，采用串行读取，随机读取速度慢且不能按字节进行随机读写；(3)体积小，引脚数目少；(4)使用时需要将NAND芯片中不影响其他有效块性能的失效块，在地址映射表中屏蔽来保证数据存储正确性等四个特点。
但是，更为重要的是NAND Flash存储器在频繁使用的过程中有可能出现位翻转现象，特别是随着现在NAND Flash存储器单片容量越来越大，芯片的结构也越来越复杂，其发生位翻转错误的几率日益提高，而且商用化的NAND Flash货架产品并不提供防护位翻转的能力。因此，控制器的硬件设计需建立数据存取操作时的错误检测和纠正机制。
发明内容
为了克服现有技术的不足，本发明提供一种控制器，以NAND Flash特点为约束，具有检错纠错机制，能够提升固态存储设备整体性能。
本发明解决其技术问题所采用的技术方案是：一种具有检错纠错机制的NANDFlash控制器，包括Avalon总线接口、寄存器组、ECC校验、控制器状态机和NAND Flash接口。
所述的Avalon总线接口模块接收来自Nios II处理器发送的命令以及数据信息，同时把NAND Flash工作时反馈的状态信息返回该Nios II处理器；所述的控制器状态机中，页编程操作、页读取操作、块擦除操作、读状态操作、读取ID操作以及设备复位操作分别由不同的子状态机实现，通过时钟来控制所有的状态转换；所述的寄存器组包括命令寄存器、地址寄存器、数据寄存器和状态寄存器，其中命令寄存器用于存放Nios II处理器通过Avalon总线接口模块向NAND Flash控制器发送的命令码，地址寄存器用于存放Nios II处理器发送的读写NAND Flash地址序列，数据寄存器放读写NAND Flash的数据值，状态寄存器保存NAND Flash工作时反馈的状态信息；所述的ECC校验模块在执行页编程操作或者页读取操作时对数据寄存器中读出或者写入的数据进行实时校验检测，如果检测到数据出错，则配合控制器状态机模块对错误进行纠正，并将校正后的正确数据存放到数据寄存器；所述的ECC校验模块和控制器状态机均通过NAND Flash接口模块对NAND Flash芯片进行操作。
所述的ECC校验模块在页编程的时候，对每一页数据产生校验码并写入NANDFlash芯片中每一页后面的空闲区，读取数据的时候，再次根据结果产生校验码，对比两次校验码判断是否出现数据错误。
所述的ECC校验模块包括ECC主控模块、ECC校验码生成模块和ECC错误定位模块；其中，ECC校验码生成模块在设备写入或者读出数据时在ECC主控模块控制下生成ECC校验码；ECC错误定位模块对写数据和读数据时生成的ECC校验码进行比较，确定是否有错误发生，如有的话同时对错误进行定位，并在ECC主控模块逻辑的控制下，将错误地址发送给ECC主控模块；ECC主控模块配合控制器状态机模块完成对数据寄存器的存取控制。
本发明的有益效果是：
面向高可靠固态存储设备的需求，基于嵌入式处理器软核Nios II的固态盘开发平台(如图1所示，其内部连接框图如图2所示)，使NAND Flash存储器芯片通过Avalon总线和嵌入式系统处理器Nios II连接，设计一种具有检错纠错机制的NAND Flash控制器，使该控制器能够实现对于存储器的各种数据存取操作，并能实现对固态盘数据存取过程中的错误进行检测和纠正。
在仿真环境下，利用NAND Flash控制器进行存储介质的读写以及擦除等操作，全面验证了控制器的功能和性能。结果表明控制器工作正常，能控制多片NAND FLASH，有效扩充了NAND FLASH的容量，实现了并行访问多片NAND FLASH，提高了数据存取的速度，并对错误能有效地检测和纠正。
附图说明
图1是本发明固态盘开发平台的示意图。
图2是固态盘开发平台内部模块连接框图。
图3是本发明图3NAND Flash控制器硬件功能框图。
图4是本发明控制器的接口说明。
图5是本发明控制器状态机转换图。
图6是页编程操作状态转换
图7是页读取操作状态转换
图8是块擦除操作状态转换
图9是读状态操作状态转换
图10是读ID操作状态机
图11是复位操作状态机
图12是ECC码生成模块引脚图
图13是查错模块框图
图14是ECC模块读数据状态图
图15是ECC模块写数据状态图
图16是ECC模块查错状态图
图17是本发明控制器仿真流程图。
图18是本发明读ID操作波形图。
图19是本发明擦除操作波形图。
图20是本发明读设备状态波形图。
图21是本发明页编程操作写命令波形图。
图22是本发明页编程操作写数据波形图。
图23是本发明页读取命令操作波形图。
图24是本发明读出校验码波形图。
图25是本发明页读取操作数据波形图。
具体实施方式
下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。
本发明选择一款容量不小于2GB的NAND Flash芯片进行控制器的设计(这里以SAMSUNG公司的容量为2GB的NAND Flash芯片K9F2G08U0A进行说明)。
NAND Flash控制器硬件模块一端连接NAND Flash芯片，另一端通过片上总线与系统中处理器总线连接。与Flash芯片端连接的各个信号的名称及定义均与NAND Flash芯片相同。控制器与处理器端的连接采用类似于SRAM接口的方式。NAND Flash控制器的接口说明如图2所示，具体信号的引脚定义以及功能描述如表1所示。
表1控制器接口信号描述
本发明设计的NAND Flash控制器包括Avalon总线接口、寄存器组、ECC校验、控制器状态机和NAND Flash接口，其连接关系如图3所示。NAND Flash控制器的各个模块的功能描述如下：
(1)Avalon总线接口模块
Avalon总线接口模块接收来自Nios II嵌入式处理器发送的命令以及数据信息，同时把设备状态返回该Nios II嵌入式处理器。Avalon总线接口是Nios II处理器与NANDFlash控制器进行数据、命令等交互的桥梁。
(2)寄存器组模块
本模块是控制器的控制部分，通过各个寄存器实现对NAND Flash具体功能的控制实现，包括命令寄存器、地址寄存器、数据寄存器和状态寄存器，其中命令寄存器用于存放Nios II处理器通过Avalon总线接口模块向NAND Flash控制器发送的命令码，地址寄存器用于存放Nios II处理器发送的读写NAND Flash地址序列，数据寄存器放读写Flash的数据值，状态寄存器保存NAND Flash工作时反馈的状态信息，主要是Flash的R/B#信号，设备工作过程中如果ECC校验模块检测出数据出错，则利用ECC校验模块进行错误纠正，并校正后的正确数据存放到数据寄存器。
(3)ECC校验模块
ECC模块在NAND Flash控制器执行页编程操作或者页读取操作时对存储器中读出或者写入的数据进行实时校验检测。配合控制器状态机模块对可能出现的错误进行纠正，该模块在硬件中自动实现，没有为系统增加额外处理开销，可有效增加设备工作的稳定性能。
在页编程的时候，对每一页数据产生校验码并写入NAND Flash芯片中每一页后面的空闲区(Spare Area)，读取数据的时候，再次根据结果产生校验码，对比两次校验码判断是否出现数据错误，若检测到错误则启动ECC模块完成错误的纠正。
(4)NAND Flash接口模块
NAND Flash接口模块是NAND Flash控制器通过Avalon总线接口对NAND Flash芯片进行操作的接口。闪存芯片通过复用16位地址数据总线来完成命令、数据和状态的传输，并根据NAND Flash控制器输出的读取和写入操作的状态信号执行对芯片总线的控制。
(5)控制器状态机模块
控制器固件对NAND Flash芯片的各种操作是由状态机来完成的，状态机包含了NAND Flash控制器运行的各种状态，每一个命令码操作是由NAND Flash控制器的各种状态有序组合而成(如图6～图11所示)，共同完成对NAND Flash存储芯片的一次操作。
本发明的NAND Flash控制器被设计成一个基于Avalon总线的从设备模块。NiosII处理器通过Avalon总线对NAND Flash控制器接口进行读取和写入两种基本操作，NANDFlash控制器的硬件模块对存储芯片进行页编程、页读取、块擦除、读状态、读取ID以及设备复位操作。为了在不改变系统接口以及操作模式的情况下实现Nios II处理器对控制器的直接寻址访问，本发明采用与NAND Flash类似的写控制字的方式。利用16个寄存器组，采用存储器映射的方式进行编址，地址偏移从0x1FF0到0x1FFF为寄存器区，0x0000～0x0210为数据缓存区。寄存器地址分配及名称和功能描述如表3所示。
表3寄存器地址及功能表
NAND Flash控制器的功能控制与实现是由控制器状态机模块控制完成，系统没有操作时，控制器处于IDLE状态，命令代码被写入命令寄存器，确定下一步要执行的命令，然后NAND Flash控制器转移到某个相应的子状态序列完成对存储器的指定操作。控制器与和Avalon总线的接口如图4和表1所示。
在控制器状态机中，程序将执行不同功能，包括页编程操作、页读取操作、块擦除操作、读状态操作、读取ID操作以及设备复位操作。所需执行的步骤进行详细设计，每个独立的过程由一个子状态机来实现，通过系统的时钟来控制所有的状态转换，每个子状态操作完成需要的步骤和时钟个数可能不尽相同，程序中通过维护一个专用状态寄存器进行协调，从而确保满足NAND Flash器件的时间控制要求，状态机控制模块通过实现写命令、写地址、写数据、读数据、读状态等操作来实现状态控制。NAND Flash控制器系统的总状态图如图5所示。
对NAND Flash进行页编程操作需要使用页编程命令，该命令有两个命令周期，五个地址周期以及数据周期，命令状态机如图6所示。
NAND Flash控制器对NAND Flash读操作时需发送页读取命令才能进行读取操作。页读取操作和页编程操作类似，有两个命令周期和五个地址周期，只是顺序有所不同。页读取状态机的设计如图7所示。
当NAND Flash控制器核准备进行块擦除时，首先向命令寄存器0x1FF9写入0x60，然后往地址寄存器0x1FF2、0x1FF3和0x1FF4一次输入被擦除块的地址，接下来往0x1FF9中写入0xD0，然后读设备状态判断操作是否完成。块擦除操作的状态机如图8所示。
读状态操作命令发送周期，没有地址和数据发送周期，在读状态操作完成后，读到的状态值被保存在控制器的存储器状态寄存器中，通过总线读该寄存器可得到存储器的状态值。NAND Flash控制器准执行读状态操作时，往命令寄存器地址0x1FF9写入0x70后，即可读取系统的状态值。设计NAND Flash控制器状态机如图9所示。
NAND Flash控制器准备开始执行读ID操作时，先向命令寄存器0x1FF9写入0x90时，读取的ID信息存放在ID信息寄存器0x1FF5～0x1FF8中。读ID信息的操作的状态转换如图10所示。
当器件处于任意读模式、写入或擦除模式的忙状态时，发送复位命令可以使器件中止当前的操作，正在被修改的存储器宏单元的内容不再有效，命令寄存器被清零并等待下一条命令的到来。当NAND Flash控制器开始进行复位操作时，首先往地址0x1FF9写入命令字0xFF，之后设备自动开始复位，然后可以通过读状态来判断复位是否成功。复位操作只有一个命令发送周期，复位操作状态转换如图11所示。
ECC校验模块一端直接与NAND Flash控制器接口相连接，另一端作为固态盘的输出端口，通过FPGA芯片分配的管脚直接与NAND Flash存储介质相连接。本模块主要由三个部分组成：ECC主控模块、ECC校验码生成模块、ECC错误定位模块。其中，ECC校验码生成模块在设备写入或者读出数据时通过ECC主控模块控制生成ECC校验码；ECC错误定位模块对写数据和读数据时生成的ECC校验码进行比较，确定是否有错误发生，如有的话同时对错误进行定位，并在主控模块逻辑的控制下，将错误地址发送给主控模块；ECC主控模块则主要对主控模块和错误定位模块进行控制，配合控制器状态机模块完成对存储器的最终存取控制。
ECC校验码生成模块使用96位的运算寄存器来暂存运算过程中生成的数据，分成4组每组3字节的寄存器，这些寄存器中保存着奇偶校验结果的值，当数据写入时寄存器值就要更新一次。ECC校验码生成模块的管脚分配及说明分别如图6和表5所示。
表5 ECC校验码生成模块管脚说明
名称 类型 功能
CLK 输入 系统时钟
EN 输入 使能
RSTN 输入 复位
REGnum[1:0] 输入 切换寄存器，输出的ECC校验码
COUNT[8:0] 输入 对每一次计算所需的512字节计数
DATA[7:0] 输入 原始数据输入
ECCout[23:0] 输出 最后生成的3字节ECC校验码，并行输出
ECCWRITE[7:0] 输出 按字节输出ECC校验码
ECC错误定位模块如图7所示，表6为信号的功能说明。当设备从闪存中读取数据时，根据读出数据生成一个新的ECC码。从一页中读取数据完成后，接着从ECC校验模块读取写数据时存入的校验码，本模块通过进行异或运算对比两个校验码，确定是否有错误发生，并对其进行定位，然后把结果写入相应的状态寄存器中。
表6 ECC错误定位模块引脚说明
ECC主控模块根据设备状态信息输出状态信号，同时对ECC校验模块的工作时序进行控制。根据控制器对NAND Flash存储芯片的操作分为读状态、写状态和校验状态。
(1)读状态
当NAND Flash控制器对存储器执行页读取操作时，ECC校验模块被触发进入读状态，R/B#信号为NAND Flash存储器的状态指示信号。此时，若通过异或运算生成新的ECC校验码与之前生成的ECC校验码不同，则产生错误信号，反之则表示没有错误发生，ECC校验模块不进行任何操作而进入空闲状态。读状态转换如图8所示。
(2)写状态
NAND Flash控制器启动写操作向存储器中写入数据时，触发ECC校验模块进入写状态。此时，ECC校验模块分别将数据和ECC校验码写入NAND Flash控制器，如果传输的数据还没有写完而主机发来了0x10H命令，则先往剩余空间写入0xFF，然后再写入ECC码。写状态转换如图9所示。
(3)校验状态
当向命令寄存器写入启动命令时进入该状态，将每页据产生的错误信息包括错误的位置及种类值发送给NAND Flash控制器，其状态图见图10。
本发明在EDA软件环境下对设计实现的NAND Flash控制器的功能正确性进行了仿真验证，NAND Flash控制器的测试流程如图17所示。
仿真验证通过对NAND Flash芯片的一系列交互操作，如读ID、擦除、读设备、页编程、页读取、ECC校验、I/O读等，且每次操作完成后都要读设备状态并判断操作是否成功完成，只有操作正常完成才继续进行下一步的操作，否则退出测试过程。
各个功能仿真测试的波形图如图18-图25所示。
图18中，读ID操作命令发出后，读出的四个字节信息即是设备ID信息。图19中，输入擦除命令和要擦除的块地址之后，输入第二个擦除命令，此后R/B#信号为低表明设备处于执行擦除任务的忙状态。
等待设备R/B#信号变高后发出读状态命令，得到结果为E0h表明擦除命令正常执行完成，波形如图20所示。图21表示输入页编程命令操作波形图，页编程操作的写数据波形图则如图22所示。页读取操作波形图则如图23所示，先写入页读取命令与要页读取的地址，然后输出第二个命令30H，R/B#信号变低，设备进入忙状态，说明数据正在被读出到内部寄存器中。
ECC校验码数据从I/O读出的波形图如图24所示。图25为数据从I/O读出波形图。

Claims (3)

1.一种具有检错纠错机制的NAND Flash控制器，包括Avalon总线接口、寄存器组、ECC校验、控制器状态机和NAND Flash接口，其特征在于：所述的Avalon总线接口模块接收来自Nios II处理器发送的命令以及数据信息，同时把NAND Flash工作时反馈的状态信息返回该Nios II处理器；所述的控制器状态机中，页编程操作、页读取操作、块擦除操作、读状态操作、读取ID操作以及设备复位操作分别由不同的子状态机实现，通过时钟来控制所有的状态转换；所述的寄存器组包括命令寄存器、地址寄存器、数据寄存器和状态寄存器，其中命令寄存器用于存放Nios II处理器通过Avalon总线接口模块向NAND Flash控制器发送的命令码，地址寄存器用于存放Nios II处理器发送的读写NAND Flash地址序列，数据寄存器放读写NAND Flash的数据值，状态寄存器保存NAND Flash工作时反馈的状态信息；所述的ECC校验模块在执行页编程操作或者页读取操作时对数据寄存器中读出或者写入的数据进行实时校验检测，如果检测到数据出错，则配合控制器状态机模块对错误进行纠正，并将校正后的正确数据存放到数据寄存器；所述的ECC校验模块和控制器状态机均通过NANDFlash接口模块对NAND Flash芯片进行操作。
2.根据权利要求1所述的具有检错纠错机制的NAND Flash控制器，其特征在于：所述的ECC校验模块在页编程的时候，对每一页数据产生校验码并写入NAND Flash芯片中每一页后面的空闲区，读取数据的时候，再次根据结果产生校验码，对比两次校验码判断是否出现数据错误。
3.根据权利要求1所述的具有检错纠错机制的NAND Flash控制器，其特征在于：所述的ECC校验模块包括ECC主控模块、ECC校验码生成模块和ECC错误定位模块；其中，ECC校验码生成模块在设备写入或者读出数据时在ECC主控模块控制下生成ECC校验码；ECC错误定位模块对写数据和读数据时生成的ECC校验码进行比较，确定是否有错误发生，如有的话同时对错误进行定位，并在ECC主控模块逻辑的控制下，将错误地址发送给ECC主控模块；ECC主控模块配合控制器状态机模块完成对数据寄存器的存取控制。
CN201810592209.XA 2018-06-11 2018-06-11 一种具有检错纠错机制的NAND Flash控制器 Pending CN109036493A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810592209.XA CN109036493A (zh) 2018-06-11 2018-06-11 一种具有检错纠错机制的NAND Flash控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810592209.XA CN109036493A (zh) 2018-06-11 2018-06-11 一种具有检错纠错机制的NAND Flash控制器

Publications (1)

Publication Number Publication Date
CN109036493A true CN109036493A (zh) 2018-12-18

Family

ID=64612399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810592209.XA Pending CN109036493A (zh) 2018-06-11 2018-06-11 一种具有检错纠错机制的NAND Flash控制器

Country Status (1)

Country Link
CN (1) CN109036493A (zh)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109683822A (zh) * 2018-12-19 2019-04-26 深圳忆联信息系统有限公司 一种ssd soc芯片内容地址搜索控制器的方法及其系统
CN110069216A (zh) * 2019-04-09 2019-07-30 大唐微电子技术有限公司 存储器的管理方法和装置
CN110310693A (zh) * 2018-12-26 2019-10-08 贵阳忆芯科技有限公司 具有缓存的In-Line ECC模块
CN110597458A (zh) * 2019-08-07 2019-12-20 芜湖宏景电子股份有限公司 一种nand flash的坏块处理方法
CN110688248A (zh) * 2019-11-29 2020-01-14 江苏华存电子科技有限公司 一种可变动码率与更正能力内存控制方法
CN110727543A (zh) * 2019-09-19 2020-01-24 中国船舶重工集团公司第七0七研究所 一种商用非对称密码算法硬件模块
CN111061591A (zh) * 2019-11-15 2020-04-24 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 基于存储器完整性检查控制器实现数据完整性检查的系统和方法
CN111124742A (zh) * 2019-12-18 2020-05-08 上海东软载波微电子有限公司 Flash数据校验方法及Flash控制器、存储介质、设备
CN111143259A (zh) * 2019-12-31 2020-05-12 大唐半导体科技有限公司 一种多线SPI flash控制器
CN111309514A (zh) * 2020-02-21 2020-06-19 吉林大学 一种gpgpu寄存器的纠错码生成方法
CN111949433A (zh) * 2019-05-15 2020-11-17 北京兆易创新科技股份有限公司 非易失性存储器工作参数的处理方法、控制装置及存储器
WO2022151721A1 (zh) * 2021-01-14 2022-07-21 长鑫存储技术有限公司 纠错系统
US11599417B2 (en) 2021-01-14 2023-03-07 Changxin Memory Technologies, Inc. Error correction system
CN116206648A (zh) * 2022-01-27 2023-06-02 北京超弦存储器研究院 动态存储器及其读写方法、存储装置
US11791009B2 (en) 2021-01-14 2023-10-17 Changxin Memory Technologies, Inc. Error correction system
US11886292B2 (en) 2021-01-14 2024-01-30 Changxin Memory Technologies, Inc. Memory system
US11935616B2 (en) 2021-01-14 2024-03-19 Changxin Memory Technologies, Inc. Comparison system
CN117789798A (zh) * 2023-12-28 2024-03-29 湖南进芯电子科技有限公司 一种Flash状态转换时间可调的方法
US11990201B2 (en) 2021-01-14 2024-05-21 Changxin Memory Technologies, Inc. Storage system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521041A (zh) * 2009-04-01 2009-09-02 北京泰科源科技有限责任公司 一种基于与非门结构内存的控制电路系统
US20090319840A1 (en) * 2008-06-24 2009-12-24 Tokumasa Hara Semiconductor memory device and test method thereof
CN102541678A (zh) * 2011-12-30 2012-07-04 中国人民解放军国防科学技术大学 多通道与非型快闪并行存储控制器
CN105138470A (zh) * 2015-08-31 2015-12-09 浪潮集团有限公司 一种多通道nand flash控制器
CN105281786A (zh) * 2015-11-02 2016-01-27 浪潮集团有限公司 一种应用于嵌入式系统的bch编码装置及其控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090319840A1 (en) * 2008-06-24 2009-12-24 Tokumasa Hara Semiconductor memory device and test method thereof
CN101521041A (zh) * 2009-04-01 2009-09-02 北京泰科源科技有限责任公司 一种基于与非门结构内存的控制电路系统
CN102541678A (zh) * 2011-12-30 2012-07-04 中国人民解放军国防科学技术大学 多通道与非型快闪并行存储控制器
CN105138470A (zh) * 2015-08-31 2015-12-09 浪潮集团有限公司 一种多通道nand flash控制器
CN105281786A (zh) * 2015-11-02 2016-01-27 浪潮集团有限公司 一种应用于嵌入式系统的bch编码装置及其控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
冉计全，郭林，张三刚，马捷中，翟正军，郭阳明: "NAND Flash 控制器硬件设计与仿真验证", 《西北工业大学学报》 *

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109683822A (zh) * 2018-12-19 2019-04-26 深圳忆联信息系统有限公司 一种ssd soc芯片内容地址搜索控制器的方法及其系统
CN109683822B (zh) * 2018-12-19 2022-03-29 深圳忆联信息系统有限公司 一种ssd soc芯片内容地址搜索控制器的方法及其系统
CN110310693A (zh) * 2018-12-26 2019-10-08 贵阳忆芯科技有限公司 具有缓存的In-Line ECC模块
CN110310693B (zh) * 2018-12-26 2021-01-08 上海忆芯实业有限公司 具有缓存的In-Line ECC模块
CN110069216A (zh) * 2019-04-09 2019-07-30 大唐微电子技术有限公司 存储器的管理方法和装置
CN110069216B (zh) * 2019-04-09 2022-07-12 大唐微电子技术有限公司 存储器的管理方法和装置
CN111949433A (zh) * 2019-05-15 2020-11-17 北京兆易创新科技股份有限公司 非易失性存储器工作参数的处理方法、控制装置及存储器
CN110597458A (zh) * 2019-08-07 2019-12-20 芜湖宏景电子股份有限公司 一种nand flash的坏块处理方法
CN110727543A (zh) * 2019-09-19 2020-01-24 中国船舶重工集团公司第七0七研究所 一种商用非对称密码算法硬件模块
CN111061591A (zh) * 2019-11-15 2020-04-24 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 基于存储器完整性检查控制器实现数据完整性检查的系统和方法
CN111061591B (zh) * 2019-11-15 2023-06-23 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 基于存储器完整性检查控制器实现数据完整性检查的系统和方法
CN110688248A (zh) * 2019-11-29 2020-01-14 江苏华存电子科技有限公司 一种可变动码率与更正能力内存控制方法
CN110688248B (zh) * 2019-11-29 2022-09-16 江苏华存电子科技有限公司 一种可变动码率与更正能力内存控制方法
CN111124742A (zh) * 2019-12-18 2020-05-08 上海东软载波微电子有限公司 Flash数据校验方法及Flash控制器、存储介质、设备
CN111124742B (zh) * 2019-12-18 2023-07-18 上海东软载波微电子有限公司 Flash数据校验方法及Flash控制器、存储介质、设备
CN111143259A (zh) * 2019-12-31 2020-05-12 大唐半导体科技有限公司 一种多线SPI flash控制器
CN111309514A (zh) * 2020-02-21 2020-06-19 吉林大学 一种gpgpu寄存器的纠错码生成方法
WO2022151721A1 (zh) * 2021-01-14 2022-07-21 长鑫存储技术有限公司 纠错系统
US11599417B2 (en) 2021-01-14 2023-03-07 Changxin Memory Technologies, Inc. Error correction system
US11791009B2 (en) 2021-01-14 2023-10-17 Changxin Memory Technologies, Inc. Error correction system
US11886292B2 (en) 2021-01-14 2024-01-30 Changxin Memory Technologies, Inc. Memory system
US11935616B2 (en) 2021-01-14 2024-03-19 Changxin Memory Technologies, Inc. Comparison system
US11990201B2 (en) 2021-01-14 2024-05-21 Changxin Memory Technologies, Inc. Storage system
CN116206648A (zh) * 2022-01-27 2023-06-02 北京超弦存储器研究院 动态存储器及其读写方法、存储装置
CN116206648B (zh) * 2022-01-27 2024-02-20 北京超弦存储器研究院 动态存储器及其读写方法、存储装置
CN117789798A (zh) * 2023-12-28 2024-03-29 湖南进芯电子科技有限公司 一种Flash状态转换时间可调的方法
CN117789798B (zh) * 2023-12-28 2024-05-28 湖南进芯电子科技有限公司 一种Flash状态转换时间可调的方法

Similar Documents

Publication Publication Date Title
CN109036493A (zh) 一种具有检错纠错机制的NAND Flash控制器
CN109918303B (zh) 一种芯片、芯片调试方法及装置、设备、介质
CN102096611B (zh) 用于存储器装置中的差错管理的方法和系统
CN102193885B (zh) 支持虚拟信道的非挥发性存储器控制器
CN103116551B (zh) 应用于CLB总线的NorFLASH存储接口模块
CN103235760B (zh) 基于CLB总线的高利用率NorFLASH存储接口芯片
CN103744009A (zh) 一种串行传输芯片测试方法、系统及集成芯片
CN102623069B (zh) 随机激励闪存模型验证方法
CN103282887A (zh) 用于进行后台操作的控制器和方法
CN103366794A (zh) 用于减少接脚数内存总线接口的装置及方法
CN107480081A (zh) 具有可中断指令序列的存储器及其操作方法
CN109254883B (zh) 一种片上存储器的调试装置及方法
CN105843549A (zh) 用于执行错误侦测协议的存储器装置及方法
CN101206614B (zh) 仿真特殊功能寄存器的仿真器
CN107797821A (zh) 重试读取方法以及使用该方法的装置
CN104658612A (zh) 存取快闪存储器中储存单元的方法以及使用该方法的装置
CN102522123A (zh) 利用数据产生器模块来提高存储设备读写测试效率的方法
CN106773954A (zh) 一种微控制器芯片中的工作模式控制方法
CN103744744B (zh) 数据储存装置以及易失性存储器的数据校验方法
CN103793263B (zh) 一种基于PowerPC处理器的DMA事务级建模方法
CN107229880A (zh) 一种带用户安全调试功能的微处理器芯片
CN102609224B (zh) 一种独立冗余磁盘阵列系统及其初始化方法
CN104035898B (zh) 一种基于vliw类型处理器的访存系统
JPH02234242A (ja) 部分書込み制御装置
CN103593252A (zh) 具有动态错误侦测及更正的存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181218

WD01 Invention patent application deemed withdrawn after publication