CN107678879A - 一种用于总线及存储单元数据块实时校验的装置与方法 - Google Patents
一种用于总线及存储单元数据块实时校验的装置与方法 Download PDFInfo
- Publication number
- CN107678879A CN107678879A CN201610616647.6A CN201610616647A CN107678879A CN 107678879 A CN107678879 A CN 107678879A CN 201610616647 A CN201610616647 A CN 201610616647A CN 107678879 A CN107678879 A CN 107678879A
- Authority
- CN
- China
- Prior art keywords
- check code
- redundancy check
- address
- bus
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明公开了一种用于总线及存储单元数据块实时校验的装置与方法。该装置由总线控制单元、寄存器配置单元、冗余校验码计算单元和比较输出单元组成，主要完成敏感数据读过程或是关键指令执行过程中的总线数据块校验的功能，防御安全芯片在读写和取指过程中的物理攻击。在数据写入存储器时，某数据块经过总线时，该发明会计算该数据块的冗余校验码，并自动写入指定位置。在读该数据块时，该发明会运算该数据块的校验码，并在数据块读结束后，与指定位置预存的校验码进行比较，比较不一致则报警，具有冗余数据校验安全、高效的特点。
Description
技术领域
本发明涉及安全芯片设计技术领域，尤其是安全芯片设计的防御物理攻击技术。
背景技术
该方案的设计初衷是在安全芯片设计中防御物理攻击（主要是指故障注入）。主要包括以下几种情况：数据在写入存储器的过程中被篡改，存储器冗余仅能解决数据被储存后的安全，但对写过程不能保护。数据在读过程，或是存储过程中被篡改；指令在取指过程中受到攻击，被跳转至其它非法程序。
如图1所示，为现有的防御安全芯片存储器物理攻击示意图。目前主流的防御措施是存储器冗余。在数据被写入存储器时，计算该数据的冗余校验码，并写入存储器。在读出数据时，再次计算读出数据的冗余校验码，与数据冗余校验码进行比较，如果一致，则认为该数据可信，否则认为数据被攻击。此种防御措施仅可防御途中（E）、（F）两种存储器本身被攻击的情况。而对于（B）、（C）、（D）、（H）、（G）几个点的攻击时不能防御的。原因是（B）、（C）、（D）受到攻击时，系统写数据时用于计算正确冗余校验码的数据已经被破坏，因此系统写入了错误数据计算的冗余校验码，读出时校验冗余校验码一定是一致的。但是系统未知。同理，（H）、（G）点受到攻击时，存储器冗余已经校验完毕，也无法发现系统受到攻击，也就是说，存储器冗余仅能保护数据被写入存储器后的数据安全，而对于存储器读写过程中的数据安全不能保护。
发明内容
针对上述现有技术中存在的不足，本发明的目的是提供一种用于总线及存储单元数据块实时校验的装置与方法，针对存储器的写过程，存储器中的数据以及存储器的读过程均进行了保护，具有冗余数据校验安全、高效的特点。
为了达到上述技术目的，本发明所采用的技术方案是：
一种用于总线及存储单元数据块实时校验装置，该装置由总线控制单元、寄存器配置单元、冗余校验码计算单元和比较输出单元组成，其中，
寄存器配置单元通过总线配置数据块的地址范围，配置冗余校验码存放的地址，并使该装置能；
冗余校验码计算单元利用总线上出现的所述地址范围内的数据来计算冗余校验码；
当所述地址范围内所有数据被读/写完毕时，总线控制单元占用总线，并读出所指定的冗余校验码存放地址的数据，或将冗余校验码写入所指定的冗余校验码存放地址；
比较输出单元将冗余校验码计算单元的计算结果与总线控制单元读取到的冗余校验码相比较,并将比较结果作为报警信号输出，如果比较结果一致，报警信号为0；如果比较结果不一致，则报警信号为1。
一种使用权利要求1所述的用于总线及存储单元数据块实时校验装置的方法，包括写过程和读/取指过程两个步骤，所述写过程的步骤为：
步骤1：（1）中央处理器配置寄存器单元的装置使能为写使能；
（2）中央处理器配置寄存器单元的敏感数据首尾地址；
（3）中央处理器配置寄存器单元的冗余校验码存放地址；
步骤2：中央处理器执行写敏感数据的操作；
步骤3：冗余校验码计算单元判断写操作的地址是否属于定义的敏感数据地址范围（是否大于等于步骤1.(2)定义的首地址，并小于等于步骤1.(2)定义的尾地址）；
如果不属于该范围，则继续执行步骤2，如果属于该范围，则执行步骤4；
步骤4: 冗余校验码计算单元判断总线地址是否小于步骤1.(2)定义的尾地址；
如果小于，则执行步骤5；否则执行步骤6；
步骤5: 冗余校验码计算单元利用步骤2中的写数据计算冗余校验码；
步骤6：总线控制单元将步骤5计算的冗余校验码写入步骤1.(3)定义的指定位置。
所述读/取指过程的步骤为：
步骤1：（1）中央处理器配置寄存器单元的模块使能为写使能；
（2）中央处理器配置寄存器单元的敏感数据首尾地址；
（3）中央处理器配置寄存器单元的冗余校验码存放地址；
步骤2：中央处理器执行读敏感数据的操作；
步骤3：冗余校验码计算单元判断读操作的地址是否属于定义的敏感数据地址范围（是否大于等于步骤1.(2)定义的首地址，并小于等于步骤1.(2)定义的尾地址）；
如果不属于该范围，则继续执行步骤2，如果属于该范围，则执行步骤4；
步骤4: 冗余校验码计算单元判断总线地址是否小于步骤1.(2)定义的尾地址；
如果小于，则执行步骤5；否则执行步骤6；
步骤5: 冗余校验码计算单元利用步骤2中的读数据计算冗余校验码；
步骤6：总线控制单元读出步骤1.(3)定义的指定位置所存放的冗余校验码；
步骤7：比较输出单元将步骤5中计算的冗余校验码的值与步骤6中读到的冗余校验码的值进行比较；并将比较结果以报警信号的形式输出，一致则报警信号为0，否则为1。
本发明由于采用了上述用于总线及存储单元数据块实时校验装置及其方法，所获得的有益效果是：与其它冗余校验方式相比，该方案的优势在于：
1.该方案不仅能检查存储器存储数据是否正确，还可以检查数据在总线上传输时是否正确；
2.该方案仅在数据块读写结束时占用一个总线传输的周期，其余时间不占用总线资源，提高了芯片的工作效率；
3.该方案还可以检查软件程序是否被攻击篡改。
下面结合附图和具体实施方式对本发明做进一步说明。
附图说明
图1是现有的防御安全芯片物理攻击示意图。
图2是本发明的防御安全芯片物理攻击示意图。
图3是本发明的用于总线及存储单元数据块实时校验装置结构示意图。
图4是本发明具体实施例的用于总线及存储单元数据块实时校验方法之写过程流程图。
图5是本发明具体实施例的用于总线及存储单元数据块实时校验方法之读过程流程图。
具体实施方式
参看图2，为本发明的防御安全芯片物理攻击示意图。写过程中，如图2所示，当攻击发生在(A)点时，则用于计算冗余校验码的数据是错误的，所以计算出的冗余校验码也是错误的，该错误冗余校验码与正确的数据共同存入存储器。当读出数据时，利用正确数据进行冗余校验码的计算，计算结果与之前计算的错误冗余校验码进行比较，比较结果不一致会报警。写过程中，如图2所示，当攻击发生在（B）、(C)或（D）点时，则用于计算冗余校验码的数据是正确的，计算出的冗余校验码也是正确的，而写入存储器的数据是错误的，当读出数据时，错误数据进行冗余校验码的计算，计算结果与之前计算的正确冗余校验码进行比较，比较结果不一致会报警。在读过程中，如图2所示，当攻击发生在（E）、（F）、（H）、（G）点时，用于计算冗余校验码的数据是错误的，但读出的所储存的冗余校验码是正确的，两个冗余校验码进行比较，比较结果不一致会报警。
参看图3，为本发明的用于总线及存储单元数据块实时校验装置结构示意图。该装置由总线控制单元、寄存器配置单元、冗余校验码计算单元和比较输出单元组成，其中，寄存器配置单元通过总线配置数据块的地址范围，配置冗余校验码存放的地址，并使该装置能；冗余校验码计算单元利用总线上出现的所述地址范围内的数据来计算冗余校验码；当所述地址范围内所有数据被读/写完毕时，总线控制单元占用总线，并读出所指定的冗余校验码存放地址的数据，或将冗余校验码写入所指定的冗余校验码存放地址；比较输出单元将冗余校验码计算单元的计算结果与总线控制单元读取到的冗余校验码相比较,并将比较结果作为报警信号输出，如果比较结果一致，报警信号为0；如果比较结果不一致，则报警信号为1。
参看图4，为本发明具体实施例的用于总线及存储单元数据块实时校验方法之写过程流程图。中央处理器首先通过总线写SFR（Special Function Register）配置是否使能用于总线及存储单元数据块实时校验装置功能，是针对写数据进行操作还是读数据进行比较，所需保护的敏感数据块将要写入或读出的地址的首地址与尾地址，以及所计算的冗余校验码存储的地址，这些信息存放在寄存器中待用；当用于总线及存储单元数据块实时校验装置写使能时，会比较总线上传输的地址，当总线上传输的有效写地址在配置的敏感数据块的使该装置能的范围中配置中时，用于总线及存储单元数据块实时校验装置将总线上该地址对应的总线写数据输入冗余校验码计算单元用于计算冗余校验码；冗余校验码计算单元利用有效数据进行计算，通常采用CRC16或CRC32（可以为其它）的冗余校验码进行计算；当总线地址为配置的数据块的尾地址时，证明数据块的数据接收结束，冗余校验码计算单元会将计算结果输出给总线控制单元；总线控制单元这时将输出总线状态信号，表明此时用于总线及存储单元数据块实时校验装置占用总线，并按照总线写时序的要求输出总线写操作，将冗余校验码写入指定的冗余校验码存放地址。
具体的写过程步骤为：
步骤1：（1）中央处理器配置寄存器单元的装置使能为写使能；
（2）中央处理器配置寄存器单元的敏感数据首尾地址；
（3）中央处理器配置寄存器单元的冗余校验码存放地址；
步骤2：中央处理器执行写敏感数据的操作；
步骤3：冗余校验码计算单元判断写操作的地址是否属于定义的敏感数据地址范围（是否大于等于步骤1.(2)定义的首地址，并小于等于步骤1.(2)定义的尾地址）；
如果不属于该范围，则继续执行步骤2，如果属于该范围，则执行步骤4；
步骤4: 冗余校验码计算单元判断总线地址是否小于步骤1.(2)定义的尾地址；
如果小于，则执行步骤5；否则执行步骤6；
步骤5: 冗余校验码计算单元利用步骤2中的写数据计算冗余校验码；
步骤6：总线控制单元将步骤5计算的冗余校验码写入步骤1.(3)定义的指定位置。
参看图5，为本发明具体实施例的用于总线及存储单元数据块实时校验方法之读过程流程图。当用于总线及存储单元数据块实时校验装置读使能（代表中央处理器在读数据或者取指）时，会比较总线上传输的地址，当总线上传输的有效读地址在配置的敏感数据块的使该装置能范围中配置时，总线及存储单元数据块实时校验装置将总线上该地址对应的总线读数据输入冗余校验码计算单元用于计算冗余校验码，冗余校验码计算单元利用有效数据进行计算，通常采用CRC16或CRC32（可以为其它）的冗余校验码进行计算；当总线地址为配置的数据块的尾地址时，证明数据块的数据接收结束，冗余校验码计算单元会将计算结果输出给总线控制单元；总线控制单元这时将输出总线状态信号，表明此时总线及存储单元数据块实时校验装置占用总线，并按照总线写时序的要求输出总线读操作，将冗余校验码从中央处理器配置寄存器单元的冗余校验码存放地址中读出，并输送给比较输出单元；比较输出单元将冗余校验码计算单元计算所得的值与总线控制单元输送的冗余校验码进行比较，如果两个值一致，则输出的报警信号为0，否则为1。
具体的读/取指过程步骤为：
步骤1：（1）中央处理器配置寄存器单元的模块使能为写使能；
（2）中央处理器配置寄存器单元的敏感数据首尾地址；
（3）中央处理器配置寄存器单元的冗余校验码存放地址；
步骤2：中央处理器执行读敏感数据的操作；
步骤3：冗余校验码计算单元判断读操作的地址是否属于定义的敏感数据地址范围（是否大于等于步骤1.(2)定义的首地址，并小于等于步骤1.(2)定义的尾地址）；
如果不属于该范围，则继续执行步骤2，如果属于该范围，则执行步骤4；
步骤4: 冗余校验码计算单元判断总线地址是否小于步骤1.(2)定义的尾地址；
如果小于，则执行步骤5；否则执行步骤6；
步骤5: 冗余校验码计算单元利用步骤2中的读数据计算冗余校验码；
步骤6：总线控制单元读出步骤1.(3)定义的指定位置所存放的冗余校验码；
步骤7：比较输出单元将步骤5中计算的冗余校验码的值与步骤6中读到的冗余校验码的值进行比较；并将比较结果以报警信号的形式输出，一致则报警信号为0，否则为1。
以上已针对实施例来说明本发明，针对该发明思路的其他拓展，例如，不仅是CRC冗余校验码（算法），也可以示其它形式的冗余校验码（算法），以及总线控制单元的使用或者不使用等，故凡依本发明的概念与精神所为之均等变化或修饰，均应包括于本发明的权利要求书的范围内。
Claims (2)
1.一种用于总线及存储单元数据块实时校验装置，其特征在于，该装置由总线控制单元、寄存器配置单元、冗余校验码计算单元和比较输出单元组成，其中，
寄存器配置单元通过总线配置数据块的地址范围，配置冗余校验码存放的地址，并使该装置能；
冗余校验码计算单元利用总线上出现的所述地址范围内的数据来计算冗余校验码；
当所述地址范围内所有数据被读/写完毕时，总线控制单元占用总线，并读出所指定的冗余校验码存放地址的数据，或将冗余校验码写入所指定的冗余校验码存放地址；
比较输出单元将冗余校验码计算单元的计算结果与总线控制单元读取到的冗余校验码相比较，并将比较结果作为报警信号输出，如果比较结果一致，报警信号为0；如果比较结果不一致，则报警信号为1。
2.一种使用权利要求1所述的用于总线及存储单元数据块实时校验装置的方法，其特征在于，包括写过程和读/取指过程两个步骤，
所述写过程的步骤为：
步骤1：（1）中央处理器配置寄存器单元的装置使能为写使能；
（2）中央处理器配置寄存器单元的敏感数据首尾地址；
（3）中央处理器配置寄存器单元的冗余校验码存放地址；
步骤2：中央处理器执行写敏感数据的操作；
步骤3：冗余校验码计算单元判断写操作的地址是否属于定义的敏感数据地址范围（是否大于等于步骤1.(2)定义的首地址，并小于等于步骤1.(2)定义的尾地址）；
如果不属于该范围，则继续执行步骤2，如果属于该范围，则执行步骤4；
步骤4: 冗余校验码计算单元判断总线地址是否小于步骤1.(2)定义的尾地址；
如果小于，则执行步骤5；否则执行步骤6；
步骤5: 冗余校验码计算单元利用步骤2中的写数据计算冗余校验码；
步骤6：总线控制单元将步骤5计算的冗余校验码写入步骤1.(3)定义的指定位置；
所述读/取指过程的步骤为：
步骤1：（1）中央处理器配置寄存器单元的模块使能为写使能；
（2）中央处理器配置寄存器单元的敏感数据首尾地址；
（3）中央处理器配置寄存器单元的冗余校验码存放地址；
步骤2：中央处理器执行读敏感数据的操作；
步骤3：冗余校验码计算单元判断读操作的地址是否属于定义的敏感数据地址范围（是否大于等于步骤1.(2)定义的首地址，并小于等于步骤1.(2)定义的尾地址）；
如果不属于该范围，则继续执行步骤2，如果属于该范围，则执行步骤4；
步骤4: 冗余校验码计算单元判断总线地址是否小于步骤1.(2)定义的尾地址；
如果小于，则执行步骤5；否则执行步骤6；
步骤5: 冗余校验码计算单元利用步骤2中的读数据计算冗余校验码；
步骤6：总线控制单元读出步骤1.(3)定义的指定位置所存放的冗余校验码；
步骤7：比较输出单元将步骤5中计算的冗余校验码的值与步骤6中读到的冗余校验码的值进行比较；并将比较结果以报警信号的形式输出，一致则报警信号为0，否则为1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610616647.6A CN107678879A (zh) | 2016-08-01 | 2016-08-01 | 一种用于总线及存储单元数据块实时校验的装置与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610616647.6A CN107678879A (zh) | 2016-08-01 | 2016-08-01 | 一种用于总线及存储单元数据块实时校验的装置与方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107678879A true CN107678879A (zh) | 2018-02-09 |
Family
ID=61132970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610616647.6A Pending CN107678879A (zh) | 2016-08-01 | 2016-08-01 | 一种用于总线及存储单元数据块实时校验的装置与方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107678879A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111262765A (zh) * | 2020-01-15 | 2020-06-09 | 浙江中控研究院有限公司 | 一种基于冗余blvds总线的通信系统及方法 |
| WO2023077681A1 (zh) * | 2021-11-03 | 2023-05-11 | 长鑫存储技术有限公司 | 一种读取系统及方法 |
| CN117632571A (zh) * | 2022-08-10 | 2024-03-01 | 抖音视界有限公司 | 数据处理方法、装置及电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6105154A (en) * | 1998-05-29 | 2000-08-15 | Lucent Technologies, Inc. | Multi-bus multi-data transfer protocols controlled by a bus arbiter coupled to a CRC signature compactor |
| US20070234136A1 (en) * | 2006-03-31 | 2007-10-04 | Emc Corporation | Method and apparatus for detecting the presence of errors in data transmitted between components in a data storage system using an I2C protocol |
| CN101276314A (zh) * | 2007-03-30 | 2008-10-01 | 株式会社日立制作所 | 传送装置、传送系统及数据传送方法 |
| CN101938331A (zh) * | 2010-09-03 | 2011-01-05 | 北京全路通信信号研究设计院 | 数据通信方法、装置及系统 |
| CN105070321A (zh) * | 2015-08-18 | 2015-11-18 | 珠海市一微半导体有限公司 | 存储器件的快速测试电路及方法 |
-
2016
- 2016-08-01 CN CN201610616647.6A patent/CN107678879A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6105154A (en) * | 1998-05-29 | 2000-08-15 | Lucent Technologies, Inc. | Multi-bus multi-data transfer protocols controlled by a bus arbiter coupled to a CRC signature compactor |
| US20070234136A1 (en) * | 2006-03-31 | 2007-10-04 | Emc Corporation | Method and apparatus for detecting the presence of errors in data transmitted between components in a data storage system using an I2C protocol |
| CN101276314A (zh) * | 2007-03-30 | 2008-10-01 | 株式会社日立制作所 | 传送装置、传送系统及数据传送方法 |
| CN101938331A (zh) * | 2010-09-03 | 2011-01-05 | 北京全路通信信号研究设计院 | 数据通信方法、装置及系统 |
| CN105070321A (zh) * | 2015-08-18 | 2015-11-18 | 珠海市一微半导体有限公司 | 存储器件的快速测试电路及方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111262765A (zh) * | 2020-01-15 | 2020-06-09 | 浙江中控研究院有限公司 | 一种基于冗余blvds总线的通信系统及方法 |
| WO2023077681A1 (zh) * | 2021-11-03 | 2023-05-11 | 长鑫存储技术有限公司 | 一种读取系统及方法 |
| CN117632571A (zh) * | 2022-08-10 | 2024-03-01 | 抖音视界有限公司 | 数据处理方法、装置及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103580872B (zh) | 一种用于密钥生成与管理的系统及方法 | |
| CN103140841B (zh) | 保护存储器的部分的方法和装置 | |
| DE102006001872B4 (de) | Vorrichtung und Verfahren zum Überprüfen einer Fehlererkennungsfunktionalität einer Datenverarbeitungseinrichtung auf Angriffe | |
| CN107430540A (zh) | 用于硬件验证的运行时间ecc错误注入方案 | |
| CN102567245B (zh) | 用于soc芯片系统的存储控制器及其实现方法 | |
| CN104579313B (zh) | 一种基于配置帧的在轨sram型fpga故障检测与修复方法 | |
| CN107678879A (zh) | 一种用于总线及存储单元数据块实时校验的装置与方法 | |
| CN106383790A (zh) | 一种总线管理单元及高安全系统级芯片 | |
| CN103034801B (zh) | 基于模式的安全微控制器 | |
| CN107534592A (zh) | 用于保护数据总线收发器的配置数据的方法、数据总线收发器和数据总线系统 | |
| CN106205728A (zh) | 奇偶校验电路及包括该奇偶校验电路的存储器装置 | |
| CN107609427A (zh) | 一种eeprom数据的存储方法及系统 | |
| US10523418B2 (en) | Providing access to a hardware resource based on a canary value | |
| CN101169755A (zh) | 无测试管脚接触式cpu卡测试方法 | |
| CN107229880A (zh) | 一种带用户安全调试功能的微处理器芯片 | |
| CN106815153A (zh) | 一种安全存储方法、装置和系统 | |
| CN104780123B (zh) | 一种网络包收发处理装置及其设计方法 | |
| CN107229958A (zh) | 一种智能ic卡数据检测方法及装置 | |
| CN108959980A (zh) | 安全芯片的公钥防护方法及公钥防护系统 | |
| CN103389923B (zh) | 随机存储器访问总线ecc校验装置 | |
| CN103078740A (zh) | Rfid智能卡数字基带验证系统 | |
| CN104731708A (zh) | 一种Shellcode的动态检测方法 | |
| CN106571914B (zh) | 一种基于otp器件的密钥管理装置 | |
| CN105512560B (zh) | 一种一次性可编程存储器芯片和及其的控制方法 | |
| CN106548098A (zh) | 用于检测故障攻击的方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| CB02 | Change of applicant information |
Address after: 100083 18 floor, West Tower, block D, Tongfang science and Technology Plaza, 1 Wang Zhuang Road, Wudaokou, Haidian District, Beijing. Applicant after: ZIGUANG TONGXIN MICROELECTRONICS CO.,LTD. Address before: 100083 18 floor, West Tower, block D, Tongfang science and Technology Plaza, 1 Wang Zhuang Road, Wudaokou, Haidian District, Beijing. Applicant before: BEIJING TONGFANG MICROELECTRONICS Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180209 |
|
| WD01 | Invention patent application deemed withdrawn after publication |