CN103389923B - 随机存储器访问总线ecc校验装置 - Google Patents
随机存储器访问总线ecc校验装置 Download PDFInfo
- Publication number
- CN103389923B CN103389923B CN201310316575.XA CN201310316575A CN103389923B CN 103389923 B CN103389923 B CN 103389923B CN 201310316575 A CN201310316575 A CN 201310316575A CN 103389923 B CN103389923 B CN 103389923B
- Authority
- CN
- China
- Prior art keywords
- bus
- ecc
- random access
- access memory
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供一种随机存储器访问总线ECC校验装置，包括主设备模块、随机存储器和位于主设备模块和随机存储器之间的总线连接器；随机存储器和总线连接器之间设有一总线ECC桥接模块，该总线ECC桥接模块包括至少2个选通控制寄存器、至少2个总线应答选通器、至少2个总线传输选通器和ECC桥接器；总线传输选通器的第一总线输入端和ECC桥接器的编码输入端均连接到总线连接器；总线应答选通器的第一应答输入端和ECC桥接器的解码输入端均连接到随机存储器端；ECC桥接器的编码输入端和总线连接器之间设有第一开关，随机存储器和ECC桥接器的解码输入端之间设有第二开关。本发明可根据不同的应用场合灵活选择各个随机存储器是否需要ECC校验或者随机存储器内是否需要ECC校验，方便系统的扩展应用且提高了整体的效率。
Description
技术领域
本发明涉及一种随机存储器系统，具体涉及一种随机存储器访问总线ECC校验装置。
背景技术
受电磁干扰或工艺缺陷的影响，随机存储设备或总线传输存在一定的单Bit状态翻转错误的几率。这在汽车电子等可靠性要求极高的系统中是不能允许的。所以在可靠性要求较高的嵌入式系统中一般会在总线级加入支持纠错和检错的ECC功能。挂载在总线上的Slave可以共享ECC逻辑，而且原IP基本可以在重用的基础上得到ECC保护。
在现有的技术中，挂载在总线上的需要ECC保护的Slave是通过外挂一个ECC模块实现的，系统设计人员要在设计初始阶段就分配好需要ECC保护的memory区域，并将该区域映射到相应的Slave端口，在外部通过ECC模块进行保护。该方法比较不灵活，而且一旦相应的memory空间被设定为受ECC保护的区域，即使在不同的应用场合不再需要对该区域进行ECC保护，仍然不能重用该区域，不仅灵活性差，而且可移植性也较低，不利于系统性能的提升。
发明内容
本发明目的是提供一种随机存储器访问总线ECC校验装置，该总线ECC校验装置可根据不同的应用场合灵活选择各个随机存储器是否需要ECC校验或者随机存储器内是否需要ECC校验，方便系统的扩展应用，提高了整体的效率，灵活实现可重用该区域，而且可移植性也好，有利于系统性能的提升。
为达到上述目的，本发明采用的技术方案是：一种随机存储器访问总线ECC校验装置，包括主设备模块、随机存储器和位于主设备模块和随机存储器之间的总线连接器；所述随机存储器和总线连接器之间设有一总线ECC桥接模块，该总线ECC桥接模块包括至少2个选通控制寄存器、至少2个总线应答选通器、至少2个总线传输选通器和ECC桥接器，该ECC桥接器包括与总线连接器连接的总线Master接口、与随机存储器连接的总线Slave接口、ECC校验码生成电路、ECC校验电路、ECC纠错电路和控制模块，所述控制模块包含一组状态机，响应主设备对随机存储器的访问请求，产生相应的控制信号，控制ECC校验码生成电路、ECC校验电路和ECC纠错电路，完成总线数据的ECC编码、解码和纠错，并实现不同状态之间的跳转；
所述总线传输选通器的第一总线输入端和ECC桥接器的Master编码输入端均连接到所述总线连接器，所述ECC桥接器的Slave编码输出端连接到所述总线传输选通器的第二总线输入端，所述总线传输选通器的第一总线输入端用于接收来自主设备模块的存储数据和控制信号，所述总线传输选通器的第二总线输入端用于接收来自ECC桥接器的具有ECC校验码的编码存储数据和编码控制信号，总线传输选通器的输出端和控制端分别连接到随机存储器和选通控制寄存器，所述总线传输选通器根据选通控制寄存器的配置从而将第一总线输入端、第二总线输入端中一端数据和控制信号传输给所述随机存储器；
所述总线应答选通器的第一应答输入端和ECC桥接器的Slave解码输入端均连接到所述随机存储器，所述ECC桥接器的Master解码输出端连接到所述总线应答选通器的第二应答输入端，所述总线应答选通器的第一应答输入端用于接收来自随机存储器的存储数据和应答信号，所述总线应答选通器的第二应答输入端用于接收来自ECC桥接器的解码存储数据和解码应答信号，总线应答选通器的输出端和控制端分别连接到总线连接器和选通控制寄存器，所述总线应答选通器根据选通控制寄存器的配置从而将第一应答输入端、第二应答输入端中一端数据和应答信号传输给所述供主设备模块读取的总线连接器；
所述ECC桥接器的Master编码输入端和总线连接器之间设有第一开关，所述随机存储器和ECC桥接器的Slave解码输入端之间设有第二开关，所述第一开关和第二开关的控制端连接到所述选通控制寄存器并根据选通控制寄存器的配置开启或关闭第一开关和第二开关；所述选通控制寄存器、总线应答选通器和总线传输选通器的数目相等。
上述技术方案中的进一步改进方案如下：
1.上述方案中，所述随机存储器内分为校验数据存储区和非校验数据存储区，所述校验数据存储区用于存储经所述ECC桥接器生成相应ECC码的存储数据，所述非校验数据存储区用于存储来自总线的存储数据。
2.上述方案中，所述随机存储器数目至少2个，其中部分随机存储器用于存储校验数据，其余随机存储器用于存储非校验数据。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
1.本发明随机存储器访问总线ECC校验装置，可根据不同的应用场合灵活选择各个随机存储器是否需要ECC校验或者随机存储器内是否需要ECC校验，方便系统的扩展应用，且灵活实现可重用该区域，可移植性也好，有利于系统性能的提升；其次，ECC桥接器的编码输入端和总线之间设有第一开关，所述随机存储器和ECC桥接器的解码输入端之间设有第二开关，所述第一开关和第二开关的控制端连接到所述选通控制寄存器并根据选通控制寄存器的配置开启或关闭第一开关和第二开关，有效避免了ECC桥接器在非校验状态下工作，大大提高了整体的效率，并有效较低了系统的功耗。
2.本发明随机存储器访问总线ECC校验装置，其ECC桥接器侦查经过第一开关后的总线访问信号，判断是否仍然存在对随机存储器的有效访问请求，若是，ECC桥接器内部的总线master接口发出操作命令数据给ECC控制模块，若否，ECC桥接器内部的总线master接口直接将操作命令数据旁路；其编/解码过程是通过基于数据总线的ECC桥接器来完成的，首先ECC桥接器判断主设备发出的操作命令数据的种类，若为写操作，进入总线写状态，写数据总线通过ECC校验码生成电路生成纠错编码，并和原数据合并后传递给指定的随机存储器。若操作命令数据为读操作，向随机存储器发出一个读请求，ECC桥接器中的ECC校验电路对读回数据进行校验，若无错误，则将读数据传递给供主设备读取的数据总线；若有错误，ECC桥接器中的ECC纠错电路进入纠错状态，若纠错失败，向主设备发出访问出错信号，若纠错成功，将纠错后的数据传递给供主设备读取的数据总线。
附图说明
附图1为现有随机存储器的总线系统示意图；
附图2为本发明随机存储器访问总线ECC校验装置示意图；
附图3为本发明ECC桥接器结构示意图；
附图4为本发明ECC桥接器内部状态机原理图。
以上附图中：1、主设备模块；2、随机存储器；3、总线连接器；4、总线ECC桥接模块；5、选通控制寄存器；6、总线应答选通器；7、总线传输选通器；8、ECC桥接器；9、第一开关；10、第二开关；11、总线Master接口；12、总线Slave接口；13、ECC校验码生成电路；14、ECC校验电路；15、ECC纠错电路；16、控制模块。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例：一种随机存储器访问总线ECC校验装置，包括主设备模块1、随机存储器2和位于主设备模块1和随机存储器2之间的总线连接器3；所述随机存储器2和总线连接器3之间设有一总线ECC桥接模块4，该总线ECC桥接模块4包括至少2个选通控制寄存器5、至少2个总线应答选通器6、至少2个总线传输选通器7和ECC桥接器8，该ECC桥接器8包括与总线连接器连接的总线Master接口11、与随机存储器连接的总线Slave接口12、ECC校验码生成电路13、ECC校验电路14、ECC纠错电路15和控制模块16，所述控制模块16包含一组状态机，响应主设备对随机存储器的访问请求，产生相应的控制信号，控制ECC校验码生成电路13、ECC校验电路14和ECC纠错电路15，完成总线数据的ECC编码、解码和纠错，并实现不同状态之间的跳转；
ECC桥接器侦查总线Master的访问信号，判断master是否对slave发出了有效的总线访问，若是，则启动内部状态机，总线Master接口发出操作命令数据给ECC控制模块，若否，内部状态机不发生变化；
ECC桥接器判断总线Master接口发出的操作命令为读时，向Slave发出一个读请求。如读回数据无ECC校验错，则将解码后读数据传递给Master。如发现校验错，进入纠错状态。如纠错失败，向Master发出访问出错信号。如纠错成功，将纠错后的数据传递给Master；当ECC桥接器判断总线Master接口发出的操作命令为写时，进入总线写状态，写数据总线通过ECC校验码生成逻辑生成校验位，并和原数据合并成写数据总线，传递给Slave；
所述总线传输选通器7的第一总线输入端和ECC桥接器8的Master编码输入端均连接到所述总线连接器3，所述ECC桥接器8的Slave编码输出端连接到所述总线传输选通器7的第二总线输入端，所述总线传输选通器7的第一总线输入端用于接收来自主设备模块1的存储数据和控制信号，所述总线传输选通器7的第二总线输入端用于接收来自ECC桥接器8的具有ECC校验码的编码存储数据和编码控制信号，总线传输选通器7的输出端和控制端分别连接到随机存储器2和选通控制寄存器5，所述总线传输选通器7根据选通控制寄存器5的配置从而将第一总线输入端、第二总线输入端中一端数据和控制信号传输给所述随机存储器2；
所述总线应答选通器6的第一应答输入端和ECC桥接器8的Slave解码输入端均连接到所述随机存储器2，所述ECC桥接器8的Master解码输出端连接到所述总线应答选通器6的第二应答输入端，所述总线应答选通器6的第一应答输入端用于接收来自随机存储器的存储数据和应答信号，所述总线应答选通器6的第二应答输入端用于接收来自ECC桥接器8的解码存储数据和解码应答信号，总线应答选通器6的输出端和控制端分别连接到总线连接器3和选通控制寄存器5，所述总线应答选通器6根据选通控制寄存器5的配置从而将第一应答输入端、第二应答输入端中一端数据和应答信号传输给所述供主设备模块1读取的总线连接器3；
所述ECC桥接器8的编码输入端和总线连接器3之间设有第一开关9，所述随机存储器2和ECC桥接器8的解码输入端之间设有第二开关10，所述第一开关9和第二开关10的控制端连接到所述选通控制寄存器5并根据选通控制寄存器5的配置开启或关闭第一开关9和第二开关10；上述第一开关的主要功能是将总线的正常访问gate-off，不使能内部的状态机，第二开关的功能是屏蔽掉slave的正常应答，使内部状态机保持IDLE状态。第一开关和第二开关的引入大大降低了系统的功耗。所述选通控制寄存器5、总线应答选通器6和总线传输选通器7的数目相等。
上述随机存储器2内分为校验数据存储区和非校验数据存储区，所述校验数据存储区用于存储经所述ECC桥接器8生成相应ECC码的存储数据，所述非校验数据存储区用于存储来自总线连接器3的存储数据。
上述随机存储器2数目至少2个，其中部分随机存储器2用于存储校验数据，其余随机存储器2用于存储非校验数据。
通过一组寄存器0～寄存器n来控制相应的n个slave即随机存储器2是否要进行ECC保护，当寄存器n为“0”时，默认不需要对slave_n进行ECC保护；当寄存器n设为“1”时，表示需要对slave_n进行ECC保护；从图中可以看到，总线连接器输出的总线传输信号一路直接输入到了总线传输选通器的一个输入端，总线连接器输出的总线传输信号经过ECC编码后得到了带有ECC编码的另一路总线传输信号输入到了总线传输选通器的另外一个输入端；同理，总线应答信号也是一样，连接总线应答选通器的一路输入直接来自于slave的输出端口，另一路是slave输出的应答信号经过ECC解码后的信号；总线传输选通器和总线应答选通器的选通端是由控制寄存器0～控制寄存器n来控制的，系统可以灵活控制各个slave是否需要ECC校验，方便系统的扩展应用。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (3)
1.一种随机存储器访问总线ECC校验装置，包括主设备模块（1）、随机存储器（2）和位于主设备模块（1）和随机存储器（2）之间的总线连接器（3）；其特征在于：所述随机存储器（2）和总线连接器（3）之间设有一总线ECC桥接模块（4），该总线ECC桥接模块（4）包括至少2个选通控制寄存器（5）、至少2个总线应答选通器（6）、至少2个总线传输选通器（7）和ECC桥接器（8），该ECC桥接器（8）包括与总线连接器连接的总线Master接口（11）、与随机存储器连接的总线Slave接口（12）、ECC校验码生成电路（13）、ECC校验电路（14）、ECC纠错电路（15）和控制模块（16），所述控制模块（16）包含一组状态机，响应主设备对随机存储器的访问请求，产生相应的控制信号，控制ECC校验码生成电路（13）、ECC校验电路（14）和ECC纠错电路（15），完成总线数据的ECC编码、解码和纠错，并实现不同状态之间的跳转；
所述总线传输选通器（7）的第一总线输入端和ECC桥接器（8）的Master编码输入端均连接到所述总线连接器（3），所述ECC桥接器（8）的Slave编码输出端连接到所述总线传输选通器（7）的第二总线输入端，所述总线传输选通器（7）的第一总线输入端用于接收来自主设备模块（1）的存储数据和控制信号，所述总线传输选通器（7）的第二总线输入端用于接收来自ECC桥接器（8）的具有ECC校验码的编码存储数据和编码控制信号，总线传输选通器（7）的输出端连接到随机存储器（2），总线传输选通器（7）的控制端连接到选通控制寄存器（5），所述总线传输选通器（7）根据选通控制寄存器（5）的配置从而将第一总线输入端、第二总线输入端中一端数据和控制信号传输给所述随机存储器（2）；
所述总线应答选通器（6）的第一应答输入端和ECC桥接器（8）的Slave解码输入端均连接到所述随机存储器（2），所述ECC桥接器（8）的Master解码输出端连接到所述总线应答选通器（6）的第二应答输入端，所述总线应答选通器（6）的第一应答输入端用于接收来自随机存储器的存储数据和应答信号，所述总线应答选通器（6）的第二应答输入端用于接收来自ECC桥接器（8）的解码存储数据和解码应答信号，总线应答选通器（6）的输出端连接到总线连接器（3），总线应答选通器（6）的控制端连接到选通控制寄存器（5），所述总线应答选通器（6）根据选通控制寄存器（5）的配置从而将第一应答输入端、第二应答输入端中一端数据和应答信号传输给一供主设备模块（1）读取的总线连接器（3）；
所述ECC桥接器（8）的Master编码输入端和总线连接器（3）之间设有第一开关（9），所述随机存储器（2）和ECC桥接器（8）的Slave解码输入端之间设有第二开关（10），所述第一开关（9）和第二开关（10）的控制端连接到所述选通控制寄存器（5）并根据选通控制寄存器（5）的配置开启或关闭第一开关（9）和第二开关（10）；所述选通控制寄存器（5）、总线应答选通器（6）和总线传输选通器（7）的数目相等。
2.根据权利要求1所述的随机存储器访问总线ECC校验装置，其特征在于：所述随机存储器（2）内分为校验数据存储区和非校验数据存储区，所述校验数据存储区用于存储经所述ECC桥接器（8）生成相应ECC码的存储数据，所述非校验数据存储区用于存储来自总线连接器（3）的存储数据。
3.根据权利要求1所述的随机存储器访问总线ECC校验装置，其特征在于：所述随机存储器（2）数目至少2个，其中部分随机存储器（2）用于存储校验数据，其余随机存储器（2）用于存储非校验数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310316575.XA CN103389923B (zh) | 2013-07-25 | 2013-07-25 | 随机存储器访问总线ecc校验装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310316575.XA CN103389923B (zh) | 2013-07-25 | 2013-07-25 | 随机存储器访问总线ecc校验装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103389923A CN103389923A (zh) | 2013-11-13 |
| CN103389923B true CN103389923B (zh) | 2016-03-02 |
Family
ID=49534202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310316575.XA Active CN103389923B (zh) | 2013-07-25 | 2013-07-25 | 随机存储器访问总线ecc校验装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103389923B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170046212A1 (en) * | 2015-08-13 | 2017-02-16 | Qualcomm Incorporated | Reducing system downtime during memory subsystem maintenance in a computer processing system |
| CN111143109B (zh) * | 2019-12-16 | 2021-08-13 | 浙江大学 | 一种ecc内存管理器、方法及电子设备 |
| CN113495862A (zh) * | 2021-06-29 | 2021-10-12 | 山东华芯半导体有限公司 | 一种具有ecc功能的总线桥装置 |
| CN114490172B (zh) * | 2022-04-02 | 2022-07-12 | 武汉杰开科技有限公司 | 数据存储系统及方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1864232A (zh) * | 2003-06-12 | 2006-11-15 | 因芬尼昂技术股份公司 | 磁阻随机存取存储器中的错误检测和修正方法及装置 |
| CN102831028A (zh) * | 2012-09-07 | 2012-12-19 | 苏州国芯科技有限公司 | 基于数据总线的ecc纠错方法及系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6041430A (en) * | 1997-11-03 | 2000-03-21 | Sun Microsystems, Inc. | Error detection and correction code for data and check code fields |
| US7490217B2 (en) * | 2006-08-15 | 2009-02-10 | International Business Machines Corporation | Design structure for selecting memory busses according to physical memory organization information stored in virtual address translation tables |
-
2013
- 2013-07-25 CN CN201310316575.XA patent/CN103389923B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1864232A (zh) * | 2003-06-12 | 2006-11-15 | 因芬尼昂技术股份公司 | 磁阻随机存取存储器中的错误检测和修正方法及装置 |
| CN102831028A (zh) * | 2012-09-07 | 2012-12-19 | 苏州国芯科技有限公司 | 基于数据总线的ecc纠错方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103389923A (zh) | 2013-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100422921C (zh) | 存储设备 | |
| CN103389923B (zh) | 随机存储器访问总线ecc校验装置 | |
| CN109643257A (zh) | 存储器系统中的链路纠错 | |
| JP2010140127A (ja) | データ転送処理装置及び方法 | |
| CN106484581A (zh) | 空间辐射环境下可编程soc器件单粒子翻转检测系统及方法 | |
| US10191670B2 (en) | Method and device of data protection, storage equipment | |
| CN101859283A (zh) | 一种内置射频识别rfid加密的固态硬盘的控制方法 | |
| KR20170130380A (ko) | 비휘발성 메모리에서 결함에 대한 내성을 향상시키기 위한 방법 및 장치 | |
| CN103389924B (zh) | 应用于随机存储器的ecc存储系统 | |
| CN105790830A (zh) | 光模块在位检测方法和装置 | |
| US20140059251A1 (en) | State change in systems having devices coupled in a chained configuration | |
| CN101923494A (zh) | 一种存储器控制器验证系统、方法及记分板 | |
| CN103389922B (zh) | 用于随机存储器的总线ecc校验系统 | |
| CN105573947B (zh) | 一种基于apb总线的sd/mmc卡控制方法 | |
| CN111913668B (zh) | 一种ip复用下检纠查存储器数据准确性的方法 | |
| CN108763148B (zh) | 一种支持上注的容错存储器控制器 | |
| CN107678879A (zh) | 一种用于总线及存储单元数据块实时校验的装置与方法 | |
| CN106571914B (zh) | 一种基于otp器件的密钥管理装置 | |
| CN115373919A (zh) | 一种soc调试方法、系统、电子设备及存储介质 | |
| US10210034B2 (en) | Electronic device with recording functionality and method for recording thereof | |
| CN115827308A (zh) | 一种固态硬盘数据纠错方法及一种固态硬盘 | |
| CN104471645B (zh) | 采用检错编码的事务的存储器设备的定时优化装置和方法 | |
| CN103399829B (zh) | 高可靠性随机存储系统 | |
| US20090235365A1 (en) | Data access system | |
| CN102866963A (zh) | 控制器数据存储与读取方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 215011 Zhuyuan Road 209, New District, Suzhou City, Jiangsu Province Patentee after: Suzhou Guoxin Technology Co., Ltd. Address before: 215011 Zhuyuan Road 209, New District, Suzhou City, Jiangsu Province Patentee before: C*Core Technology (Suzhou) Co., Ltd. |